JPWO2016103896A1 - 表示装置、駆動回路、および駆動方法 - Google Patents

Abstract

本開示の表示装置は、複数の画素と、駆動部とを備える。駆動部は、複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行うものである。上記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定されたものである。

Description

本開示は、電流駆動型の表示素子を有する表示装置、そのような表示装置の駆動回路、そのような表示装置に用いられる駆動方法に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。このような光学素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要ない。そのため、例えば、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

このような表示装置では、例えば、各画素は、発光素子と、その発光素子に電流を供給する駆動トランジスタとを用いて構成される。駆動トランジスタは、画素ごとに特性がばらつくことがあり、その場合、画質が低下するおそれがある。例えば、特許文献１には、画素に画素電圧を書き込む度に、駆動トランジスタのしきい値電圧のばらつきを補正する表示装置が開示されている。この表示装置では、複数の画素ラインに属する画素に対して同時にこの補正を行うようになっている。

特開２００９−１２２３５２号公報

このように、表示装置では、画質が高いことが望まれており、さらなる画質の改善が期待されている。

したがって、画質を高めることができる表示装置、駆動回路、および駆動方法を提供することが望ましい。

本開示の一実施の形態における第１の表示装置は、複数の画素と、駆動部とを備えている。駆動部は、複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行うものである。上記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定されたものである。

本開示の一実施の形態における第２の表示装置は、複数の画素と、駆動部とを備えている。駆動部は、複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行うものである。上記走査順番号は、各画素ライングループの走査順番号の並びにおいて、高い空間周波数での成分が大きくなるように設定されたものである。

本開示の一実施の形態における駆動回路は、駆動部を備えている。駆動部は、複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行うものである。上記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定されたものである。

本開示の一実施の形態における駆動方法は、それぞれが所定数の画素ラインからなる複数の画素ライングループのそれぞれに、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように走査順番号を設定し、複数の画素ラインに属する画素を、画素ライングループを単位として、走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込むものである。

本開示の一実施の形態における第１の表示装置、駆動回路、および駆動方法では、複数の画素ラインに属する画素が、画素ライングループを単位として、走査順番号が示す走査順で走査されることにより、書込駆動が行われる。この走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定されている。

本開示の一実施の形態における第２の表示装置では、複数の画素ラインに属する画素が、画素ライングループを単位として、走査順番号が示す走査順で走査されることにより、書込駆動が行われる。この走査順番号は、各画素ライングループの走査順番号の並びにおいて、高い空間周波数での成分が大きくなるように設定されている。

本開示の一実施の形態における第１の表示装置、駆動回路、および駆動方法によれば、走査順番号を、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定したので、画質を高めることができる。

本開示の一実施の形態における第２の表示装置によれば、走査順番号を、各画素ライングループの走査順番号の並びにおいて、高い空間周波数での成分が大きくなるように設定したので、画質を高めることができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１に示した駆動部の一動作例を表すタイミング図である。 第１の実施の形態に係る駆動部の一動作例を表すタイミング波形図である。 第１の実施の形態に係る表示装置の一動作例を表すタイミング波形図である。 第１の実施の形態に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態に係る表示装置における輝度分布の一例を表す説明図である。 空間周波数とコントラスト感度との関係を表す説明図である。 第１の実施の形態に係る表示装置の一特性例を表す説明図である。 比較例に係る表示装置の一動作例を表すタイミング図である。 図９に示した表示装置における輝度分布の一例を表す説明図である。 図９に示した表示装置の一特性例を表す説明図である。 他の比較例に係る表示装置の一動作例を表すタイミング図である。 図１２に示した表示装置における輝度分布の一例を表す説明図である。 図１２に示した表示装置の一特性例を表す説明図である。 第１の実施の形態の変形例に係る表示装置の一動作例を表すタイミング図である。 図１５に示した表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 図１５に示した表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 図２０に示した表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一特性例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置における輝度分布の一例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一特性例を表す説明図である。 第１の実施の形態の他の変形例に係る表示装置の一構成例を表すブロック図である。 図３２に示した表示装置の一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係る駆動部の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係る表示装置の一動作例を表すタイミング図である。 第１の実施の形態の他の変形例に係る表示装置の一構成例を表すブロック図である。 図３７に示した駆動部の一動作例を表すタイミング図である。 図３７に示した表示装置の一動作例を表すタイミング波形図である。 図３７に示した表示装置の一動作例を表すタイミング図である。 第２の実施の形態に係る駆動部の一動作例を表すタイミング図である。 第２の実施の形態に係る表示装置の一動作例を表すタイミング波形図である。 第２の実施の形態に係る表示装置の一動作例を表すタイミング図である。 実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る表示装置（表示装置１）の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る駆動回路、駆動方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置１は、表示部１０および駆動部２０を備えている。

表示部１０は、駆動部２０による駆動に基づいて画像を表示するものである。表示部１０は、マトリックス状に配置された複数の画素１１を有している。また、表示部１０は、行方向（横方向）に延伸する複数の書込制御線ＷＳＬと、行方向に延伸する複数の電源線ＰＬと、列方向（縦方向）に延伸する複数のデータ線ＤＴＬとを有している。複数の書込制御線ＷＳＬ、複数の電源線ＰＬ、および複数のデータ線ＤＴＬの一端は、駆動部２０にそれぞれ接続されている。各画素１１は、書込制御線ＷＳＬ、電源線ＰＬ、およびデータ線ＤＴＬにそれぞれ接続されている。

画素１１は、図１に示したように、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、容量素子Ｃｓと、発光素子１９とを備えている。すなわち、この例では、画素１１は、２つのトランジスタおよび１つの容量素子を用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。

書込トランジスタＷｓＴｒおよび駆動トランジスタＤｒＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷｓＴｒのゲートは書込制御線ＷＳＬに接続され、ソースはデータ線ＤＴＬに接続され、ドレインは駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒのゲートは書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインは電源線ＰＬに接続され、ソースは容量素子Ｃｓの他端および発光素子１９のアノードに接続されている。

容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲートおよび書込トランジスタＷＳＴｒのドレインに接続され、他端は駆動トランジスタＤＲＴｒのソースおよび発光素子１９のアノードに接続されている。発光素子１９は、有機ＥＬ素子を用いて構成された発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０により、直流電圧である電圧Ｖcathが供給されている。発光素子１９は、図示していないが、アノード・カソード間に、容量素子Ｃｓの容量値よりも大きい容量値の寄生容量を有している。この発光素子１９は、例えば、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）の光を発するものである。なお、これに限定されるものではなく、例えば、発光素子１９が白色の光を発し、カラーフィルタにより赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）の光を生成してもよい。また、光の色は３色に限定されるものではなく、４色（例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ））であってもよい。

駆動部２０は、外部から供給される画像信号Ｓpicおよび同期信号Ｓsyncに基づいて、表示部１０を駆動するものである。この駆動部２０は、画像信号処理部２１と、タイミング生成部２２と、書込制御線駆動部２３と、電源線駆動部２４と、データ線駆動部２５とを備えている。

画像信号処理部２１は、外部から供給される画像信号Ｓpicに対して所定の信号処理を行い、画像信号Ｓpic2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、書込制御線駆動部２３、電源線駆動部２４およびデータ線駆動部２５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御するものである。

書込制御線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の書込制御線ＷＳＬに対して書込制御信号ＶＳＣＡＮ１を印加することにより、画素１１を選択するものである。

電源線駆動部２４は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＶＳＣＡＮ２を印加することにより、画素１１の発光動作および消光動作の制御を行うものである。電源信号ＶＳＣＡＮ２は、電圧Ｖｐと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、画素１１を初期化するための電圧であり、電圧Ｖｐは、駆動トランジスタＤＲＴｒに電流を流して発光素子１９を発光させるための電圧である。

データ線駆動部２５は、画像信号処理部２１から供給された画像信号Ｓpic2およびタイミング生成部２２から供給された制御信号に従って、所定の電圧Ｖofs、および各画素１１の発光輝度を指示する画素電圧Ｖsigを含む信号ＳＩＧを生成し、各データ線ＤＴＬに印加するものである。

この構成により、駆動部２０は、後述するように、表示部１０の画素１１を、複数（この例では６つ）の画素ラインＬを単位として走査駆動する。そして、駆動部２０は、この６つの画素ラインに属する画素１１に対して、同時にＶth補正駆動Ｄ２（後述）を行い、その後に、所定の走査順で画素電圧Ｖsigの書込駆動Ｄ３（後述）を行うようになっている。

ここで、例えば、画素ラインＬ１〜Ｌ６は、本開示における「複数の画素ライン」の一具体例に対応し、各画素ラインＬは、本開示における「画素ライングループ」の一具体例に対応する。Ｖth補正駆動Ｄ２は、本開示における「準備駆動」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。画像信号処理部２１は、外部から供給される画像信号Ｓpicに対して所定の信号処理を行い、画像信号Ｓpic2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、書込制御線駆動部２３、電源線駆動部２４、およびデータ線駆動部２５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。書込制御線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の書込制御線ＷＳＬに対して書込制御信号ＶＳＣＡＮ１を印加することにより、画素１１を選択する。電源線駆動部２４は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＶＳＣＡＮ２を印加することにより、画素１１の発光動作および消光動作の制御を行う。データ線駆動部２５は、画像信号処理部２１から供給された画像信号Ｓpic2およびタイミング生成部２２から供給された制御信号に従って、所定の電圧Ｖofs、および各画素１１の輝度に対応する画素電圧Ｖsigを含む信号ＳＩＧを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された書込制御信号ＶＳＣＡＮ１、電源信号ＶＳＣＡＮ２、および信号ＳＩＧに基づいて表示動作を行う。

（詳細動作）
図２は、駆動部２０の駆動動作を表すものである。駆動部２０は、外部から供給される画像信号Ｓpicおよび同期信号Ｓsyncに基づいて、表示部１０を駆動する。その際、駆動部２０は、６つの画素ラインＬを単位として、表示部１０の画素１１を走査駆動する。具体的には、駆動部２０は、タイミングｔ１０１〜ｔ１１１の１フレーム期間（１Ｆ）において、画素ラインＬ１〜Ｌ６に属する画素１１に対して、後述するように、初期化駆動Ｄ１、Ｖth補正駆動Ｄ２、書込駆動Ｄ３、および発光駆動Ｄ４を行う。また、駆動部２０は、タイミングｔ１０１から水平期間６つ分（６Ｈ）の時間だけ遅れたタイミングｔ１０２から、タイミングｔ１１１から水平期間６つ分（６Ｈ）の時間だけ遅れたタイミングｔ１１２の期間において、画素ラインＬ７〜Ｌ１２に属する画素１１に対して、同様に、初期化駆動Ｄ１、Ｖth補正駆動Ｄ２、書込駆動Ｄ３、および発光駆動Ｄ４を行う。他の画素ラインについても同様である。このように、表示装置１では、６つの画素ラインＬを単位として、開始タイミングを水平期間６つ分（６Ｈ）の時間だけずらしながら、走査駆動を行う。

図３は、画素ラインＬ１〜Ｌ６に属する画素１１に対する駆動部２０の駆動動作を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の波形を示し、（Ｃ）は信号ＳＩＧを示す。ここで、書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）は、それぞれ、画素ラインＬ１〜Ｌ６に属する画素１１に供給する書込制御信号ＶＳＣＡＮ１であり、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）は、それぞれ、画素ラインＬ１〜Ｌ６に属する画素１１に供給する電源信号ＶＳＣＡＮ２であり、画素電圧Ｖsig（１）〜Ｖsig（６）は、それぞれ、画素ラインＬ１〜Ｌ６に属する画素１１のうち着目する１列分の画素１１（１）〜１１（６）に供給する画素電圧Ｖsigである。

駆動部２０のデータ線駆動部２５は、１フレーム期間（１Ｆ）の最初の水平期間６つ分（６Ｈ）の期間（タイミングｔ８１〜ｔ８８の期間）において、所定の電圧Ｖofs、および画素１１（１）〜１１（６）に書き込む画素電圧Ｖsig（１）〜Ｖsig（６）を含む信号ＳＩＧを生成する（図３（Ｃ））。具体的には、データ線駆動部２５は、タイミングｔ８１〜ｔ８２の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定する。そして、データ線駆動部２５は、タイミングｔ８２〜ｔ８３の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定し、タイミングｔ８３〜ｔ８４の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定し、タイミングｔ８４〜ｔ８５の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（３）に設定し、タイミングｔ８５〜ｔ８６の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（４）に設定し、タイミングｔ８６〜ｔ８７の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（２）に設定し、タイミングｔ８７〜ｔ８８の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（６）に設定する。

また、駆動部２０の書込制御線駆動部２３は、タイミングｔ８１〜ｔ８８の期間において、正極性のパルスＰＵ１，ＰＵ２を有する書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）を生成する（図３（Ａ））。具体的には、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（１）に設定されるタイミングｔ８２〜ｔ８３の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（１）を生成する。また、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（５）に設定されるタイミングｔ８３〜ｔ８４の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（５）を生成する。また、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（３）に設定されるタイミングｔ８４〜ｔ８５の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（３）を生成する。また、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（４）に設定されるタイミングｔ８５〜ｔ８６の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（４）を生成する。また、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（２）に設定されるタイミングｔ８６〜ｔ８７の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（２）を生成する。また、書込制御線駆動部２３は、タイミングｔ８１〜ｔ８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（６）に設定されるタイミングｔ８７〜ｔ８８の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（６）を生成する。

また、駆動部２０の電源線駆動部２４は、タイミングｔ８１〜ｔ８２の期間における書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）のパルスＰＵ１のパルス期間内のあるタイミングにおいて同時に立ち上がるとともに、互いに異なるタイミングで立ち下がる電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）を生成する（図３（Ｂ））。具体的には、電源線駆動部２４は、タイミングｔ８１〜ｔ８２の期間におけるパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖiniから電圧Ｖｐに変化させる。そして、電源線駆動部２４は、その後のタイミングｔ９１において、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、その後のタイミングｔ９２において、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、その後のタイミングｔ９３において、電源信号ＶＳＣＡＮ２（３）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、その後のタイミングｔ９４において、電源信号ＶＳＣＡＮ２（４）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、その後のタイミングｔ９５において、電源信号ＶＳＣＡＮ２（２）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、その後のタイミングｔ９６において、電源信号ＶＳＣＡＮ２（６）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。

これにより、駆動部２０は、以下に説明するように、１フレーム期間（１Ｆ）の最初の水平期間６つ分（６Ｈ）の期間（タイミングｔ８１〜ｔ８８の期間）において、画素ラインＬ１に属する画素１１（１）、画素ラインＬ５に属する画素１１（５）、画素ラインＬ３に属する画素１１（３）、画素ラインＬ４に属する画素１１（４）、画素ラインＬ２に属する画素１１（２）、画素ラインＬ６に属する画素１１（６）の順に、画素電圧Ｖsigを書き込む。なお、この例では、画素ラインＬ１〜Ｌ６を例に説明したが、他の画素ラインについても同様である。

図４は、画素１１（１）〜１１（６）に対する駆動動作のタイミング図を表すものである。この図では、画素ラインＬ１に属する画素１１（１）および画素ラインＬ５に属する画素１１（５）に対する駆動動作を示している。すなわち、駆動部２０は、図３に示したように、１フレーム期間（１Ｆ）の最初の水平期間６つ分（６Ｈ）の期間において、画素１１（１）、画素１１（５）、画素１１（３）、画素１１（４）、画素１１（２）、画素１１（６）の順に画素電圧Ｖsigを書き込むことを考慮し、この図では、そのうちの１番目および２番目に画素電圧Ｖsigが書き込まれる２つの画素１１（１），１１（５）に着目して説明している。

図４において、（Ａ）は書込制御信号ＶＳＣＡＮ１（１），ＶＳＣＡＮ１（５）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１），ＶＳＣＡＮ２（５）の波形を示し、（Ｃ）は信号ＳＩＧを示し、（Ｄ），（Ｅ）は画素１１（１）のゲート電圧Ｖｇ（１）およびソース電圧Ｖｓ（１）の波形をそれぞれ示し、（Ｆ），（Ｇ）は画素１１（５）のゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）の波形をそれぞれ示す。図４（Ｄ），（Ｅ）では、同じ電圧軸を用いて各波形を示しており、同様に、図４（Ｆ），（Ｇ）では、同じ電圧軸を用いて各波形を示している。

駆動部２０は、タイミングｔ１〜ｔ１３の期間（１フレーム期間（１Ｆ））において、画素１１（１）〜１１（６）に対して、初期化期間Ｐ１において初期化駆動Ｄ１を行い、Ｖth補正期間Ｐ２においてＶth補正駆動Ｄ２を行い、書込・μ補正期間Ｐ３において画素電圧Ｖsigの書込駆動Ｄ３を行い、発光期間Ｐ４において発光駆動Ｄ４を行う。以下に、その詳細を説明する。

まず、電源線駆動部２４は、初期化期間Ｐ１に先立ち、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniに設定する（図４（Ｂ））。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒがオン状態になり、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が電圧Ｖiniに設定される（図４（Ｅ），（Ｇ））。そして、タイミングｔ１において、データ線駆動部２５が、信号ＳＩＧの電圧を電圧Ｖofsに設定する（図４（Ｃ））。

次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、画素１１（１）〜１１（６）に対して初期化駆動Ｄ１を行う。具体的には、タイミングｔ２において、書込制御線駆動部２３が、書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の電圧を低レベルから高レベルにそれぞれ変化させる（図４（Ａ））。これにより、画素１１（１）〜１１（６）の各書込トランジスタＷＳＴｒがオン状態になり、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）が電圧Ｖofsに設定される（図４（Ｄ），（Ｆ））。このようにして、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）は、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthよりも大きい電圧に設定され、画素１１（１）〜１１（６）がそれぞれ初期化される。

次に、駆動部２０は、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正駆動Ｄ２を行う。具体的には、電源線駆動部２４が、タイミングｔ３において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）を電圧Ｖiniから電圧Ｖｐにそれぞれ変化させる（図４（Ｂ））。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒは飽和領域でそれぞれ動作するようになり、各駆動トランジスタＤＲＴｒのドレインからソースに電流Ｉdsが流れ、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が上昇する（図４（Ｅ），（Ｇ））。なお、ソース電圧Ｖｓ（１）〜Ｖｓ（６）は、画素１１（１）〜１１（６）の各発光素子１９のしきい値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも低いため、各発光素子１９には電流は流れない。このようにソース電圧Ｖｓ（１）〜Ｖｓ（６）がそれぞれ上昇することにより、ゲート・ソース間電圧Ｖgsがそれぞれ低下するため、電流Ｉdsはそれぞれ低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かってそれぞれ収束していく。言い換えれば、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。このようにして、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthにそれぞれ設定される。

次に、書込制御線駆動部２３は、タイミングｔ４において、書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の電圧を高レベルから低レベルにそれぞれ変化させる（図４（Ａ））。これにより、画素１１（１）〜１１（６）の各書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２５は、タイミングｔ５において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定する（図４（Ｃ））。

次に、駆動部２０は、タイミングｔ６〜ｔ７の期間（書込・μ補正期間Ｐ３）において、画素１１（１）に対して書込駆動Ｄ３を行う。具体的には、書込制御線駆動部２３が、タイミングｔ６において、書込制御信号ＶＳＣＡＮ１（１）の電圧を低レベルから高レベルに変化させる（図４（Ａ））。これにより、画素１１（１）の書込トランジスタＷＳＴｒはオン状態になり、画素１１（１）の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）が、電圧Ｖofsから画素電圧Ｖsig（１）に上昇する（図４（Ｄ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsがしきい値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が上昇する（図４（Ｅ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ補正）、画素１１（１）の駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsig（１）に応じた電圧に設定される。

次に、駆動部２０は、タイミングｔ７〜ｔ１１の期間（発光期間Ｐ４）において、画素１１（１）に対して発光駆動Ｄ４を行う。具体的には、タイミングｔ７において、書込制御線駆動部２３は、書込制御信号ＶＳＣＡＮ１（１）の電圧を高レベルから低レベルに変化させる（図４（Ａ））。これにより、画素１１（１）の書込トランジスタＷＳＴｒがオフ状態になり、画素１１（１）の駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、画素１１（１）の容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が上昇し（図４（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）も上昇する（図４（Ｄ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が、発光素子１９のしきい値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも高くなると、発光素子１９のアノード・カソード間に電流が流れ、発光素子１９が発光する。すなわち、発光素子１９の素子ばらつきに応じた分だけソース電圧Ｖｓ（１）が上昇し、画素１１（１）の発光素子１９が発光する。

次に、データ線駆動部２５は、タイミングｔ８において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定する（図４（Ｃ））。

次に、駆動部２０は、タイミングｔ９〜ｔ１０の期間（書込・μ補正期間Ｐ３）において、画素１１（５）に対して書込駆動Ｄ３を行う。具体的には、書込制御線駆動部２３が、タイミングｔ９において、書込制御信号ＶＳＣＡＮ１（５）の電圧を低レベルから高レベルに変化させる（図４（Ａ））。これにより、画素１１（１）の場合と同様に、画素１１（５）の駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsig（５）に応じた電圧に設定される。

次に、駆動部２０は、タイミングｔ１０〜ｔ１２の期間（発光期間Ｐ４）において、画素１１（５）に対して発光駆動Ｄ４を行う。具体的には、タイミングｔ１０において、書込制御線駆動部２３は、書込制御信号ＶＳＣＡＮ１（５）の電圧を高レベルから低レベルに変化させる（図４（Ａ））。これにより、画素１１（１）の場合と同様に、画素１１（５）の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）が上昇し（図４（Ｆ），（Ｇ））、画素１１（５）の発光素子１９が発光する。

その後、駆動部２０は、図示していないが、画素１１（３）、画素１１（４）、画素１１（２）、画素１１（６）に対して、この順に、書込駆動Ｄ３および発光駆動Ｄ４を同様に行う。

そして、電源線駆動部２４は、タイミングｔ１１において、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。これにより、画素１１（１）の駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が低下して電圧Ｖiniに設定される（図４（Ｅ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持されているため、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）もまた低下する（図４（Ｄ））。その結果、画素１１（１）の発光素子１９が消光する。

次に、電源線駆動部２４は、タイミングｔ１２において、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。これにより、画素１１（１）の場合と同様に、画素１１（５）の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）が低下し（図４（Ｆ），（Ｇ））、画素１１（５）の発光素子１９が消光する。

その後、駆動部２０は、図示していないが、画素１１（３）、画素１１（４）、画素１１（２）、画素１１（６）を、この順に消光させる。

このようにして、タイミングｔ１３において、１フレーム期間（１Ｆ）が終了する。駆動部２０は、画素１１（１）〜１１（６）に対して、このような動作を繰り返す。これにより、表示装置１は、画像を表示する。

表示装置１では、このように、Ｖth補正駆動Ｄ２を、６つの画素１１（１）〜１１（６）に対して同時に行うようにしたので、６つの画素１１（１）〜１１（６）に対して別々に行う場合に比べて、Ｖth補正に必要な時間を短くすることができる。その結果、表示装置１では、例えば、精細度を高めることができる。すなわち、精細度の高い表示部は、画素ライン数が多いため、１水平期間（１Ｈ）の時間が短くなり、Ｖth補正期間Ｐ２や書込・μ補正期間Ｐ３などに割り当てられる時間が短くなる。表示装置１では、Ｖth補正駆動Ｄ２を、６つの画素１１（１）〜１１（６）に対して同時に行うようにしたので、Ｖth補正に必要な時間を短くすることができるため、書込・μ補正期間Ｐ３に割り当てる時間を確保することができる。その結果、表示装置１では、精細度を高めることができる。

図５は、画素ラインＬ１〜Ｌ１２に属する画素１１に対する駆動動作を表すものである。なお、図５では、説明の便宜上、Ｖth補正駆動Ｄ２および書込駆動Ｄ３以外について、図示を省略している。

図５に示したように、駆動部２０は、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１は、６つの画素ラインＬ１〜Ｌ６のうち１番目に走査されるため、走査順番号ＮＳは“１”であり、画素ラインＬ２は、５番目に走査されるため、走査順番号ＮＳは“５”であり、画素ラインＬ３は、３番目に走査されるため、走査順番号ＮＳは“３”であり、画素ラインＬ４は、４番目に走査されるため、走査順番号ＮＳは“４”であり、画素ラインＬ５は、２番目に走査されるため、走査順番号ＮＳは“２”であり、画素ラインＬ６は、６番目に走査されるため、走査順番号ＮＳは“６”である。

そして、駆動部２０は、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ７，Ｌ１１，Ｌ９，Ｌ１０，Ｌ８，Ｌ１２の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“１”，“５”，“３”，“４”，“２”，“６”である。つまり、駆動部２０は、画素ラインＬ７〜Ｌ１２に対しても、画素ラインＬ１〜Ｌ６と同じ走査順で、書込駆動Ｄ３を行う。その他の画素ラインについても同様である。

このとき、画素ラインＬによって、Ｖth補正駆動Ｄ２と書込駆動Ｄ３との間の時間が異なる。具体的には、例えば、６本の画素ラインＬにおいて最初に書込駆動Ｄ３を行う画素ラインＬ１，Ｌ７，…では、Ｖth補正駆動Ｄ２と書込駆動Ｄ３との間の時間が短く、６本の画素ラインＬにおいて最後に書込駆動Ｄ３を行う画素ラインＬ６，Ｌ１２，…では、Ｖth補正駆動Ｄ２と書込駆動Ｄ３との間の時間が長くなる。これにより、以下に示すように、各画素ラインＬに属する画素１１に同じ画素電圧Ｖsigを書き込んだ場合でも、輝度が異なってしまうおそれがある。

図６は、同じ画素電圧Ｖsigを書き込んだ場合の、画素ラインＬ１〜Ｌ１２に属する画素１１の輝度を表すものである。この例では、画素ラインＬ１，Ｌ７に属する画素１１の輝度が最も高く、画素ラインＬ５，Ｌ１２、画素ラインＬ３，Ｌ９、画素ラインＬ４，Ｌ１０、画素ラインＬ２，Ｌ８，画素ラインＬ６，Ｌ１２の順に、輝度が徐々に低くなる。この順番は、走査順番号ＮＳと対応している。具体的には、例えば、最後に書込駆動Ｄ３を行う画素ラインＬ６，Ｌ１２に属する画素１１では、Ｖth補正駆動Ｄ２と書込駆動Ｄ３との間の時間が長いため、この間に、例えば、容量素子Ｃｓのリーク電流や書込トランジスタＷＳＴｒのオフリーク電流などにより、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが、しきい値電圧Ｖthから低下してしまうおそれがある。この場合には、その後に画素電圧Ｖsigを書き込んでも、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsがやや小さくなってしまい、その結果、輝度が低下してしまう。このようにして、同じ画素電圧Ｖsigを書き込んだ場合でも、走査順番号ＮＳに応じて輝度が異なるおそれがある。

しかしながら、この表示装置１では、図５に示したように、例えば、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和Ｓが、所定値に近くなるような走査順で、書込駆動Ｄ３を行っている。すなわち、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“６”（＝１＋５）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“８”（＝５＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝３＋４）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“６”（＝４＋２）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“８”（＝２＋６）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７（Ｌ１）の走査順番号ＮＳとの和Ｓは“７”（＝６＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは６以上８以下であり、後述する比較例の場合に比べて変化幅が少ない。これにより、表示装置１では、以下に説明するように、走査方向の輝度分布における空間周波数ｆｓを高めることができるため、画質を高めることができる。

図７は、空間周波数ｆｓとコントラスト感度との関係を表すものである。一般に、観察者は、ある空間周波数ｆ０において、コントラストの変化を最も感じやすく、この空間周波数ｆ０から離れるに従い、コントラストの変化を感じにくくなる。ここで、走査方向（図１における縦方向）の画素ピッチに対応する空間周波数ｆｓは、この空間周波数ｆ０よりも十分に高い。よって、例えば、周期を２画素ラインとし、１画素ラインずつ交互に白色と黒色とを表示した場合には、空間周波数ｆｓが空間周波数ｆ０に比べて十分に高いため、観察者は、このコントラストの変化を感じにくく、例えば均一な灰色として観察することとなる。また、例えば、周期を６画素ラインとし、３画素ラインずつ交互に白色と黒色とを表示した場合には、１画素ラインずつ交互に白色と黒色とを表示した場合に比べて、観察者は、コントラストの変化を感じやすくなる。

図８は、表示装置１の走査方向の輝度分布に基づいて高速フーリエ変換を行った結果の一例を表すものである。この高速フーリエ変換は、走査順番号ＮＳの数列“１５３４２６１５３４２６…”を高速フーリエ変換したものに対応している。この図８において、縦軸はフーリエ成分を示し、横軸は、画素ライン単位での周期を示す。

図８に示したように、表示装置１では、周期が２画素ラインである成分が最も大きくなっている。すなわち、表示装置１では、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和が、所定値に近くなるような走査順で、書込駆動Ｄ３を行うようにしたので、後述する比較例の場合とは異なり、周期の長い成分を少なくすることができる。言い換えれば、表示装置１では、走査方向の輝度分布における空間周波数ｆｓを高くすることができる。その結果、表示装置１では、観察者がコントラストの変化を感じるおそれを低減することができ、画質を高めることができる。

（比較例）
次に、いくつかの比較例と対比して、本実施の形態の作用を説明する。

図９は、比較例に係る表示装置１Ｒにおける駆動動作を表すものである。この図９は、本実施の形態に係る図５に対応するものである。表示装置１Ｒに係る駆動部２０Ｒは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“１”，“２”，“３”，“４”，“５”，“６”である。そして、駆動部２０Ｒは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ７，Ｌ８，Ｌ９，Ｌ１０，Ｌ１１，Ｌ１２の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“１”，“２”，“３”，“４”，“５”，“６”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“３”（＝１＋２）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“５”（＝２＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝３＋４）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“９”（＝４＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“１１”（＝５＋６）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７（Ｌ１）の走査順番号ＮＳとの和Ｓは“７”（＝６＋１）である。すなわち、表示装置１Ｒでは、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは３以上１１以下であり、表示装置１の場合よりも変化幅が大きくなっている。

図１０は、同じ画素電圧Ｖsigを書き込んだ場合の、表示装置１Ｒにおける輝度を表すものである。この例では、走査順番号ＮＳに対応して、画素ラインＬ１，Ｌ７に属する画素１１の輝度が最も高く、画素ラインＬ２，Ｌ８、画素ラインＬ３，Ｌ９、画素ラインＬ４，Ｌ１０、画素ラインＬ５，Ｌ１１，画素ラインＬ６，Ｌ１２の順に、輝度が徐々に低くなる。

図１１は、表示装置１Ｒの走査方向の輝度分布に基づいて高速フーリエ変換を行った結果の一例を表すものである。この高速フーリエ変換は、走査順番号ＮＳの数列“１２３４５６１３４５６…”を高速フーリエ変換したものに対応している。図１１に示したように、表示装置１Ｒでは、周期が６画素ラインである成分が大きくなっている。すなわち、表示装置１Ｒでは、走査方向の輝度分布における空間周波数ｆｓが低くなってしまう。その結果、表示装置１Ｒでは、観察者がコントラストの変化を感じ、画質が低いと感じるおそれがある。

図１２は、他の比較例に係る表示装置１Ｓにおける駆動動作を表すものである。表示装置１Ｓに係る駆動部２０Ｓは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“１”，“２”，“３”，“４”，“５”，“６”である。そして、駆動部２０Ｓは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１２，Ｌ１１，Ｌ１０，Ｌ９，Ｌ８，Ｌ７の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“６”，“５”，“４”，“３”，“２”，“１”である。つまり、表示装置１Ｓでは、画素ラインＬ７〜Ｌ１２における走査順番号ＮＳの並びを、画素ラインＬ１〜Ｌ６における走査順番号ＮＳの並びの逆にしている。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“３”（＝１＋２）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“５”（＝２＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝３＋４）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“９”（＝４＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“１１”（＝５＋６）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７の走査順番号ＮＳとの和Ｓは“１２”（＝６＋６）であり、画素ラインＬ７の走査順番号ＮＳと画素ラインＬ８の走査順番号ＮＳとの和Ｓは“１１”（＝６＋５）であり、画素ラインＬ８の走査順番号ＮＳと画素ラインＬ９の走査順番号ＮＳとの和Ｓは“９”（＝５＋４）であり、画素ラインＬ９の走査順番号ＮＳと画素ラインＬ１０の走査順番号ＮＳとの和Ｓは“７”（＝４＋３）であり、画素ラインＬ１０の走査順番号ＮＳと画素ラインＬ１１の走査順番号ＮＳとの和Ｓは“５”（＝３＋２）であり、画素ラインＬ１１の走査順番号ＮＳと画素ラインＬ１２の走査順番号ＮＳとの和Ｓは“３”（＝２＋１）であり、画素ラインＬ１２の走査順番号ＮＳと画素ラインＬ１３（Ｌ１）の走査順番号ＮＳとの和Ｓは“２”（＝１＋１）である。すなわち、表示装置１Ｓでは、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは２以上１２以下であり、表示装置１Ｒの場合よりも変化幅がさらに大きくなっている。

図１３は、同じ画素電圧Ｖsigを書き込んだ場合の、表示装置１Ｓにおける輝度を表すものである。この例では、走査順番号ＮＳに対応して、画素ラインＬ１，Ｌ１２に属する画素１１の輝度が最も高く、画素ラインＬ２，Ｌ１１、画素ラインＬ３，Ｌ１０、画素ラインＬ４，Ｌ９、画素ラインＬ５，Ｌ８，画素ラインＬ６，Ｌ７の順に、輝度が徐々に低くなる。

図１４は、表示装置１Ｓの走査方向の輝度分布に基づいて高速フーリエ変換を行った結果の一例を表すものである。この高速フーリエ変換は、走査順番号ＮＳの数列“１２３４５６６５４３２１…”を高速フーリエ変換したものに対応している。図１４に示したように、表示装置１Ｓでは、周期が１２画素ラインである成分が大きくなっている。すなわち、表示装置１Ｓでは、走査方向の輝度分布における空間周波数ｆｓがさらに低くなってしまう。その結果、表示装置１Ｓでは、観察者がコントラストの変化を感じ、画質が低いと感じるおそれがある。

このように、比較例に係る表示装置１Ｒ，１Ｓでは、例えば画素ラインＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行うようにしたので、走査方向の輝度分布における空間周波数ｆｓが低くなってしまい、その結果、観察者がコントラストの変化を感じ、画質が低いと感じるおそれがある。

一方、実施の形態に係る表示装置１では、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和が、所定値に近くなるような走査順で、書込駆動Ｄ３を行うようにした。これにより、走査方向の輝度分布において、周期が２画素ラインであるフーリエ成分を最も大きくすることができ、空間周波数ｆｓを高くすることができる。その結果、観察者がコントラストの変化を感じるおそれを低減することができ、画質を高めることができる。

［効果］
以上のように本実施の形態では、複数の画素に対して同時にＶth補正駆動を行うようにしたので、精細度を高めることができ、その結果、画質を高めることができる。

本実施の形態では、隣り合う２つの画素ラインにおける走査順番号の和が、所定値に近くなるような走査順で書込駆動を行うようにしたので、画質を高めることができる。

［変形例１−１］
上記実施の形態では、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行ったが、これに限定されるものではない。以下に、本変形例について、いくつかの例を挙げて詳細に説明する。

図１５は、本変形例に係る表示装置１Ａにおける駆動動作を表すものである。表示装置１Ａに係る駆動部２０Ａは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ６，Ｌ２，Ｌ４，Ｌ３，Ｌ５，Ｌ１の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“６”，“２”，“４”，“３”，“５”，“１”である。そして、駆動部２０Ａは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１２，Ｌ８，Ｌ１０，Ｌ９，Ｌ１１，Ｌ７の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“６”，“２”，“４”，“３”，“５”，“１”である。このように、本変形例に係る表示装置１Ａは、走査順番号ＮＳの並びを、第１の実施の形態に係る表示装置１の場合（“１”，“５”，“３”，“４”，“２”，“６”）と逆にしたものである。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“８”（＝６＋２）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“６”（＝２＋４）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝４＋３）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“８”（＝３＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“６”（＝５＋１）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７（Ｌ１）の走査順番号ＮＳとの和Ｓは“７”（＝１＋６）である。

図１６は、同じ画素電圧Ｖsigを書き込んだ場合の、表示装置１Ａにおける輝度を表すものである。この例では、走査順番号ＮＳに対応して、画素ラインＬ６，Ｌ１２に属する画素１１の輝度が最も高く、画素ラインＬ２，Ｌ８、画素ラインＬ４，Ｌ１０、画素ラインＬ３，Ｌ９、画素ラインＬ５，Ｌ１１，画素ラインＬ１，Ｌ７の順に、輝度が徐々に低くなる。

このように構成しても、図１５に示したように、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和を、所定値に近くすることができるため、走査方向の輝度分布における空間周波数を高くすることができるので、画質を高めることができる。

図１７は、本変形例に係る他の表示装置１Ｂにおける駆動動作を表すものである。表示装置１Ｂに係る駆動部２０Ｂは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ３，Ｌ５，Ｌ１，Ｌ６，Ｌ２，Ｌ４の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“３”，“５”，“１”，“６”，“２”，“４”である。そして、駆動部２０Ｂは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ９，Ｌ１１，Ｌ７，Ｌ１２，Ｌ８，Ｌ１０の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“３”，“５”，“１”，“６”，“２”，“４”である。このように、本変形例に係る表示装置１Ｂにおける走査順番号ＮＳの並びは、本変形例に係る表示装置１Ａの場合（“６”，“２”，“４”，“３”，“５”，“１”）における前半の３つと後半の３つとを入れ替えたものである。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“８”（＝３＋５）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“６”（＝５＋１）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝１＋６）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“８”（＝６＋２）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“６”（＝２＋４）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７（Ｌ１）の走査順番号ＮＳとの和Ｓは“７”（＝４＋３）である。

図１８は、同じ画素電圧Ｖsigを書き込んだ場合の、表示装置１Ｂにおける輝度を表すものである。この例では、走査順番号ＮＳに対応して、画素ラインＬ３，Ｌ９に属する画素１１の輝度が最も高く、画素ラインＬ５，Ｌ１１、画素ラインＬ１，Ｌ７、画素ラインＬ６，Ｌ１２、画素ラインＬ２，Ｌ８，画素ラインＬ４，Ｌ１０の順に、輝度が徐々に低くなる。

このように構成しても、図１７に示したように、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和を、所定値に近くすることができるため、走査方向の輝度分布における空間周波数を高くすることができるので、画質を高めることができる。

なお、表示装置１Ｂでは、本変形例に係る表示装置１Ａにおける走査順番号ＮＳの並びの前半の３つと後半の３つとを入れ替えたが、これに限定されるものではなく、これに代えて、例えば、最初の１つとそれ以外の５つとを入れ替えてもよいし、最初の２つとそれ以外の４つとを入れ替えてもよいし、最初の４つとそれ以外の２つとを入れ替えてもよいし、最初の５つとそれ以外の１つとを入れ替えてもよい。また、表示装置１Ｂでは、本変形例に係る表示装置１Ａにおける走査順番号ＮＳを入れ替えたが、これに限定されるものではなく、これに代えて、例えば、実施の形態に係る表示装置１における走査順番号ＮＳを入れ替えてもよい。

［変形例１−２］
上記実施の形態では、各フレーム期間において、同じ走査順で画素１１に対する書込駆動Ｄ３を行ったが、これに限定されるものではなく、これに代えて、フレーム期間ごとに、走査順を変更してもよい。具体的には、例えば、奇数フレームのフレーム期間では、図５に示したように、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行い、偶数フレームのフレーム期間では、図１５に示したように、画素ラインＬ６，Ｌ２，Ｌ４，Ｌ３，Ｌ５，Ｌ１の順に、画素１１に対する書込駆動Ｄ３を行うようにしてもよい。すなわち、この例では、奇数フレームと偶数フレームとで、走査順番号ＮＳの並びを互いに逆にしている。これにより、図１９に示したように、走査方向の輝度分布が、フレーム期間ごとに変化し、各画素ラインＬの輝度が平均化されるため、さらに画質を改善することができる。

［変形例１−３］
上記実施の形態では、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和Ｓが、所定値に近くなるような走査順で、書込駆動Ｄ３を行ったが、これに限定されるものではない。以下に、本変形例について詳細に説明する。

図２０は、本変形例に係る表示装置１Ｄにおける駆動動作を表すものである。表示装置１Ｄに係る駆動部２０Ｄは、水平期間１２個分（１２Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ２，Ｌ９，Ｌ１０，Ｌ５，Ｌ６，Ｌ７，Ｌ８，Ｌ３，Ｌ４，Ｌ１１，Ｌ１２の順に、画素１１に対する書込駆動Ｄ３を行う。この例では、２つの画素ラインごとに走査順番号ＮＳを設定しており、画素ラインＬ１，Ｌ２の走査順番号ＮＳは“１”であり、画素ラインＬ３，Ｌ４の走査順番号ＮＳは“５”であり、画素ラインＬ５，Ｌ６の走査順番号ＮＳは“３”であり、画素ラインＬ７，Ｌ８の走査順番号ＮＳは“４”であり、画素ラインＬ９，Ｌ１０の走査順番号ＮＳは“２”であり、画素ラインＬ１１，Ｌ１２の走査順番号ＮＳは“６”である。すなわち、走査順番号ＮＳの並びは、第１の実施の形態の場合と同様に、“１”，“５”，“３”，“４”，“２”，“６”である。

ここで、例えば、画素ラインＬ１〜Ｌ１２は、本開示における「複数の画素ライン」の一具体例に対応し、例えば、画素ラインＬ１，Ｌ２は、本開示における「画素ライングループ」の一具体例に対応する。

図２１は、同じ画素電圧Ｖsigを書き込んだ場合の、表示装置１Ｄにおける輝度を表すものである。この例では、走査順番号ＮＳに対応して、画素ラインＬ１に属する画素１１の輝度が最も高く、画素ラインＬ２，Ｌ９，Ｌ１０，Ｌ５，Ｌ６，Ｌ７，Ｌ８，Ｌ３，Ｌ４，Ｌ１１，Ｌ１２の順に、輝度が徐々に低くなる。このように構成しても、走査方向の輝度分布における空間周波数ｆｓを高くすることができるため、画質を高めることができる。

［変形例１−４］
上記実施の形態では、６つの画素ラインＬを単位として走査駆動したが、これに限定されるものではない。以下に、いくつかの例を挙げて、本変形例について詳細に説明する。

図２２は、本変形例に係る表示装置１Ｅにおける駆動動作を表すものである。表示装置１Ｅは、４つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｅに係る駆動部２０Ｅは、水平期間４つ分（４Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ４に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ３，Ｌ２，Ｌ４の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ４の走査順番号ＮＳは、それぞれ“１”，“３”，“２”，“４”である。そして、駆動部２０Ｅは、次の水平期間４つ分（４Ｈ）の期間において、まず、画素ラインＬ５〜Ｌ８に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ５，Ｌ７，Ｌ６，Ｌ８の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ５〜Ｌ８の走査順番号ＮＳは、それぞれ“１”，“３”，“２”，“４”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“４”（＝１＋３）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“５”（＝３＋２）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“６”（＝２＋４）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５（Ｌ１）の走査順番号ＮＳとの和Ｓは“５”（＝４＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは４以上６以下である。

図２３は、本変形例に係る他の表示装置１Ｆにおける駆動動作を表すものである。表示装置１Ｆは、５つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｆに係る駆動部２０Ｆは、水平期間５つ分（５Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ５に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ４，Ｌ３，Ｌ２，Ｌ５の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ５の走査順番号ＮＳは、それぞれ“１”，“４”，“３”，“２”，“５”である。そして、駆動部２０Ｆは、次の水平期間５つ分（５Ｈ）の期間において、まず、画素ラインＬ６〜Ｌ１０に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ６，Ｌ９，Ｌ８，Ｌ７，Ｌ１０の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ６〜Ｌ１０の走査順番号ＮＳは、それぞれ“１”，“４”，“３”，“２”，“５”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“５”（＝１＋４）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“７”（＝４＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“５”（＝３＋２）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“７”（＝２＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６（Ｌ１）の走査順番号ＮＳとの和Ｓは“６”（＝５＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは５以上７以下である。

図２４は、本変形例に係る他の表示装置１Ｇにおける駆動動作を表すものである。表示装置１Ｇは、７つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｇに係る駆動部２０Ｇは、水平期間７つ分（７Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ７に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ６，Ｌ３，Ｌ４，Ｌ５，Ｌ２，Ｌ７の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ７の走査順番号ＮＳは、それぞれ“１”，“６”，“３”，“４”，“５”，“２”，“７”である。そして、駆動部２０Ｇは、次の水平期間７つ分（７Ｈ）の期間において、まず、画素ラインＬ８〜Ｌ１４に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ８，Ｌ１３，Ｌ１０，Ｌ１１，Ｌ１２，Ｌ９，Ｌ１４の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ８〜Ｌ１４の走査順番号ＮＳは、それぞれ“１”，“６”，“３”，“４”，“５”，“２”，“７”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“７”（＝１＋６）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“９”（＝６＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“７”（＝３＋４）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“９”（＝４＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“７”（＝５＋２）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７の走査順番号ＮＳとの和Ｓは“９”（＝２＋７）であり、画素ラインＬ７の走査順番号ＮＳと画素ラインＬ８（Ｌ１）の走査順番号ＮＳとの和Ｓは“８”（＝７＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは７以上９以下である。

図２５は、本変形例に係る他の表示装置１Ｈにおける駆動動作を表すものである。表示装置１Ｈは、８つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｈに係る駆動部２０Ｈは、水平期間８つ分（８Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ８に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ７，Ｌ３，Ｌ５，Ｌ４，Ｌ６，Ｌ２，Ｌ８の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ８の走査順番号ＮＳは、それぞれ“１”，“７”，“３”，“５”，“４”，“６”，“２”，“８”である。そして、駆動部２０Ｈは、次の水平期間８つ分（８Ｈ）の期間において、まず、画素ラインＬ９〜Ｌ１６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ９，Ｌ１５，Ｌ１１，Ｌ１３，Ｌ１２，Ｌ１４，Ｌ１０，Ｌ１６の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ９〜Ｌ１６の走査順番号ＮＳは、それぞれ“１”，“７”，“３”，“５”，“４”，“６”，“２”，“８”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“８”（＝１＋７）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“１０”（＝７＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“８”（＝３＋５）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“９”（＝５＋４）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“１０”（＝４＋６）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７の走査順番号ＮＳとの和Ｓは“８”（＝６＋２）であり、画素ラインＬ７の走査順番号ＮＳと画素ラインＬ８の走査順番号ＮＳとの和Ｓは“１０”（＝２＋８）であり、画素ラインＬ８の走査順番号ＮＳと画素ラインＬ９（Ｌ１）の走査順番号ＮＳとの和Ｓは“９”（＝８＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは８以上１０以下である。

図２６は、本変形例に係る他の表示装置１Ｊにおける駆動動作を表すものである。表示装置１Ｊは、９つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｊに係る駆動部２０Ｊは、水平期間９つ分（９Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ９に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ８，Ｌ３，Ｌ６，Ｌ５，Ｌ４，Ｌ７，Ｌ２，Ｌ９の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ９の走査順番号ＮＳは、それぞれ“１”，“８”，“３”，“６”，“５”，“４”，“７”，“２”，“９”である。そして、駆動部２０Ｊは、次の水平期間９つ分（９Ｈ）の期間において、まず、画素ラインＬ１０〜Ｌ１８に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１０，Ｌ１７，Ｌ１２，Ｌ１５，Ｌ１４，Ｌ１３，Ｌ１６，Ｌ１１，Ｌ１８の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１０〜Ｌ１８の走査順番号ＮＳは、それぞれ“１”，“８”，“３”，“６”，“５”，“４”，“７”，“２”，“９”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“９”（＝１＋８）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“１１”（＝８＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“９”（＝３＋６）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“１１”（＝６＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“９”（＝５＋４）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７の走査順番号ＮＳとの和Ｓは“１１”（＝４＋７）であり、画素ラインＬ７の走査順番号ＮＳと画素ラインＬ８の走査順番号ＮＳとの和Ｓは“９”（＝７＋２）であり、画素ラインＬ８の走査順番号ＮＳと画素ラインＬ９の走査順番号ＮＳとの和Ｓは“１１”（＝２＋９）であり、画素ラインＬ９の走査順番号ＮＳと画素ラインＬ１０（Ｌ１）の走査順番号ＮＳとの和Ｓは“１０”（＝９＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは９以上１１以下である。

図２７は、本変形例に係る他の表示装置１Ｋにおける駆動動作を表すものである。表示装置１Ｋは、１０つの画素ラインＬを単位として走査駆動するものである。表示装置１Ｋに係る駆動部２０Ｋは、水平期間１０個分（１０Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ１０に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ９，Ｌ３，Ｌ７，Ｌ５，Ｌ６，Ｌ４，Ｌ８，Ｌ２，Ｌ１０の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ１０の走査順番号ＮＳは、それぞれ“１”，“９”，“３”，“７”，“５”，“６”，“４”，“８”，“２”，“１０”である。そして、駆動部２０Ｋは、次の水平期間１０個分（１０Ｈ）の期間において、まず、画素ラインＬ１１〜Ｌ２０に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１１，Ｌ１９，Ｌ１３，Ｌ１７，Ｌ１５，Ｌ１６，Ｌ１４，Ｌ１８，Ｌ１２，Ｌ２０の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１１〜Ｌ２０の走査順番号ＮＳは、それぞれ“１”，“９”，“３”，“７”，“５”，“６”，“４”，“８”，“２”，“１０”である。

この場合、例えば、画素ラインＬ１の走査順番号ＮＳと画素ラインＬ２の走査順番号ＮＳとの和Ｓは“１０”（＝１＋９）であり、画素ラインＬ２の走査順番号ＮＳと画素ラインＬ３の走査順番号ＮＳとの和Ｓは“１２”（＝９＋３）であり、画素ラインＬ３の走査順番号ＮＳと画素ラインＬ４の走査順番号ＮＳとの和Ｓは“１０”（＝３＋７）であり、画素ラインＬ４の走査順番号ＮＳと画素ラインＬ５の走査順番号ＮＳとの和Ｓは“１２”（＝７＋５）であり、画素ラインＬ５の走査順番号ＮＳと画素ラインＬ６の走査順番号ＮＳとの和Ｓは“１１”（＝５＋６）であり、画素ラインＬ６の走査順番号ＮＳと画素ラインＬ７の走査順番号ＮＳとの和Ｓは“１０”（＝６＋４）であり、画素ラインＬ７の走査順番号ＮＳと画素ラインＬ８の走査順番号ＮＳとの和Ｓは“１２”（＝４＋８）であり、画素ラインＬ８の走査順番号ＮＳと画素ラインＬ９の走査順番号ＮＳとの和Ｓは“１０”（＝８＋２）であり、画素ラインＬ９の走査順番号ＮＳと画素ラインＬ１０の走査順番号ＮＳとの和Ｓは“１２”（＝２＋１０）であり、画素ラインＬ１０の走査順番号ＮＳと画素ラインＬ１１（Ｌ１）の走査順番号ＮＳとの和Ｓは“１１”（＝１０＋１）である。すなわち、この例では、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓは１０以上１２以下である。

以上、４〜１０の画素ラインＬを単位として走査駆動を行う例について説明したが、これに限定されるものではなく、例えば、１１以上の画素ラインＬを単位として走査駆動してもよい。

Ｎ本の画素ラインＬを単位として走査駆動する場合における、Ｎ本の画素ラインＬのうちのｉ番目の画素ラインＬ（ｉ）の走査順番号ＮＳ（ｉ）は、例えば、数式を用いて以下のように表すことができる。

Ｎが偶数である場合には、走査順番号ＮＳ（ｉ）は、次式のように表すことができる。
すなわち、Ｎ本の画素ラインＬのうちの上半分の画素ラインＬにおける走査順番号ＮＳ（ｉ）を求める際には、ｉ≦Ｎ／２における式を用い、下半分の画素ラインＬにおける走査順番号ＮＳ（ｉ）を求める際には、ｉ＞Ｎ／２における式を用いることができる。また、Ｎが奇数である場合には、走査順番号ＮＳ（ｉ）は、次式のように表すことができる。
この式を用いることにより、任意の数Ｎの画素ラインＬを単位として走査駆動を行う場合における、各画素ラインＬ（ｉ）の走査順番号ＮＳ（ｉ）を求めることができる。

なお、この例では、走査順番号ＮＳを、数式を用いて示したが、この数式により得られる走査順番号ＮＳに限定されるものではなく、隣り合う２つの画素ラインＬにおける書込順番号ＮＳの和Ｓが所定値に近くなるようなものであれば、どのようなものであってもよい。具体的には、例えば、ランダムな走査順番号を用いてもよい。

このように、走査駆動の単位となる画素ラインＬの数を任意に設定することができるが、その数は偶数であることが望ましい。以下に、６つの画素ラインＬを単位として走査駆動する表示装置１、および７つの画素ラインＬを単位として走査駆動する表示装置１Ｇを例に説明する。

図２８は、表示装置１において１画素ラインずつ交互に白色と黒色とを表示した場合の輝度を表すものである。図２９は、図２８に示した輝度分布に基づいて高速フーリエ変換を行った結果の一例を表すものである。この例では、奇数番目の画素ラインＬに属する画素１１が白色を表示し、偶数番目の画素ラインに属する画素１１が黒色を表示している。白色を表示する奇数番目の画素ラインでは、画素ラインＬ１，Ｌ７に属する画素１１の輝度が最も高く、画素ラインＬ５，Ｌ１１、画素ラインＬ３，Ｌ９の順に、輝度が徐々に低くなる。その結果、図２９に示したように、周期が６画素ラインであるフーリエ成分が大きくなっている。

図３０は、表示装置１Ｇにおいて１画素ラインずつ交互に白色と黒色とを表示した場合の輝度を表すものである。図３１は、図３０に示した輝度分布に基づいて高速フーリエ変換を行った結果の一例を表すものである。白色を表示する奇数番目の画素ラインでは、走査順番号ＮＳに対応して、輝度が互いに異なっている。具体的には、画素ラインＬ１に属する画素１１の輝度が最も高く、画素ラインＬ１３，Ｌ３，Ｌ１１，Ｌ５，Ｌ９，Ｌ７の順に、輝度が徐々に低くなる。その結果、図３１に示したように、周期が１４画素ラインであるフーリエ成分が大きくなっている。

このように、走査駆動の単位となる画素ラインＬの数を奇数にした場合には、モアレが顕著に視認されるようになり、図３０，３１に示したように周期が大きくなり、空間周波数ｆｓが低くなってしまう。また、各フーリエ成分も大きくなる。その結果、観察者がコントラストの変化を感じ、画質が低いと感じるおそれがある。

一方、走査駆動の単位となる画素ラインＬの数を偶数にした場合には、図２８，２９に示したように、奇数にした場合に比べて、周期を小さくすることができ、空間周波数ｆｓを高くすることができる。その結果、観察者がコントラストの変化を感じるおそれを低減することができ、画質を高めることができる。

［変形例１−５］
上記実施の形態では、２つのトランジスタおよび１つの容量素子を用いて画素１１を構成したが、これに限定されるものではない。以下に、３つのトランジスタおよび１つの容量素子を用いて画素を構成した場合の例について、詳細に説明する。

図３２は、本変形例に係る表示装置１Ｌの一構成例を表すものである。表示装置１Ｌは、表示部１０Ｌおよび駆動部２０Ｌを備えている。

表示部１０Ｌは、マトリックス状に配置された複数の画素１１Ｌを有している。また、表示部１０Ｌは、行方向（横方向）に延伸する複数の制御線ＣＴＬを有している。各画素１１Ｌは、書込制御線ＷＳＬ、電源線ＰＬ、制御線ＣＴＬ、およびデータ線ＤＴＬにそれぞれ接続されている。画素１１Ｌは、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、制御トランジスタＣＴｒと、容量素子Ｃｓと、発光素子１９とを備えている。すなわち、この例では、画素１１Ｋは、３つのトランジスタおよび１つの容量素子を用いて構成される、いわゆる「３Ｔｒ１Ｃ」の構成を有するものである。制御トランジスタＣＴｒは、例えば、ＮチャネルＭＯＳ型のＴＦＴにより構成されるものである。制御トランジスタＣＴｒのゲートは制御線ＣＴＬに接続され、ソースには駆動部２０Ｌにより電圧Ｖofsが供給され、ドレインは書込トランジスタＷＳＴｒのドレイン、駆動トランジスタＤＲＴｒのゲート、および容量素子Ｃｓの一端に接続されている。

駆動部２０Ｌは、タイミング制御部２２Ｌと、書込制御線駆動部２３Ｌと、データ線駆動部２５Ｌと、制御線駆動部２６Ｌとを備えている。タイミング生成部２２Ｌは、外部から供給される同期信号Ｓsyncに基づいて、書込制御線駆動部２３Ｌ、電源線駆動部２４、データ線駆動部２５Ｌ、および制御線駆動部２６Ｌに対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御するものである。書込制御線駆動部２３Ｌは、タイミング生成部２２Ｌから供給された制御信号に従って、複数の書込制御線ＷＳＬに対して書込制御信号ＶＳＣＡＮ１を印加することにより、画素１１Ｌを選択するものである。データ線駆動部２５Ｌは、画像信号処理部２１から供給された画像信号Ｓpic2およびタイミング生成部２２Ｌから供給された制御信号に従って、各画素１１Ｌの発光輝度を指示する画素電圧Ｖsigを含む信号ＳＩＧを生成し、各データ線ＤＴＬに印加するものである。制御線駆動部２６Ｌは、タイミング生成部２２Ｌから供給された制御信号に従って、複数の制御線ＣＴＬに対して制御信号ＶＳＣＡＮ３を印加することにより、画素１１Ｌに対して初期化駆動Ｄ１およびＶth補正駆動Ｄ２を行うものである。

図３３は、画素１１Ｌ（１）〜１１Ｌ（６）に対する駆動動作のタイミング図を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１），ＶＳＣＡＮ１（５）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１），ＶＳＣＡＮ２（５）の波形を示し、（Ｃ）は制御信号ＶＳＣＡＮ３（１），ＶＳＣＡＮ３（５）の波形を示し、（Ｄ）は信号ＳＩＧを示し、（Ｅ），（Ｆ）は画素１１Ｌ（１）のゲート電圧Ｖｇ（１）およびソース電圧Ｖｓ（１）の波形をそれぞれ示し、（Ｇ），（Ｈ）は画素１１Ｌ（５）のゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）の波形をそれぞれ示す。

まず、電源線駆動部２４は、上記実施の形態に係る表示装置１（図４）と同様に、初期化期間Ｐ１に先立ち、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniに設定する（図３３（Ｂ））。これにより、画素１１Ｌ（１）〜１１Ｌ（６）の各駆動トランジスタＤＲＴｒがオン状態になり、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が電圧Ｖiniに設定される（図３３（Ｆ），（Ｈ））。

次に、駆動部２０Ｌは、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、画素１１Ｌ（１）〜１１Ｌ（６）に対して初期化駆動Ｄ１を行う。具体的には、タイミングｔ２において、制御線駆動部２６Ｌが、制御信号ＶＳＣＡＮ３（１）〜ＶＳＣＡＮ３（６）の電圧を低レベルから高レベルにそれぞれ変化させる（図３３（Ｃ））。これにより、画素１１Ｌ（１）〜１１Ｌ（６）の各制御トランジスタＣＴｒがオン状態になり、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）が電圧Ｖofsに設定される（図３３（Ｅ），（Ｇ））。このようにして、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）は、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthよりも大きい電圧に設定され、画素１１Ｌ（１）〜１１Ｌ（６）がそれぞれ初期化される。

次に、駆動部２０Ｌは、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、上記実施の形態に係る表示装置１（図４）と同様に、Ｖth補正駆動Ｄ２を行う。そして、制御線駆動部２６Ｌは、タイミングｔ４において、制御信号ＶＳＣＡＮ３（１）〜ＶＳＣＡＮ３（６）の電圧を高レベルから低レベルにそれぞれ変化させる（図３３（Ｃ））。これにより、画素１１Ｌ（１）〜１１Ｌ（６）の各制御トランジスタＣＴｒはオフ状態になる。

これ以降の動作は、上記実施の形態に係る表示装置１（図４）と同様である。このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

［変形例１−６］
上記実施の形態では、例えば、画素１１（１）〜１１（６）に対して順次発光駆動Ｄ４を行ったが、これに限定されるものではなく、これに代えて、同時に発光駆動Ｄ４を行ってもよい。以下に、本変形例について詳細に説明する。

本変形例に係る表示装置１Ｍは、駆動部２０Ｍを備えている。駆動部２０Ｍは、電源線駆動部２４Ｍを有している。

図３４は、画素ラインＬ１〜Ｌ６に属する画素１１に対する駆動部２０Ｍの駆動動作を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の波形を示し、（Ｃ）は信号ＳＩＧを示す。駆動部２０Ｍの電源線駆動部２４Ｍは、タイミングｔ８１〜ｔ８２の期間における書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖiniから電圧Ｖｐに変化させる。そして、電源線駆動部２４Ｍは、その後、書込制御信号ＶＳＣＡＮ１（１）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、書込制御信号ＶＳＣＡＮ１（５）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、書込制御信号ＶＳＣＡＮ１（３）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（３）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、書込制御信号ＶＳＣＡＮ１（４）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（４）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、書込制御信号ＶＳＣＡＮ１（２）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（２）の電圧を電圧Ｖｐから電圧Ｖiniに変化させ、書込制御信号ＶＳＣＡＮ１（６）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（６）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。そして、電源線駆動部２４Ｍは、その後、タイミングｔ９８において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖiniから電圧Ｖｐに変化させ、タイミングｔ９９において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖｐから電圧Ｖiniに変化させる。

図３５は、画素１１（１）〜１１（６）に対する駆動動作のタイミング図を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１），ＶＳＣＡＮ１（５）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１），ＶＳＣＡＮ２（５）の波形を示し、（Ｃ）は信号ＳＩＧを示し、（Ｄ），（Ｅ）は画素１１（１）のゲート電圧Ｖｇ（１）およびソース電圧Ｖｓ（１）の波形をそれぞれ示し、（Ｆ），（Ｇ）は画素１１（５）のゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）の波形をそれぞれ示す。

駆動部２０Ｍは、第１の実施の形態に係る駆動部２０の場合（図４）と同様に、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、画素１１Ｌ（１）〜１１Ｌ（６）に対して初期化駆動Ｄ１を行い、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正駆動Ｄ２を行う。そして、書込制御線駆動部２３は、タイミングｔ４において、書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の電圧を高レベルから低レベルにそれぞれ変化させる（図３５（Ａ））。これにより、画素１１（１）〜１１（６）の各書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２５は、タイミングｔ５において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定する（図３５（Ｃ））。

次に、駆動部２０Ｍは、タイミングｔ６〜ｔ７の期間（書込・μ補正期間Ｐ３）において、第１の実施の形態に係る駆動部２０の場合（図４）と同様に、画素１１（１）に対して書込駆動Ｄ３を行う。

次に、書込制御線駆動部２３は、タイミングｔ７において、書込制御信号ＶＳＣＡＮ１（１）の電圧を高レベルから低レベルに変化させる（図３５（Ａ））。これにより、画素１１（１）の書込トランジスタＷＳＴｒがオフ状態になり、画素１１（１）の駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、画素１１（１）の容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。これと同時に、電源線駆動部２４Ｍは、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる（図３５（Ｂ））。これにより、画素１１（１）の駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が低下して電圧Ｖiniに設定される（図３５（Ｅ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持されているため、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）もまた低下する（図３５（Ｄ））。

次に、データ線駆動部２５は、タイミングｔ８において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定する（図３５（Ｃ））。

次に、駆動部２０Ｍは、タイミングｔ９〜ｔ１０の期間（書込・μ補正期間Ｐ３）において、画素１１（１）の場合と同様に、画素１１（５）に対して書込駆動Ｄ３を行う。

次に、書込制御線駆動部２３は、タイミングｔ１０において、書込制御信号ＶＳＣＡＮ１（１）の電圧を高レベルから低レベルに変化させ（図３５（Ａ））、電源線駆動部２４Ｍは、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる（図３５（Ｂ））。これにより、画素１１（５）では、画素１１（１）と同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsを維持したまま、駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（５）が低下して電圧Ｖiniに設定され、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（５）もまた低下する（図３５（Ｆ），（Ｇ））。

その後、駆動部２０Ｍは、図示していないが、画素１１（３）、画素１１（４）、画素１１（２）、画素１１（６）に対して、この順に、書込駆動Ｄ３を同様に行う。

次に、駆動部２０Ｍは、タイミングｔ１６〜ｔ１７の期間（発光期間Ｐ４）において、画素１１（１）〜１１（６）に対して発光駆動Ｄ４を行う。具体的には、タイミングｔ１６において、電源線駆動部２４Ｍは、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniから電圧Ｖｐにそれぞれ変化させる（図３５（Ｂ））。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れるにつれ、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）、およびソース電圧Ｖｓ（１）〜Ｖｓ（６）が上昇する（図３５（Ｄ）〜（Ｇ））。そして、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が、各画素１１（１）〜１１（６）の発光素子１９のしきい値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも高くなると、各発光素子１９のアノード・カソード間に電流が流れ、各発光素子１９が発光する。

そして、電源線駆動部２４Ｍは、タイミングｔ１７において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖｐから電圧Ｖiniにそれぞれ変化させる。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が低下して電圧Ｖiniに設定される（図３５（Ｅ），（Ｇ））。このとき、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持されているため、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）もまた低下する（図３５（Ｄ），（Ｆ））。その結果、画素１１（１）〜１１（６）の各発光素子１９が消光する。

このようにして、タイミングｔ１３において、１フレーム期間（１Ｆ）が終了する。駆動部２０は、画素１１（１）〜１１（６）に対して、このような動作を繰り返す。これにより、表示装置１Ｍは、画像を表示する。

図３６は、画素ラインＬ１〜Ｌ１２に属する画素１１に対する駆動動作を表すものである。なお、この図３６では、説明の便宜上、Ｖth補正駆動Ｄ２、書込駆動Ｄ３、発光駆動Ｄ４以外について、図示を省略している。図３６に示したように、駆動部２０Ｍは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“１”，“５”，“３”，“４”，“２”，“６”である。そして、駆動部２０Ｍは、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時に発光駆動Ｄ４を行う。同様に、駆動部２０Ｍは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時にＶth補正駆動Ｄ２を行い、その次に、画素ラインＬ７，Ｌ１１，Ｌ９，Ｌ１０，Ｌ８，Ｌ１２の順に、画素１１に対する書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“１”，“５”，“３”，“４”，“２”，“６”である。そして、駆動部２０Ｍは、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時に発光駆動Ｄ４を行う。

このような表示装置１Ｍでも、画素ラインＬによって輝度が異なってしまうおそれがある。すなわち、まず、上記第１の実施の形態の場合と同様に、Ｖth補正駆動Ｄ２と書込駆動Ｄ３との間の時間が異なるため、画素ラインＬによって輝度が異なってしまうおそれがある。さらに、表示装置１Ｍでは、書込駆動Ｄ３と発光駆動Ｄ４との間の時間が異なるため、この期間でも同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsのずれ量に差が生じ、画素ラインＬによって輝度が異なってしまうおそれがある。しかしながら、この表示装置１Ｍでは、第１の実施の形態に係る表示装置１と同様に、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和Ｓが、所定値に近くなるような走査順で、書込駆動Ｄ３を行うようにしたので、走査方向の輝度分布における空間周波数ｆｓを高めることができるため、画質を高めることができる。

［変形例１−７］
上記実施の形態では、書込トランジスタＷＳＴｒのドレインを駆動トランジスタＤＲＴｒのゲートに接続したが、これに限定されるものではない。以下に、書込トランジスタＷＳＴｒのドレインを駆動トランジスタＤＲＴｒのソースに接続した表示装置１Ｎについて、詳細に説明する。

図３７は、表示装置１Ｎの一構成例を表すものである。表示装置１Ｎは、表示部１０Ｎおよび駆動部２０Ｎを備えている。

表示部１０Ｎは、マトリックス状に配置された複数の画素１１Ｎを有している。また、表示部１０Ｎは、行方向（横方向）に延伸する複数の書込制御線ＷＳＬと、行方向に延伸する複数の制御線ＣＴＬ１と、行方向に延伸する複数の制御線ＣＴＬ３と、列方向（縦方向）に延伸する複数のデータ線ＤＴＬとを有している。各画素１１Ｎは、書込制御線ＷＳＬ、制御線ＣＴＬ１，ＣＴＬ３、およびデータ線ＤＴＬにそれぞれ接続されている。

画素１１Ｎは、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、制御トランジスタＣＴｒ１〜ＣＴｒ４と、容量素子Ｃｓと、発光素子１９とを備えている。すなわち、この例では、画素１１Ｎは、６つのトランジスタおよび１つの容量素子を用いて構成される、いわゆる「６Ｔｒ１Ｃ」の構成を有するものである。

書込トランジスタＷｓＴｒ、駆動トランジスタＤｒＴｒ、および制御トランジスタＣＴｒ１〜ＣＴｒ４は、例えば、ＰチャネルＭＯＳ型のＴＦＴにより構成されるものである。書込トランジスタＷｓＴｒのゲートは書込制御線ＷＳＬに接続され、ソースはデータ線ＤＴＬに接続され、ドレインは駆動トランジスタＤＲＴｒのソースおよび制御トランジスタＣＴｒ３のドレインに接続されている。駆動トランジスタＤＲＴｒのゲートは制御トランジスタＣＴｒ１，ＣＴｒ２のソースおよび容量素子Ｃｓの一端に接続され、ソースは書込トランジスタＷＳＴｒのドレインおよび制御トランジスタＣＴｒ３のドレインに接続され、ドレインは制御トランジスタＣＴｒ２のドレインおよび制御トランジスタＣＴｒ４のソースに接続されている。制御トランジスタＣＴｒ１のゲートは制御線ＣＴＬ１に接続され、ソースには駆動部２０Ｎにより電圧Ｖiniが供給され、ドレインは駆動トランジスタＤＲＴｒのゲート、制御トランジスタＣＴｒ２のソース、および容量素子Ｃｓの一端に接続されている。制御トランジスタＣＴｒ２のゲートは書込制御線ＷＳＬに接続され、ソースは駆動トランジスタＤＲＴｒのゲート、制御トランジスタＣＴｒ１のドレイン、および容量素子Ｃｓの一端に接続され、ドレインは駆動トランジスタＤＲＴｒのドレインおよび制御トランジスタＣＴｒ４のソースに接続されている。制御トランジスタＣＴｒ３のゲートは制御線ＣＴＬ３に接続され、ソースには駆動部２０Ｎにより電圧ＶＤＤが供給され、ドレインは書込トランジスタＷＳＴｒのドレインおよび駆動トランジスタＤＲＴｒのソースに接続されている。制御トランジスタＣＴｒ４のゲートは制御線ＣＴＬ３に接続され、ソースは駆動トランジスタＤＲＴｒのドレインおよび制御トランジスタＣＴｒ２のドレインに接続され、ドレインは発光素子１９のアノードに接続されている。容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート、制御トランジスタＣＴｒ１のドレイン、および制御トランジスタＣＴｒ２のソースに接続され、他端には駆動部２０Ｎにより電圧ＶＤＤが供給されている。発光素子１９のアノードは制御トランジスタＣＴｒ４のドレインに接続され、カソードには駆動部２０Ｎにより電圧Ｖcathが供給されている。

駆動部２０Ｎは、タイミング制御部２２Ｎと、書込制御線駆動部２３Ｎと、データ線駆動部２５Ｎと、制御線駆動部２６Ｎ、２７Ｎとを備えている。タイミング生成部２２Ｎは、外部から供給される同期信号Ｓsyncに基づいて、書込制御線駆動部２３Ｎと、データ線駆動部２５Ｎと、制御線駆動部２６Ｎ、２７Ｎに対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御するものである。書込制御線駆動部２３Ｎは、タイミング生成部２２Ｎから供給された制御信号に従って、複数の書込制御線ＷＳＬに対して書込制御信号ＶＳ２を印加することにより、画素１１Ｎを選択するものである。 データ線駆動部２５Ｎは、画像信号処理部２１から供給された画像信号Ｓpic2およびタイミング生成部２２Ｎから供給された制御信号に従って、各画素１１Ｎの発光輝度を指示する画素電圧Ｖsigを含む信号ＳＩＧを生成し、各データ線ＤＴＬに印加するものである。制御線駆動部２６Ｎは、タイミング生成部２２Ｎから供給された制御信号に従って、複数の制御線ＣＴＬ１に対して制御信号ＶＳ１を印加することにより、画素１１Ｎに対して初期化駆動Ｅ１（後述）を行うものである。制御線駆動部２７Ｎは、タイミング生成部２２Ｎから供給された制御信号に従って、複数の制御線ＣＴＬ３に対して制御信号ＶＳ３を印加することにより、画素１１Ｎに対して発光駆動Ｅ３（後述）を行うものである。

ここで、初期化駆動Ｅ１は、本開示における「準備駆動」の一具体例に対応する。

図３８は、画素ラインＬ１〜Ｌ６に属する画素１１Ｎに対する駆動部２０Ｎの駆動動作を表すものであり、（Ａ）は制御信号ＶＳ１（１）〜ＶＳ１（６）の波形を示し、（Ｂ）は書込制御信号ＶＳ２（１）〜ＶＳ２（６）の波形を示し、（Ｃ）は制御信号ＶＳ３（１）〜ＶＳ３（６）の波形を示し、（Ｄ）は信号ＳＩＧを示す。

駆動部２０Ｎのデータ線駆動部２５Ｎは、１フレーム期間（１Ｆ）の最初の水平期間６つ分（６Ｈ）の期間（タイミングｔ６１〜ｔ６９の期間）において、画素１１Ｎ（１）〜１１Ｎ（６）に書き込む画素電圧Ｖsig（１）〜Ｖsig（６）を含む信号ＳＩＧを生成する（図３８（Ｄ））。具体的には、データ線駆動部２５Ｎは、タイミングｔ６２〜ｔ６３の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定し、タイミングｔ６３〜ｔ６４の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定し、タイミングｔ６４〜ｔ６５の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（３）に設定し、タイミングｔ６５〜ｔ６６の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（４）に設定し、タイミングｔ６６〜ｔ６７の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（２）に設定し、タイミングｔ６７〜ｔ６８の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（６）に設定する。

また、駆動部２０Ｎの制御線駆動部２６Ｎは、タイミングｔ６１〜ｔ６２の期間において負極性のパルスを有する制御信号ＶＳ１（１）〜ＶＳ１（６）を生成する（図３８（Ａ））。

また、駆動部２０Ｎの書込制御線駆動部２３Ｎは、タイミングｔ６２〜ｔ６８の期間において、負極性のパルスを有する書込制御信号ＶＳ２（１）〜ＶＳ２（６）を生成する（図３８（Ｂ））。具体的には、書込制御線駆動部２３Ｎは、信号ＳＩＧが画素電圧Ｖsig（１）に設定されるタイミングｔ６２〜ｔ６３の期間内にパルスを有する書込制御信号ＶＳ２（１）を生成し、信号ＳＩＧが画素電圧Ｖsig（５）に設定されるタイミングｔ６３〜ｔ６４の期間内にパルスを有する書込制御信号ＶＳ２（５）を生成し、信号ＳＩＧが画素電圧Ｖsig（３）に設定されるタイミングｔ６４〜ｔ６５の期間内にパルスを有する書込制御信号ＶＳ２（３）を生成し、信号ＳＩＧが画素電圧Ｖsig（４）に設定されるタイミングｔ６５〜ｔ６６の期間内にパルスを有する書込制御信号ＶＳ２（４）を生成し、信号ＳＩＧが画素電圧Ｖsig（２）に設定されるタイミングｔ６６〜ｔ６７の期間内にパルスを有する書込制御信号ＶＳ２（２）を生成し、信号ＳＩＧが画素電圧Ｖsig（６）に設定されるタイミングｔ６７〜ｔ６８の期間内にパルスを有する書込制御信号ＶＳ２（６）を生成する。

また、駆動部２０Ｎの制御線駆動部２７Ｎは、タイミングｔ６９〜ｔ７０の期間において負極性のパルスを有する制御信号ＶＳ３（１）〜ＶＳ３（６）を生成する（図３８（Ｃ））。

図３９は、画素１１Ｎ（１）〜１１Ｎ（６）に対する駆動動作のタイミング図を表すものであり、（Ａ）は制御信号ＶＳ１（１）〜ＶＳ１（６）の波形を示し、（Ｂ）は書込制御信号ＶＳ２（１），ＶＳ（５）の波形を示し、（Ｃ）は制御信号ＶＳ３（１）〜ＶＳ３（６）の波形を示し、（Ｄ）は信号ＳＩＧを示し、（Ｅ），（Ｆ）は画素１１Ｎ（１）のゲート電圧Ｖｇ（１）およびソース電圧Ｖｓ（１）の波形をそれぞれ示し、（Ｇ），（Ｈ）は画素１１Ｎ（５）のゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）の波形をそれぞれ示す。

まず、駆動部２０Ｎは、タイミングｔ４２〜ｔ４３の期間（初期化期間Ｐ１１）において、画素１１Ｎ（１）〜１１Ｎ（６）に対して初期化駆動Ｅ１を行う。具体的には、タイミングｔ４２において、制御線駆動部２６Ｎが、制御信号ＶＳ１（１）〜ＶＳ１（６）の電圧を高レベルから低レベルにそれぞれ変化させる（図３９（Ａ））。これにより、画素１１Ｎ（１）〜１１Ｎ（６）の各制御トランジスタＣＴｒ１がオン状態になり、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）が電圧Ｖiniに設定される（図３９（Ｅ），（Ｇ））。その結果、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsの絶対値は、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthの絶対値よりも大きい電圧に設定され、画素１１Ｎ（１）〜１１Ｎ（６）がそれぞれ初期化される。

次に、制御線駆動部２６Ｎは、タイミングｔ４３において、制御信号ＶＳ１（１）〜ＶＳ１（６）の電圧を低レベルから高レベルにそれぞれ変化させる（図３９（Ａ））。これにより、画素１１Ｎ（１）〜１１Ｎ（６）の各制御トランジスタＣＴｒ１がオフ状態になり、各駆動トランジスタＤＲＴｒのゲートがフローティング状態になり、この後、ゲート電圧Ｖｇ（１）〜Ｖｇ（６）が維持される（図３９（Ｅ），（Ｇ））。

次に、データ線駆動部２５Ｎは、タイミングｔ４４において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定する（図３９（Ｄ））。

次に、駆動部２０Ｎは、タイミングｔ４５〜ｔ４６の期間（書込期間Ｐ１２）において、画素１１Ｎ（１）に対して書込駆動Ｅ２を行う。具体的には、タイミングｔ４５において、書込制御線駆動部２３Ｎは、書込制御信号ＶＳ２（１）の電圧を高レベルから低レベルに変化させる（図３９（Ｂ））。これにより、画素１１Ｎ（１）の書込トランジスタＷＳＴｒがオン状態になり、画素１１Ｎ（１）の駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が画素電圧Ｖsig（１）に設定される（図３９（Ｆ））。また、これと同時に、画素１１Ｎ（１）の制御トランジスタＣＴｒ２がオン状態になる。これにより、画素１１Ｎ（１）の駆動トランジスタＤＲＴｒは、ドレインとゲートが制御トランジスタＣＴｒ２を介して接続された状態（いわゆるダイオード接続）になる。その結果、駆動トランジスタＤＲＴｒＴｒのソースからドレインに電流が流れ、ゲート電圧Ｖｇ（１）が上昇する（図３９（Ｅ））。このようにゲート電圧Ｖｇが上昇することにより、駆動トランジスタＤＲＴｒのソースからドレインへの電流が次第に減少する。この負帰還動作により、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsの絶対値は、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthの絶対値と等しくなる（｜Ｖgs｜＝｜Ｖth｜）ように収束していく。すなわち、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）は、画素電圧Ｖsig（１）からしきい値電圧Ｖthの絶対値の分だけ低い電圧（Ｖsig（１）−｜Ｖth｜）に設定される。

次に、書込制御線駆動部２３Ｎは、タイミングｔ４６において、書込制御信号ＶＳ２（１）の電圧を低レベルから高レベルに変化させる（図３９（Ｂ））。これにより、画素１１Ｎ（１）の書込トランジスタＷＳＴｒおよび制御トランジスタＣＴｒ２がオフ状態になる。

次に、データ線駆動部２５Ｎは、タイミングｔ４７において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定する（図３９（Ｄ））。

次に、駆動部２０Ｎは、タイミングｔ４５〜ｔ４６の期間（書込期間Ｐ１２）において、画素１１（１）と同様に、画素１１Ｎ（５）に対して書込駆動Ｅ２を行う。これにより、画素１１Ｎ（５）の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（５）は、画素電圧Ｖsig（５）からしきい値電圧Ｖthの絶対値の分だけ低い電圧（Ｖsig（５）−｜Ｖth｜）に設定される。

その後、駆動部２０Ｎは、図示していないが、画素１１Ｎ（３）、画素１１Ｎ（４）、画素１１Ｎ（２）、画素１１Ｎ（６）に対して、この順に、書込駆動Ｅ２を同様に行う。

次に、駆動部２０Ｎは、タイミングｔ５１〜ｔ５２の期間（発光期間Ｐ１３）において、画素１１Ｎ（１）〜１１Ｎ（６）に対して発光駆動Ｅ３を行う。具体的には、タイミングｔ５１において、制御線駆動部２７Ｎは、制御信号ＶＳ３（１）〜ＶＳ３（６）の電圧を高レベルから低レベルにそれぞれ変化させる（図３９（Ｃ））。これにより、画素１１Ｎ（１）〜１１Ｎ（６）の各制御トランジスタＣＴｒ３，ＣＴｒ４がオン状態になり、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が電圧ＶＤＤに向かって上昇する（図３９（Ｆ），（Ｈ））。このようにして、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、制御トランジスタＣＴｒ３、駆動トランジスタＤＲＴｒ、制御トランジスタＣＴｒ４、発光素子１９の経路で電流が流れ、発光素子１９が発光する。

そして、制御線駆動部２７Ｎは、タイミングｔ５２において、制御信号ＶＳ３（１）〜ＶＳ３（６）の電圧を低レベルから高レベルにそれぞれ変化させる。これにより、画素１１Ｎ（１）〜１１Ｎ（６）の各制御トランジスタＣＴｒ３，ＣＴｒ４がオフ状態になり、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が低下する（図３９（Ｆ），（Ｈ））。その結果、画素１１Ｎ（１）〜１１Ｎ（６）の各発光素子１９が消光する。

このようにして、タイミングｔ５３において、１フレーム期間（１Ｆ）が終了する。駆動部２０Ｎは、画素１１Ｎ（１）〜１１Ｎ（６）に対して、このような動作を繰り返す。これにより、表示装置１Ｎは、画像を表示する。

図４０は、画素ラインＬ１〜Ｌ１２に属する画素１１Ｎに対する駆動動作を表すものである。駆動部２０Ｎは、水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ１〜Ｌ６に属する画素１１Ｎに対して同時に初期化駆動Ｅ１を行い、その次に、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１Ｎに対する書込駆動Ｅ２を行う。そして、駆動部２０Ｎは、画素ラインＬ１〜Ｌ６に属する画素１１Ｎに対して同時に発光駆動Ｅ３を行う。同様に、駆動部２０Ｎは、次の水平期間６つ分（６Ｈ）の期間において、まず、画素ラインＬ７〜Ｌ１２に属する画素１１Ｎに対して同時に初期化駆動Ｅ１を行い、その次に、画素ラインＬ７，Ｌ１１，Ｌ９，Ｌ１０，Ｌ８，Ｌ１２の順に、画素１１Ｎに対する書込駆動Ｅ２を行う。そして、駆動部２０Ｎは、画素ラインＬ７〜Ｌ１２に属する画素１１Ｎに対して同時に発光駆動Ｅ３を行う。

［変形例１−８］
上記実施の形態では、例えば６つの画素ラインＬに属する画素に対して同時にＶth補正駆動Ｄ２を行ったが、これに限定されるものではなく、これに代えて、例えば、表示部１０の全ての画素ラインＬに属する画素に対して同時にＶth補正駆動Ｄ２を行ってもよい。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、複数（例えば６つ）の画素ラインＬに対してＶth補正駆動Ｄ２および書込駆動Ｄ３を順次行うとともに、発光駆動Ｄ４を同時に行うものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１に示したように、表示装置２は、駆動部３０を備えている。駆動部３０は、書込制御線駆動部３３と、電源線駆動部３４と、データ線駆動部３５とを有している。

図４１は、画素ラインＬ１〜Ｌ６に属する画素１１に対する駆動部３０の駆動動作を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の波形を示し、（Ｃ）は信号ＳＩＧを示す。

駆動部３０のデータ線駆動部３５は、１フレーム期間（１Ｆ）の最初の水平期間６つ分（６Ｈ）の期間（タイミングｔ１８１〜ｔ１９３の期間）において、所定の電圧Ｖofs、および画素１１（１）〜１１（６）に書き込む画素電圧Ｖsig（１）〜Ｖsig（６）を含む信号ＳＩＧを生成する（図４１（Ｃ））。具体的には、データ線駆動部３５は、タイミングｔ１８１〜ｔ１８２の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１８２〜ｔ１８３の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定する。同様に、データ線駆動部３５は、タイミングｔ１８３〜ｔ１８４の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１８４〜ｔ１８５の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（５）に設定する。そして、データ線駆動部３５は、タイミングｔ１８５〜ｔ１８６の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１８６〜ｔ１８７の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（３）に設定する。そして、データ線駆動部３５は、タイミングｔ１８７〜ｔ１８８の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１８８〜ｔ１８９の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（４）に設定する。そして、データ線駆動部３５は、タイミングｔ１８９〜ｔ１９０の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１９０〜ｔ１９１の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（２）に設定する。そして、データ線駆動部３５は、タイミングｔ１９１〜ｔ１９２の期間において、信号ＳＩＧの電圧を電圧Ｖofsに設定し、タイミングｔ１９２〜ｔ１９３の期間において、信号ＳＩＧの電圧を画素電圧Ｖsig（６）に設定する。

また、駆動部３０の書込制御線駆動部３３は、タイミングｔ１８１〜ｔ１９４の期間において、正極性のパルスＰＵ１，ＰＵ２を有する書込制御信号ＶＳＣＡＮ１（１）〜ＶＳＣＡＮ１（６）を生成する（図４１（Ａ））。具体的には、書込制御線駆動部３３は、タイミングｔ１８１〜ｔ１８２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（１）に設定されるタイミングｔ１８２〜ｔ１８３の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（１）を生成する。また、書込制御線駆動部３３は、タイミングｔ１８３〜ｔ１８４の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（５）に設定されるタイミングｔ１８４〜ｔ１８５の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（５）を生成する。また、書込制御線駆動部３３は、タイミングｔ１８５〜ｔ１８６の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（３）に設定されるタイミングｔ１８６〜ｔ１８７の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（３）を生成する。また、書込制御線駆動部３３は、タイミングｔ１８７〜ｔ１８８の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（４）に設定されるタイミングｔ１８８〜ｔ１８９の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（４）を生成する。また、書込制御線駆動部３３は、タイミングｔ１８９〜ｔ１９０の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（２）に設定されるタイミングｔ１９０〜ｔ１９１の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（２）を生成する。また、書込制御線駆動部３３は、タイミングｔ１９１〜ｔ１９２の期間内においてパルスＰＵ１を有するとともに、信号ＳＩＧが画素電圧Ｖsig（６）に設定されるタイミングｔ１９２〜ｔ１９３の期間内にパルスＰＵ２を有する書込制御信号ＶＳＣＡＮ１（６）を生成する。

また、駆動部３０の電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（１）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（１）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。同様に、電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（５）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（５）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。また、電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（３）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（３）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（３）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（３）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。また、電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（４）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（４）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（４）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（４）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。また、電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（２）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（２）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（２）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（２）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。また、電源線駆動部３４は、書込制御信号ＶＳＣＡＮ１（６）のパルスＰＵ１のパルス期間内のあるタイミングにおいて、電源信号ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniから電圧Ｖｐに変化させ、書込制御信号ＶＳＣＡＮ１（６）のパルスＰＵ２の終了タイミングにおいて、電源信号ＶＳＣＡＮ２（６）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。そして、電源線駆動部３４は、その後、タイミングｔ１９４において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖiniから電圧Ｖｐに変化させ、タイミングｔ１９５において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を、同時に電圧Ｖｐから電圧Ｖiniに変化させる。

図４２は、画素１１（１）〜１１（６）に対する駆動動作のタイミング図を表すものであり、（Ａ）は書込制御信号ＶＳＣＡＮ１（１），ＶＳＣＡＮ１（５）の波形を示し、（Ｂ）は電源信号ＶＳＣＡＮ２（１），ＶＳＣＡＮ２（５）の波形を示し、（Ｃ）は信号ＳＩＧを示し、（Ｄ），（Ｅ）は画素１１（１）のゲート電圧Ｖｇ（１）およびソース電圧Ｖｓ（１）の波形をそれぞれ示し、（Ｆ），（Ｇ）は画素１１（５）のゲート電圧Ｖｇ（５）およびソース電圧Ｖｓ（５）の波形をそれぞれ示す。

まず、電源線駆動部３４は、初期化期間Ｐ１に先立ち、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniに設定する（図４２（Ｂ））。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒがオン状態になり、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が電圧Ｖiniに設定される（図４２（Ｅ），（Ｇ））。そして、タイミングｔ２１において、データ線駆動部３５が、信号ＳＩＧの電圧を電圧Ｖofsに設定する（図４２（Ｃ））。

次に、駆動部３０は、タイミングｔ２２〜ｔ２３の期間（初期化期間Ｐ１）において、画素１１（１）に対して初期化駆動Ｄ１を行う。具体的には、タイミングｔ２２において、書込制御線駆動部３３が、書込制御信号ＶＳＣＡＮ１（１）の電圧を低レベルから高レベルに変化させる（図４２（Ａ））。これにより、画素１１（１）では、第１の実施の形態の場合と同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）が、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthよりも大きい電圧に設定され、画素１１（１）が初期化される。

次に、駆動部３０は、タイミングｔ２３〜ｔ２４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正駆動Ｄ２を行う。具体的には、電源線駆動部３４が、タイミングｔ２３において、電源信号ＶＳＣＡＮ２（１）を電圧Ｖiniから電圧Ｖｐに変化させる（図４２（Ｂ））。これにより、画素１１（１）では、第１の実施の形態の場合と同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが、その駆動トランジスタＤＲＴｒのしきい値電圧Ｖthに設定される。

次に、書込制御線駆動部３３は、タイミングｔ２４において、書込制御信号ＶＳＣＡＮ１（１）の電圧を高レベルから低レベルに変化させる（図４２（Ａ））。これにより、画素１１（１）の書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部３５は、タイミングｔ２５において、信号ＳＩＧの電圧を画素電圧Ｖsig（１）に設定する（図４２（Ｃ））。

次に、駆動部３０は、タイミングｔ２６〜ｔ２７の期間（書込・μ補正期間Ｐ３）において、画素１１（１）に対して書込駆動Ｄ３を行う。具体的には、書込制御線駆動部３３が、タイミングｔ２６において、書込制御信号ＶＳＣＡＮ１（１）の電圧を低レベルから高レベルに変化させる（図４２（Ａ））。これにより、画素１１（１）では、第１の実施の形態の場合と同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが、画素電圧Ｖsig（１）に応じた電圧に設定される。

次に、書込制御線駆動部３３は、タイミングｔ２７において、書込制御信号ＶＳＣＡＮ１（１）の電圧を高レベルから低レベルに変化させる（図４２（Ａ））。これにより、画素１１（１）の書込トランジスタＷＳＴｒがオフ状態になり、画素１１（１）の駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、画素１１（１）の容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。これと同時に、電源線駆動部３４は、電源信号ＶＳＣＡＮ２（１）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる（図４２（Ｂ））。これにより、画素１１（１）の駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）が低下して電圧Ｖiniに設定される（図４２（Ｅ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持されているため、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）もまた低下する（図４２（Ｄ））。そして、タイミングｔ２８において、データ線駆動部３５が、信号ＳＩＧの電圧を電圧Ｖofsに設定する（図４２（Ｃ））。

次に、駆動部３０は、画素１１（１）の場合と同様に、画素１１（５）に対して、タイミングｔ２９〜ｔ３０の期間（初期化期間Ｐ１）において初期化駆動Ｄ１を行い、タイミングｔ３０〜ｔ３１の期間（Ｖth補正期間Ｐ２）においてＶth補正駆動Ｄ２を行い、タイミングｔ３３〜ｔ３４の期間（書込・μ補正期間Ｐ３）において書込駆動Ｄ３を行う。そして、タイミングｔ３４において、書込制御線駆動部３３が、書込制御信号ＶＳＣＡＮ１（５）の電圧を高レベルから低レベルに変化させ（図４２（Ａ））、電源線駆動部３４が、電源信号ＶＳＣＡＮ２（５）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる（図４２（Ｂ））。これにより、画素１１（５）では、画素１１（１）と同様に、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsを維持したまま、駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（５）が低下して電圧Ｖiniに設定され、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（５）もまた低下する（図４２（Ｆ），（Ｇ））。

その後、駆動部３０は、図示していないが、画素１１（３）、画素１１（４）、画素１１（２）、画素１１（６）に対して、この順に、初期化駆動Ｄ１、Ｖth補正駆動Ｄ２、および書込駆動Ｄ３を同様に行う。

次に、駆動部３０は、タイミングｔ３６〜ｔ３７の期間（発光期間Ｐ４）において、画素１１（１）〜１１（６）に対して発光駆動Ｄ４を行う。具体的には、タイミングｔ３６において、電源線駆動部３４は、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖiniから電圧Ｖｐに変化させる（図４２（Ｂ））。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れるにつれ、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）、およびソース電圧Ｖｓ（１）〜Ｖｓ（６）が上昇する（図４２（Ｄ）〜（Ｇ））。そして、各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が、各画素１１（１）〜１１（６）の発光素子１９のしきい値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも高くなると、各発光素子１９のアノード・カソード間に電流が流れ、各発光素子１９が発光する。

そして、電源線駆動部３４は、タイミングｔ３７において、電源信号ＶＳＣＡＮ２（１）〜ＶＳＣＡＮ２（６）の電圧を電圧Ｖｐから電圧Ｖiniに変化させる。これにより、画素１１（１）〜１１（６）の各駆動トランジスタＤＲＴｒのソース電圧Ｖｓ（１）〜Ｖｓ（６）が低下して電圧Ｖiniに設定される（図４２（Ｅ），（Ｇ））。このとき、各駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持されているため、各駆動トランジスタＤＲＴｒのゲート電圧Ｖｇ（１）〜Ｖｇ（６）もまた低下する（図４２（Ｄ），（Ｆ））。その結果、画素１１（１）〜１１（６）の各発光素子１９が消光する。

このようにして、タイミングｔ３８において、１フレーム期間（１Ｆ）が終了する。駆動部３０は、画素１１（１）〜１１（６）に対して、このような動作を繰り返す。これにより、表示装置２は、画像を表示する。

図４３は、画素ラインＬ１〜Ｌ１２に属する画素１１に対する駆動動作を表すものである。なお、この図４３では、説明の便宜上、Ｖth補正駆動Ｄ２、書込駆動Ｄ３、発光駆動Ｄ４以外について、図示を省略している。図４３に示したように、駆動部３０は、水平期間６つ分（６Ｈ）の期間において、画素ラインＬ１，Ｌ５，Ｌ３，Ｌ４，Ｌ２，Ｌ６の順に、画素１１に対するＶth補正駆動Ｄ２および書込駆動Ｄ３を行う。すなわち、画素ラインＬ１〜Ｌ６の走査順番号ＮＳは、それぞれ“１”，“５”，“３”，“４”，“２”，“６”である。そして、駆動部３０は、画素ラインＬ１〜Ｌ６に属する画素１１に対して同時に発光駆動Ｄ４を行う。同様に、駆動部２０Ｍは、次の水平期間６つ分（６Ｈ）の期間において、画素ラインＬ７，Ｌ１１，Ｌ９，Ｌ１０，Ｌ８，Ｌ１２の順に、画素１１に対するＶth補正駆動Ｄ２および書込駆動Ｄ３を行う。すなわち、画素ラインＬ７〜Ｌ１２の走査順番号ＮＳは、それぞれ“１”，“５”，“３”，“４”，“２”，“６”である。そして、駆動部３０は、画素ラインＬ７〜Ｌ１２に属する画素１１に対して同時に発光駆動Ｄ４を行う。

このような表示装置２でも、画素ラインＬによって輝度が異なってしまうおそれがある。すなわち、表示装置２では、書込駆動Ｄ３と発光駆動Ｄ４との間の時間が異なる。よって、例えば、最初にＶth補正駆動Ｄ２および書込駆動Ｄ３を行う画素ラインＬ１，Ｌ７に属する画素１１では、書込駆動Ｄ３と発光駆動Ｄ４との間の時間が長いため、この間に、例えば、容量素子Ｃｓのリーク電流や書込トランジスタＷＳＴｒのオフリーク電流などにより、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが、画素電圧Ｖsig（１）に応じた電圧から低下し、輝度が低下してしまうおそれがある。しかしながら、この表示装置２では、第１の実施の形態に係る表示装置１と同様に、隣り合う２つの画素ラインＬにおける走査順番号ＮＳの和Ｓが、所定値に近くなるような走査順で、書込駆動Ｄ３を行うようにしたので、走査方向の輝度分布における空間周波数ｆｓを高めることができるため、画質を高めることができる。

本実施の形態では、隣り合う２つの画素ラインにおける走査順番号の和が、所定値に近くなるような走査順で書込駆動を行うようにしたので、複数（例えば６つ）の画素ラインに対してＶth補正駆動および書込駆動を順次行うとともに、発光駆動を同時に行った場合でも、画質を高めることができる。

［変形例２］
上記実施の形態に係る表示装置２に、上記第１の実施の形態の各変形例を適用してもよい。

＜３．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図４４は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。このような電子機器に上記実施の形態等の表示装置を適用することにより、画質を高めることができる。

以上、いくつかの実施の形態および変形例、ならびにそれらの具体的な応用例および電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記各実施の形態等では、発光素子１９として有機ＥＬ素子を用いたが、これに限定されるものではなく、電流駆動型の表示素子であれば、どのようなものを用いてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）複数の画素と、
前記複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部と
を備え、
前記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定された
表示装置。

（２）前記駆動部は、前記複数の画素ラインに属する画素に対して、まとめて準備駆動を行った後に、前記書込駆動を行う
前記（１）に記載の表示装置。

（３）前記駆動部は、前記走査順で走査することにより、前記書込駆動、および前記画素電圧に基づいて各画素を発光させる発光駆動を行う
前記（１）または（２）に記載の表示装置。

（４）前記駆動部は、前記書込駆動の後に、前記複数の画素ラインに属する画素に対して、まとめて各画素を発光させる発光駆動を行う
前記（１）または（２）に記載の表示装置。

（５）前記駆動部は、
前記走査順で走査することにより、準備駆動および前記書込駆動を行い、
その後に、前記複数の画素ラインに属する画素に対して、まとめて各画素を発光させる発光駆動を行う
前記（１）に記載の表示装置。

（６）Ｎ本の画素ラインにおける走査順番号の並びは、Ｎが偶数である場合には以下の式（１）を用い、Ｎが奇数である場合には以下の式（２）を用いて、ｉを１からＮまで順次変化させて得られる番号ＮＳ（ｉ）の第１の並び、前記第１の並びを逆にした第２の並び、前記第１の並びのうちの先頭から所定数の番号とその他の番号とを入れ替えた第３の並び、または前記第３の並びを逆にした第４の並びである
前記（１）から（５）のいずれかに記載の表示装置。

（７）前記複数の画素ラインの数は偶数である
前記（１）から（６）のいずれかに記載の表示装置。

（８）前記走査順はランダムな走査順である
前記（１）から（５）のいずれかに記載の表示装置。

（９）前記駆動部は、フレームごとに、前記走査順を変更する
前記（１）から（８）のいずれかに記載の表示装置。

（１０）一のフレームにおける前記走査順は、前記一のフレームの前のフレームにおける前記走査順と逆の走査順である
前記（９）に記載の表示装置。

（１１）前記駆動部は、各フレームにおいて、前記複数の画素ラインに属する画素を、同じ走査順で走査する
前記（１）から（８）のいずれかに記載の表示装置。

（１２）前記所定数の画素ラインは、１つの画素ラインである
前記（１）から（１１）のいずれかに記載の表示装置。

（１３）前記所定数の画素ラインは、複数の画素ラインである
前記（１）から（１１）のいずれかに記載の表示装置。

（１４）各画素は、
発光素子と、
ゲートを有し、前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに接続された容量素子と、
前記書込駆動において、オン状態になることにより前記容量素子に前記画素電圧を設定する書込トランジスタと
を含む
前記（１）から（１３）のいずれかに記載の表示装置。

（１５）前記駆動部は、前記複数の画素を、前記複数の画素ラインを単位として順次走査するとともに、前記複数の画素ラインに属する画素に対して前記書込駆動を行う
前記（１）から（１４）のいずれかに記載の表示装置。

（１６）複数の画素と、
前記複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部
を備え、
前記走査順番号は、各画素ライングループの走査順番号の並びにおいて、高い空間周波数での成分が大きくなるように設定された
を備えた表示装置。

（１７）複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部を備え、
前記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定された
駆動回路。

（１８）それぞれが所定数の画素ラインからなる複数の画素ライングループのそれぞれに、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように走査順番号を設定し、
複数の画素ラインに属する画素を、前記画素ライングループを単位として、前記走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む
駆動方法。

本出願は、日本国特許庁において２０１４年１２月２２日に出願された日本特許出願番号２０１４−２５８５２６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (18)

1. 複数の画素と、
   前記複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部と
   を備え、
   前記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定された
   表示装置。
2. 前記駆動部は、前記複数の画素ラインに属する画素に対して、まとめて準備駆動を行った後に、前記書込駆動を行う
   請求項１に記載の表示装置。
3. 前記駆動部は、前記走査順で走査することにより、前記書込駆動、および前記画素電圧に基づいて各画素を発光させる発光駆動を行う
   請求項１に記載の表示装置。
4. 前記駆動部は、前記書込駆動の後に、前記複数の画素ラインに属する画素に対して、まとめて各画素を発光させる発光駆動を行う
   請求項１に記載の表示装置。
5. 前記駆動部は、
   前記走査順で走査することにより、準備駆動および前記書込駆動を行い、
   その後に、前記複数の画素ラインに属する画素に対して、まとめて各画素を発光させる発光駆動を行う
   請求項１に記載の表示装置。
6. Ｎ本の画素ラインにおける走査順番号の並びは、Ｎが偶数である場合には以下の式（１）を用い、Ｎが奇数である場合には以下の式（２）を用いて、ｉを１からＮまで順次変化させて得られる番号ＮＳ（ｉ）の第１の並び、前記第１の並びを逆にした第２の並び、前記第１の並びのうちの先頭から所定数の番号とその他の番号とを入れ替えた第３の並び、または前記第３の並びを逆にした第４の並びである
   請求項１に記載の表示装置。
   
7. 前記複数の画素ラインの数は偶数である
   請求項１に記載の表示装置。
8. 前記走査順はランダムな走査順である
   請求項１に記載の表示装置。
9. 前記駆動部は、フレームごとに、前記走査順を変更する
   請求項１に記載の表示装置。
10. 一のフレームにおける前記走査順は、前記一のフレームの前のフレームにおける前記走査順と逆の走査順である
    請求項９に記載の表示装置。
11. 前記駆動部は、各フレームにおいて、前記複数の画素ラインに属する画素を、同じ走査順で走査する
    請求項１に記載の表示装置。
12. 前記所定数の画素ラインは、１つの画素ラインである
    請求項１に記載の表示装置。
13. 前記所定数の画素ラインは、複数の画素ラインである
    請求項１に記載の表示装置。
14. 各画素は、
    発光素子と、
    ゲートを有し、前記発光素子を駆動する駆動トランジスタと、
    前記駆動トランジスタのゲートに接続された容量素子と、
    前記書込駆動において、オン状態になることにより前記容量素子に前記画素電圧を設定する書込トランジスタと
    を含む
    請求項１に記載の表示装置。
15. 前記駆動部は、前記複数の画素を、前記複数の画素ラインを単位として順次走査するとともに、前記複数の画素ラインに属する画素に対して前記書込駆動を行う
    請求項１に記載の表示装置。
16. 複数の画素と、
    前記複数の画素のうちの複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部
    を備え、
    前記走査順番号は、各画素ライングループの走査順番号の並びにおいて、高い空間周波数での成分が大きくなるように設定された
    を備えた表示装置。
17. 複数の画素ラインに属する画素を、所定数の画素ラインからなる画素ライングループを単位として、各画素ライングループに対応づけられた走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む書込駆動を行う駆動部を備え、
    前記走査順番号は、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように設定された
    駆動回路。
18. それぞれが所定数の画素ラインからなる複数の画素ライングループのそれぞれに、隣り合う２つの画素ライングループの走査順番号の和が所定値に近くなるように走査順番号を設定し、
    複数の画素ラインに属する画素を、前記画素ライングループを単位として、前記走査順番号が示す走査順で走査することにより、画素電圧を各画素に書き込む
    駆動方法。