TW201624451A - 顯示裝置、驅動電路及驅動方法 - Google Patents

顯示裝置、驅動電路及驅動方法 Download PDF

Info

Publication number
TW201624451A
TW201624451A TW104137230A TW104137230A TW201624451A TW 201624451 A TW201624451 A TW 201624451A TW 104137230 A TW104137230 A TW 104137230A TW 104137230 A TW104137230 A TW 104137230A TW 201624451 A TW201624451 A TW 201624451A
Authority
TW
Taiwan
Prior art keywords
pixel
voltage
display device
driving
pixels
Prior art date
Application number
TW104137230A
Other languages
English (en)
Other versions
TWI687913B (zh
Inventor
Mitsuru Asano
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201624451A publication Critical patent/TW201624451A/zh
Application granted granted Critical
Publication of TWI687913B publication Critical patent/TWI687913B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明之顯示裝置包括複數個像素與驅動部。驅動部以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，掃描複數個像素中之屬於複數條像素線之像素，藉此進行將像素電壓寫入至各像素之寫入驅動。上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定。

Description

顯示裝置、驅動電路及驅動方法
本發明係關於一種具有電流驅動型顯示元件之顯示裝置、此種顯示裝置之驅動電路及用於此種顯示裝置之驅動方法。
近年來，於進行圖像顯示之顯示裝置之領域中，已開發有如下顯示裝置(有機EL(Electro Luminescence，電致發光)顯示裝置)，且正在逐步商品化，該顯示裝置(有機EL顯示裝置)使用有發光亮度根據流動之電流之值而變化之電流驅動型的光學元件例如有機EL元件作為發光元件。與液晶元件等不同，此種光學元件為自發光元件，無需另外設置光源(背光源)。因此，例如有機EL顯示裝置與需要光源之液晶顯示裝置相比較，具有圖像視認性高，消耗電力低且元件響應速度快等特徵。
於如上所述之顯示裝置中，例如各像素係使用發光元件、與將電流供給至該發光元件之驅動電晶體而構成。於各像素中，驅動電晶體之特性有時會不均，於該情形時，存在畫質下降之虞。例如於專利文獻1中揭示有如下顯示裝置，該顯示裝置每當將像素電壓寫入至像素時，對驅動電晶體之臨限值電壓之不均進行修正。該顯示裝置對屬於複數條像素線之像素同時進行上述修正。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-122352號公報
如此，期望顯示裝置之畫質高，且期待進一步改善畫質。
因此，理想為提供可提高畫質之顯示裝置、驅動電路及驅動方法。
本發明之一實施形態中之第1顯示裝置包括複數個像素與驅動部。驅動部以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對複數個像素中之屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入至各像素之寫入驅動。上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定。
本發明之一實施形態中之第2顯示裝置包括複數個像素與驅動部。驅動部係以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對複數個像素中之屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入至各像素之寫入驅動。上述掃描序號係以於各像素線群組之掃描序號之排列中，使高空間頻率下之成分增大之方式設定。
本發明之一實施形態中之驅動電路包括驅動部。驅動部係以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入至各像素之寫入驅動。上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定。
本發明之一實施形態中之驅動方法對於各自包含特定數量之像素線之複數個像素線群組之各者，以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定掃描序號，以像素線群組為單位，以掃描序號所示之掃描順序，對屬於複數條像素線之像素進行掃描，藉此，將像素電壓寫入至各像素。
於本發明之一實施形態中之第1顯示裝置、驅動電路及驅動方法中，以像素線群組為單位，以掃描序號所示之掃描順序，對屬於複數條像素線之像素進行掃描，藉此進行寫入驅動。該掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定。
於本發明之一實施形態中之第2顯示裝置中，以像素線群組為單位，以掃描序號所示之掃描順序，對屬於複數條像素線之像素進行掃描，藉此進行寫入驅動。該掃描序號係以於各像素線群組之掃描序號之排列中，使高空間頻率下之成分增大之方式設定。
根據本發明之一實施形態中之第1顯示裝置、驅動電路及驅動方法，以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定掃描序號，因此，可提高畫質。
根據本發明之一實施形態中之第2顯示裝置，以於各像素線群組之掃描序號之排列中，使高空間頻率下之成分增大之方式設定掃描序號，因此，可提高畫質。
再者，未必限定於此處所記載之效果，亦可為本發明中所記載之任何效果。
1‧‧‧顯示裝置
1F‧‧‧一個訊框期間
1L‧‧‧顯示裝置
1N‧‧‧顯示裝置
2‧‧‧顯示裝置
4H‧‧‧水平期間4份
5H‧‧‧水平期間5份
6H‧‧‧水平期間6份
7H‧‧‧水平期間7份
8H‧‧‧水平期間8份
9H‧‧‧水平期間9份
10‧‧‧顯示部
10H‧‧‧水平期間10份
10L‧‧‧顯示部
10N‧‧‧顯示部
11‧‧‧複數個像素
11L‧‧‧複數個像素
11N‧‧‧複數個像素
12H‧‧‧水平期間12份
19‧‧‧發光元件
20‧‧‧驅動部
20L‧‧‧驅動部
20N‧‧‧驅動部
21‧‧‧圖像信號處理部
22‧‧‧時序產生部
22L‧‧‧時序控制部
22N‧‧‧時序控制部
23‧‧‧寫入控制線驅動部
23L‧‧‧寫入控制線驅動部
23N‧‧‧寫入控制線驅動部
33‧‧‧寫入控制線驅動部
24‧‧‧電源線驅動部
25‧‧‧資料線驅動部
25L‧‧‧資料線驅動部
25N‧‧‧資料線驅動部
26L‧‧‧控制線驅動部
26N‧‧‧控制線驅動部
27N‧‧‧控制線驅動部
30‧‧‧驅動部
34‧‧‧電源線驅動部
35‧‧‧資料線驅動部
510‧‧‧影像顯示畫面部
511‧‧‧前面板
512‧‧‧濾光玻璃
Cs‧‧‧電容元件
CTL‧‧‧複數條控制線
CTL1‧‧‧複數條控制線
CTL3‧‧‧複數條控制線
CTr‧‧‧控制電晶體
CTr1‧‧‧控制電晶體
CTr2‧‧‧控制電晶體
CTr3‧‧‧控制電晶體
CTr4‧‧‧控制電晶體
DRTr‧‧‧驅動電晶體
DTL‧‧‧複數條資料線
D2‧‧‧Vth修正驅動
D3‧‧‧寫入驅動
D4‧‧‧發光驅動
E1‧‧‧初始化驅動
E2‧‧‧寫入驅動
E3‧‧‧發光驅動
f0‧‧‧空間頻率
fs‧‧‧空間頻率
L1~L24‧‧‧像素線
NS‧‧‧掃描序號
PL‧‧‧電源線
PU1‧‧‧脈衝
PU2‧‧‧脈衝
P1‧‧‧初始化期間
P2‧‧‧Vth修正期間
P3‧‧‧寫入‧μ修正期間
P4‧‧‧發光期間
P11‧‧‧初始化期間
P12‧‧‧寫入期間
P13‧‧‧發光期間
S‧‧‧和
SIG‧‧‧信號
Spic‧‧‧圖像信號
Spic2‧‧‧圖像信號
Ssync‧‧‧同步信號
t1~t13‧‧‧時序
t15~t17‧‧‧時序
t21~t38‧‧‧時序
t41~t53‧‧‧時序
t61~t71‧‧‧時序
t81~t88‧‧‧時序
t91~t97‧‧‧時序
t101~t114‧‧‧時序
t181~t196‧‧‧時序
Vcath‧‧‧電壓
VDD‧‧‧電壓
Vini‧‧‧電壓
Vg‧‧‧閘極電壓
Vg(1)‧‧‧閘極電壓
Vg(5)‧‧‧閘極電壓
Vofs‧‧‧電壓
Vp‧‧‧電壓
Vs‧‧‧源極電壓
Vs(1)‧‧‧源極電壓
Vs(5)‧‧‧源極電壓
VS1‧‧‧控制信號
VS2‧‧‧控制信號
VS3‧‧‧控制信號
VSCAN1‧‧‧控制信號
VSCAN1(1)‧‧‧控制信號
VSCAN1(2)‧‧‧控制信號
VSCAN1(3)‧‧‧控制信號
VSCAN1(4)‧‧‧控制信號
VSCAN1(5)‧‧‧控制信號
VSCAN1(6)‧‧‧控制信號
VSCAN3(1)‧‧‧控制信號
VSCAN3(2)‧‧‧控制信號
VSCAN3(3)‧‧‧控制信號
VSCAN3(4)‧‧‧控制信號
VSCAN3(5)‧‧‧控制信號
VSCAN3(6)‧‧‧控制信號
VS1(1)‧‧‧控制信號
VS1(2)‧‧‧控制信號
VS1(3)‧‧‧控制信號
VS1(4)‧‧‧控制信號
VS1(5)‧‧‧控制信號
VS1(6)‧‧‧控制信號
VS2(1)‧‧‧控制信號
VS2(2)‧‧‧控制信號
VS2(3)‧‧‧控制信號
VS2(4)‧‧‧控制信號
VS2(5)‧‧‧控制信號
VS2(6)‧‧‧控制信號
VS3(1)‧‧‧控制信號
VS3(2)‧‧‧控制信號
VS3(3)‧‧‧控制信號
VS3(4)‧‧‧控制信號
VS3(5)‧‧‧控制信號
VS3(6)‧‧‧控制信號
VSCAN2‧‧‧電源信號
VSCAN2(1)‧‧‧電源信號
VSCAN2(2)‧‧‧電源信號
VSCAN2(3)‧‧‧電源信號
VSCAN2(4)‧‧‧電源信號
VSCAN2(5)‧‧‧電源信號
VSCAN2(6)‧‧‧電源信號
Vsig(1)‧‧‧像素電壓
Vsig(2)‧‧‧像素電壓
Vsig(3)‧‧‧像素電壓
Vsig(4)‧‧‧像素電壓
Vsig(5)‧‧‧像素電壓
Vsig(6)‧‧‧像素電壓
Vth‧‧‧臨限值電壓
WSL‧‧‧寫入控制線
WSTr‧‧‧寫入電晶體
圖1係表示本發明之實施形態之顯示裝置之一構成例的方塊圖。
圖2係表示圖1所示之驅動部之一動作例之時序圖。
圖3(A)~圖3(C)係表示第1實施形態之驅動部之一動作例之時序波形圖。
圖4(A)~圖4(G)係表示第1實施形態之顯示裝置之一動作例之時序波形圖。
圖5係表示第1實施形態之顯示裝置之一動作例之時序圖。
圖6係表示第1實施形態之顯示裝置中之亮度分佈之一例的說明圖。
圖7係表示空間頻率與對比度感度之關係之說明圖。
圖8係表示第1實施形態之顯示裝置之一特性例之說明圖。
圖9係表示比較例之顯示裝置之一動作例之時序圖。
圖10係表示圖9所示之顯示裝置中之亮度分佈之一例的說明圖。
圖11係表示圖9所示之顯示裝置之一特性例之說明圖。
圖12係表示其他比較例之顯示裝置之一動作例之時序圖。
圖13係表示圖12所示之顯示裝置中之亮度分佈之一例的說明圖。
圖14係表示圖12所示之顯示裝置之一特性例之說明圖。
圖15係表示第1實施形態之變化例之顯示裝置之一動作例的時序圖。
圖16係表示圖15所示之顯示裝置中之亮度分佈之一例的說明圖。
圖17係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖18係表示圖15所示之顯示裝置中之亮度分佈之一例的說明圖。
圖19係表示第1實施形態之其他變化例之顯示裝置中之亮度分佈的一例之說明圖。
圖20係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖21係表示圖20所示之顯示裝置中之亮度分佈之一例的說明圖。
圖22係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖23係表示第1實施形態之其他變化例之顯示裝置之一動作例的 時序圖。
圖24係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖25係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖26係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖27係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序圖。
圖28係表示第1實施形態之其他變化例之顯示裝置中之亮度分佈的一例之說明圖。
圖29係表示第1實施形態之其他變化例之顯示裝置之一特性例的說明圖。
圖30係表示第1實施形態之其他變化例之顯示裝置中之亮度分佈的一例之說明圖。
圖31係表示第1實施形態之其他變化例之顯示裝置之一特性例的說明圖。
圖32係表示第1實施形態之其他變化例之顯示裝置之一構成例的方塊圖。
圖33(A)~圖33(H)係表示圖32所示之顯示裝置之一動作例之時序波形圖。
圖34(A)~圖34(C)係表示第1實施形態之其他變化例之驅動部之一動作例的時序圖。
圖35(A)~圖35(G)係表示第1實施形態之其他變化例之顯示裝置之一動作例的時序波形圖。
圖36係表示第1實施形態之其他變化例之顯示裝置之一動作例的 時序圖。
圖37係表示第1實施形態之其他變化例之顯示裝置之一構成例的方塊圖。
圖38(A)~圖38(D)係表示圖37所示之驅動部之一動作例之時序圖。
圖39(A)~圖39(H)係表示圖37所示之顯示裝置之一動作例之時序波形圖。
圖40係表示圖37所示之顯示裝置之一動作例之時序圖。
圖41(A)~圖41(C)係表示第2實施形態之驅動部之一動作例之時序圖。
圖42(A)~圖42(G)係表示第2實施形態之顯示裝置之一動作例之時序波形圖。
圖43係表示第2實施形態之顯示裝置之一動作例之時序圖。
圖44係表示應用有實施形態之顯示裝置之電視裝置之外觀構成的立體圖。
以下，參照圖式，詳細地對本發明之實施形態進行說明。再者，說明係依照以下之順序進行。
1.第1實施形態 2.第2實施形態 3.應用例 <1.第1實施形態>
[構成例]
圖1表示第1實施形態之顯示裝置(顯示裝置1)之一構成例。顯示裝置1係使用有有機EL元件之主動矩陣方式之顯示裝置。再者，本發明之實施形態之驅動電路、驅動方法藉由本實施形態而具象化，因 此，一併進行說明。該顯示裝置1包括顯示部10及驅動部20。
顯示部10基於驅動部20之驅動而顯示圖像。顯示部10具有呈矩陣狀地配置之複數個像素11。又，顯示部10具有：沿列方向(橫方向)延伸之複數條寫入控制線WSL、沿列方向延伸之複數條電源線PL、以及沿行方向(縱方向)延伸之複數條資料線DTL。複數條寫入控制線WSL、複數條電源線PL及複數條資料線DTL之一端分別連接於驅動部20。各像素11分別連接於寫入控制線WSL、電源線PL及資料線DTL。
如圖1所示，像素11包括：寫入電晶體WSTr、驅動電晶體DRTr、電容元件Cs、以及發光元件19。即，於該例中，像素11具有使用2個電晶體及一個電容元件而構成之所謂之「2Tr1C」之構成。
寫入電晶體WsTr及驅動電晶體DrTr例如係由N通道MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型之TFT(Thin Film Transistor；薄膜電晶體)構成。寫入電晶體WsTr之閘極連接於寫入控制線WSL，源極連接於資料線DTL，汲極連接於驅動電晶體DRTr之閘極及電容元件Cs之一端。驅動電晶體DRTr之閘極連接於寫入電晶體WSTr之汲極及電容元件Cs之一端，汲極連接於電源線PL，源極連接於電容元件Cs之另一端及發光元件19之陽極。
電容元件Cs之一端連接於驅動電晶體DRTr之閘極及寫入電晶體WSTr之汲極，另一端連接於驅動電晶體DRTr之源極及發光元件19之陽極。發光元件19係使用有機EL元件而構成之發光元件，其陽極連接於驅動電晶體DRTr之源極及電容元件Cs之另一端，於陰極藉由驅動部20而供給有作為直流電壓之電壓Vcath。對於發光元件19而言，雖未圖示，但於陽極‧陰極之間具有電容值較電容元件Cs之電容值更大之寄生電容。該發光元件19例如發出紅色(R)、綠色(G)或藍色(B)之光。再者，並不限定於此，例如亦可由發光元件19發出白色之光，藉由彩色濾光片而產生紅色(R)、綠色(G)或藍色(B)之光。又，光之顏色 並不限定於3種顏色，亦可為4種顏色(例如紅色(R)、綠色(G)、藍色(B)及白色(W))。
驅動部20基於自外部供給之圖像信號Spic及同步信號Ssync而驅動顯示部10。該驅動部20包括：圖像信號處理部21、時序產生部22、寫入控制線驅動部23、電源線驅動部24、以及資料線驅動部25。
圖像信號處理部21對自外部供給之圖像信號Spic進行特定之信號處理而產生圖像信號Spic2。作為該特定之信號處理，例如可列舉伽瑪修正或過驅動修正等。
時序產生部22基於自外部供給之同步信號Ssync，分別對寫入控制線驅動部23、電源線驅動部24及資料線驅動部25供給控制信號，以使該等部分彼此同步地進行動作之方式而進行控制。
寫入控制線驅動部23根據自時序產生部22供給之控制信號，對複數條寫入控制線WSL施加寫入控制信號VSCAN1，藉此選擇像素11。
電源線驅動部24根據自時序產生部22供給之控制信號，對複數條電源線PL施加電源信號VSCAN2，藉此，對像素11之發光動作及消光動作進行控制。電源信號VSCAN2於電壓Vp與電壓Vini之間遷移。如下所述，電壓Vini係用以使像素11初始化之電壓，電壓Vp係用以使電流流入至驅動電晶體DRTr而使發光元件19發光之電壓。
資料線驅動部25根據自圖像信號處理部21供給之圖像信號Spic2及自時序產生部22供給之控制信號，產生信號SIG且將該信號SIG施加至各資料線DTL，該信號SIG包含特定之電壓Vofs及指示各像素11之發光亮度之像素電壓Vsig。
根據上述構成，驅動部20如下所述，以複數條(於該例中為6條)像素線L為單位，對顯示部10之像素11進行掃描驅動。繼而，驅動部20對屬於該6條像素線之像素11同時進行Vth修正驅動D2(後述)，其 後，以特定之掃描順序進行像素電壓Vsig之寫入驅動D3(後述)。
此處，例如像素線L1~L6對應於本發明中之「複數條像素線」之一具體例，各像素線L對應於本發明中之「像素線群組」之一具體例。Vth修正驅動D2對應於本發明中之「準備驅動」之一具體例。
[動作及作用]
繼而，對本實施形態之顯示裝置1之動作及作用進行說明。
(整體動作概要)
首先，參照圖1，對顯示裝置1之整體動作概要進行說明。圖像信號處理部21對自外部供給之圖像信號Spic進行特定之信號處理而產生圖像信號Spic2。時序產生部22基於自外部供給之同步信號Ssync，分別對寫入控制線驅動部23、電源線驅動部24及資料線驅動部25供給控制信號，以使該等部分彼此同步地進行動作之方式而進行控制。寫入控制線驅動部23根據自時序產生部22供給之控制信號，對複數條寫入控制線WSL施加寫入控制信號VSCAN1，藉此選擇像素11。電源線驅動部24根據自時序產生部22供給之控制信號，對複數條電源線PL施加電源信號VSCAN2，藉此，對像素11之發光動作及消光動作進行控制。資料線驅動部25根據自圖像信號處理部21供給之圖像信號Spic2及自時序產生部22供給之控制信號，產生信號SIG且將該信號SIG施加至各資料線DTL，該信號SIG包含特定之電壓Vofs及與各像素11之亮度相對應之像素電壓Vsig。顯示部10基於自驅動部20供給之寫入控制信號VSCAN1、電源信號VSCAN2及信號SIG而進行顯示動作。
(詳細動作)
圖2表示驅動部20之驅動動作。驅動部20基於自外部供給之圖像信號Spic及同步信號Ssync而驅動顯示部10。此時，驅動部20係以6條像素線L為單位，對顯示部10之像素11進行掃描驅動。具體而言，驅 動部20於時序t101~t111之一個訊框期間(1F)，對屬於像素線L1~L6之像素11，以下述方式進行初始化驅動D1、Vth修正驅動D2、寫入驅動D3及發光驅動D4。又，驅動部20於自時序t102至時序t112之期間，對屬於像素線L7~L12之像素11，同樣地進行初始化驅動D1、Vth修正驅動D2、寫入驅動D3及發光驅動D4，上述時序t102係自時序t101延遲水平期間6份(6H)之時間後之時序，上述時序t112係自時序t111延遲水平期間6份(6H)之時間後之時序。對於其他像素線亦相同。如此，於顯示裝置1中，以6條像素線L為單位，使開始時序錯開水平期間6份(6H)之時間而進行掃描驅動。
圖3表示對於屬於像素線L1~L6之像素11之驅動部20之驅動動作，圖3(A)表示寫入控制信號VSCAN1(1)~VSCAN1(6)之波形，圖3(B)表示電源信號VSCAN2(1)~VSCAN2(6)之波形，圖3(C)表示信號SIG。此處，寫入控制信號VSCAN1(1)~VSCAN1(6)分別係供給至屬於像素線L1~L6之像素11之寫入控制信號VSCAN1，電源信號VSCAN2(1)~VSCAN2(6)分別係供給至屬於像素線L1~L6之像素11之電源信號VSCAN2，像素電壓Vsig(1)~Vsig(6)分別係供給至屬於像素線L1~L6之像素11中的注視之1行之像素11(1)~11(6)之像素電壓Vsig。
驅動部20之資料線驅動部25於一個訊框期間(1F)最初之水平期間6份(6H)之期間(時序t81~t88之期間)產生信號SIG，該信號SIG包含特定之電壓Vofs及寫入至像素11(1)~11(6)之像素電壓Vsig(1)~Vsig(6)(圖3(C))。具體而言，資料線驅動部25於時序t81~t82之期間，將信號SIG之電壓設定為電壓Vofs。繼而，資料線驅動部25於時序t82~t83之期間，將信號SIG之電壓設定為像素電壓Vsig(1)，於時序t83~t84之期間，將信號SIG之電壓設定為像素電壓Vsig(5)，於時序t84~t85之期間，將信號SIG之電壓設定為像素電壓Vsig(3)，於時 序t85~t86之期間，將信號SIG之電壓設定為像素電壓Vsig(4)，於時序t86~t87之期間，將信號SIG之電壓設定為像素電壓Vsig(2)，於時序t87~t88之期間，將信號SIG之電壓設定為像素電壓Vsig(6)。
又，驅動部20之寫入控制線驅動部23於時序t81~t88之期間，產生具有正極性之脈衝PU1、PU2之寫入控制信號VSCAN1(1)~VSCAN1(6)(圖3(A))。具體而言，寫入控制線驅動部23產生寫入控制信號VSCAN1(1)，該寫入控制信號VSCAN1(1)於時序t81~t82之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(1)之時序t82~t83之期間內具有脈衝PU2。又，寫入控制線驅動部23產生寫入控制信號VSCAN1(5)，該寫入控制信號VSCAN1(5)於時序t81~t82之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(5)之時序t83~t84之期間內具有脈衝PU2。又，寫入控制線驅動部23產生寫入控制信號VSCAN1(3)，該寫入控制信號VSCAN1(3)於時序t81~t82之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(3)之時序t84~t85之期間內具有脈衝PU2。又，寫入控制線驅動部23產生寫入控制信號VSCAN1(4)，該寫入控制信號VSCAN1(4)於時序t81~t82之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(4)之時序t85~t86之期間內具有脈衝PU2。又，寫入控制線驅動部23產生寫入控制信號VSCAN1(2)，該寫入控制信號VSCAN1(2)於時序t81~t82之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(2)之時序t86~t87之期間內具有脈衝PU2。又，寫入控制線驅動部23產生寫入控制信號VSCAN1(6)，該寫入控制信號VSCAN1(6)於時序t81~t82之期間內具有脈衝PU1，並且信號SIG被設定為像素電壓Vsig(6)之時序t87~t88之期間內具有脈衝PU2。
又，驅動部20之電源線驅動部24產生電源信號VSCAN2(1)~VSCAN2(6)，該電源信號VSCAN2(1)~VSCAN2(6)於時序t81~t82之 期間中的寫入控制信號VSCAN1(1)~VSCAN1(6)之脈衝PU1之脈衝期間內之某時序中同時上升，並且於彼此不同之時序中下降(圖3(B))。具體而言，電源線驅動部24於時序t81~t82之期間中的脈衝PU1之脈衝期間內之某時序中，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vini變化為電壓Vp。繼而，電源線驅動部24於其後之時序t91中，使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini，於其後之時序t92中，使電源信號VSCAN2(5)之電壓自電壓Vp變化為電壓Vini，於其後之時序t93中，使電源信號VSCAN2(3)之電壓自電壓Vp變化為電壓Vini，於其後之時序t94中，使電源信號VSCAN2(4)之電壓自電壓Vp變化為電壓Vini，於其後之時序t95中，使電源信號VSCAN2(2)之電壓自電壓Vp變化為電壓Vini，於其後之時序t96中，使電源信號VSCAN2(6)之電壓自電壓Vp變化為電壓Vini。
藉此，驅動部20如以下之說明所述，於一個訊框期間(1F)最初之水平期間6份(6H)之期間(時序t81~t88之期間)，依照屬於像素線L1之像素11(1)、屬於像素線L5之像素11(5)、屬於像素線L3之像素11(3)、屬於像素線L4之像素11(4)、屬於像素線L2之像素11(2)、屬於像素線L6之像素11(6)之順序寫入像素電壓Vsig。再者，於該例中，以像素線L1~L6為例進行了說明，但對於其他像素線亦相同。
圖4表示對於像素11(1)~11(6)之驅動動作之時序圖。於該圖中表示有對於屬於像素線L1之像素11(1)及屬於像素線L5之像素11(5)之驅動動作。即，考慮驅動部20如圖3所示，於一個訊框期間(1F)最初之水平期間6份(6H)之期間，依照像素11(1)、像素11(5)、像素11(3)、像素11(4)、像素11(2)、像素11(6)之順序而寫入像素電壓Vsig，於該圖中，著眼於第1個及第2個被寫入像素電壓Vsig之2個像素11(1)、11(5)而進行說明。
於圖4中，圖4(A)表示寫入控制信號VSCAN1(1)、VSCAN1(5)之 波形，圖4(B)表示電源信號VSCAN2(1)、VSCAN2(5)之波形，圖4(C)表示信號SIG，圖4(D)、圖4(E)分別表示像素11(1)之閘極電壓Vg(1)及源極電壓Vs(1)之波形，圖4(F)、圖4(G)分別表示像素11(5)之閘極電壓Vg(5)及源極電壓Vs(5)之波形。於圖4(D)、圖4(E)中，使用相同電壓軸表示各波形，同樣地，於圖4(F)、圖4(G)中，使用相同電壓軸表示各波形。
驅動部20於時序t1~t13之期間(一個訊框期間(1F))，對於像素11(1)~11(6)，於初始化期間P1中進行初始化驅動D1，於Vth修正期間P2中進行Vth修正驅動D2，於寫入‧μ修正期間P3中進行像素電壓Vsig之寫入驅動D3，於發光期間P4中進行發光驅動D4。以下，對其詳情進行說明。
首先，電源線驅動部24於初始化期間P1之前，將電源信號VSCAN2(1)~VSCAN2(6)之電壓設定為電壓Vini(圖4(B))。藉此，像素11(1)~11(6)之各驅動電晶體DRTr成為導通狀態，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)被設定為電壓Vini(圖4(E)、圖4(G))。繼而，於時序t1，資料線驅動部25將信號SIG之電壓設定為電壓Vofs(圖4(C))。
其次，驅動部20於時序t2~t3之期間(初始化期間P1)，對像素11(1)~11(6)進行初始化驅動D1。具體而言，於時序t2，寫入控制線驅動部23分別使寫入控制信號VSCAN1(1)~VSCAN1(6)之電壓自低位準變化為高位準(圖4(A))。藉此，像素11(1)~11(6)之各寫入電晶體WSTr成為導通狀態，各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)被設定為電壓Vofs(圖4(D)、圖4(F))。如此，各驅動電晶體DRTr之閘極‧源極間電壓Vgs(=Vofs-Vini)被設定為較該驅動電晶體DRTr之臨限值電壓Vth更大之電壓，像素11(1)~11(6)分別初始化。
其次，驅動部20於時序t3~t4之期間(Vth修正期間P2)進行Vth修 正驅動D2。具體而言，電源線驅動部24於時序t3，分別使電源信號VSCAN2(1)~VSCAN2(6)自電壓Vini變化為電壓Vp(圖4(B))。藉此，像素11(1)~11(6)之各驅動電晶體DRTr於飽和區域中分別進行動作，電流Ids自各驅動電晶體DRTr之汲極流入至源極，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)上升(圖4(E)、圖4(G))。再者，源極電壓Vs(1)~Vs(6)低於像素11(1)~11(6)之各發光元件19之臨限值電壓Vel與電壓Vcath之和(Vel+Vcath)，因此，電流不會流入至各發光元件19。如此，源極電壓Vs(1)~Vs(6)分別上升，藉此，閘極‧源極間電壓Vgs分別下降，因此，電流Ids分別下降。藉由該負反饋動作，電流Ids向“0”(零)分別逐步收斂。換言之，各驅動電晶體DRTr之閘極‧源極間電壓Vgs以變得與該驅動電晶體DRTr之臨限值電壓Vth相等(Vgs=Vth)之方式逐步收斂。如此，各驅動電晶體DRTr之閘極‧源極間電壓Vgs被分別設定為該驅動電晶體DRTr之臨限值電壓Vth。
其次，寫入控制線驅動部23於時序t4，分別使寫入控制信號VSCAN1(1)~VSCAN1(6)之電壓自高位準變化為低位準(圖4(A))。藉此，像素11(1)~11(6)之各寫入電晶體WSTr成為斷開狀態。繼而，資料線驅動部25於時序t5，將信號SIG之電壓設定為像素電壓Vsig(1)(圖4(C))。
其次，驅動部20於時序t6~t7之期間(寫入‧μ修正期間P3)，對像素11(1)進行寫入驅動D3。具體而言，寫入控制線驅動部23於時序t6，使寫入控制信號VSCAN1(1)之電壓自低位準變化為高位準(圖4(A))。藉此，像素11(1)之寫入電晶體WSTr成為導通狀態，像素11(1)之驅動電晶體DRTr之閘極電壓Vg(1)自電壓Vofs上升至像素電壓Vsig(1)(圖4(D))。此時，驅動電晶體DRTr之閘極‧源極間電壓Vgs大於臨限值電壓Vth(Vgs>Vth)，電流Ids自汲極流向源極，因此，驅動電晶體DRTr之源極電壓Vs(1)上升(圖4(E))。藉由此種負反饋動作，抑 制驅動電晶體DRTr之元件不均之影響(μ修正)，像素11(1)之驅動電晶體DRTr之閘極‧源極間電壓Vgs被設定為對應於像素電壓Vsig(1)之電壓。
其次，驅動部20於時序t7~t11之期間(發光期間P4)，對像素11(1)進行發光驅動D4。具體而言，於時序t7，寫入控制線驅動部23使寫入控制信號VSCAN1(1)之電壓自高位準變化為低位準(圖4(A))。藉此，像素11(1)之寫入電晶體WSTr成為斷開狀態，像素11(1)之驅動電晶體DRTr之閘極成為浮動狀態，因此，其後維持像素11(1)之電容元件Cs之端子間電壓，即驅動電晶體DRTr之閘極‧源極間電壓Vgs。繼而，隨著電流Ids流入至驅動電晶體DRTr，驅動電晶體DRTr之源極電壓Vs(1)上升(圖4(E))，驅動電晶體DRTr之閘極電壓Vg(1)亦隨之上升(圖4(D))。繼而，若驅動電晶體DRTr之源極電壓Vs(1)高於發光元件19之臨限值電壓Vel與電壓Vcath之和(Vel+Vcath)，則電流會流入至發光元件19之陽極‧陰極之間，發光元件19發光。即，以與發光元件19之元件不均相應之量，源極電壓Vs(1)上升，像素11(1)之發光元件19發光。
其次，資料線驅動部25於時序t8，將信號SIG之電壓設定為像素電壓Vsig(5)(圖4(C))。
其次，驅動部20於時序t9~t10之期間(寫入‧μ修正期間P3)，對像素11(5)進行寫入驅動D3。具體而言，寫入控制線驅動部23於時序t9，使寫入控制信號VSCAN1(5)之電壓自低位準變化為高位準(圖4(A))。藉此，與像素11(1)之情形同樣地，像素11(5)之驅動電晶體DRTr之閘極‧源極間電壓Vgs被設定為對應於像素電壓Vsig(5)之電壓。
其次，驅動部20於時序t10~t12之期間(發光期間P4)，對像素11(5)進行發光驅動D4。具體而言，於時序t10，寫入控制線驅動部23 使寫入控制信號VSCAN1(5)之電壓自高位準變化為低位準(圖4(A))。藉此，與像素11(1)之情形同樣地，像素11(5)之驅動電晶體DRTr之閘極電壓Vg(5)及源極電壓Vs(5)上升(圖4(F)、圖4(G))，像素11(5)之發光元件19發光。
其後，雖未圖示，但驅動部20對於像素11(3)、像素11(4)、像素11(2)、像素11(6)，依序同樣地進行寫入驅動D3及發光驅動D4。
繼而，電源線驅動部24於時序t11，使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini。藉此，像素11(1)之驅動電晶體DRTr之源極電壓Vs(1)下降而被設定為電壓Vini(圖4(E))。此時，由於維持著驅動電晶體DRTr之閘極‧源極間電壓Vgs，故而驅動電晶體DRTr之閘極電壓Vg(1)亦下降(圖4(D))。其結果，像素11(1)之發光元件19消光。
其次，電源線驅動部24於時序t12，使電源信號VSCAN2(5)之電壓自電壓Vp變化為電壓Vini。藉此，與像素11(1)之情形同樣地，像素11(5)之驅動電晶體DRTr之閘極電壓Vg(5)及源極電壓Vs(5)下降(圖4(F)、圖4(G))，像素11(5)之發光元件19消光。
其後，雖未圖示，但驅動部20使像素11(3)、像素11(4)、像素11(2)、像素11(6)依序消光。
如此，於時序t13，一個訊框期間(1F)結束。驅動部20對像素11(1)~11(6)反覆進行如上所述之動作。藉此，顯示裝置1顯示圖像。
於顯示裝置1中，以上述方式，對6個像素11(1)~11(6)同時進行Vth修正驅動D2，因此，與對6個像素11(1)~11(6)分別進行Vth修正驅動D2之情形相比較，可縮短Vth修正所需之時間。其結果，顯示裝置1例如可提高精細度。即，精細度高之顯示部由於像素線數多，故而1水平期間(1H)之時間縮短，分配至Vth修正期間P2或寫入‧μ修正期間P3等之時間縮短。於顯示裝置1中，對6個像素11(1)~11(6)同時進行 Vth修正驅動D2，因此，可縮短Vth修正所需之時間，故而可確保分配至寫入‧μ修正期間P3之時間。其結果，顯示裝置1可提高精細度。
圖5表示對於屬於像素線L1~L12之像素11之驅動動作。再者，於圖5中，為了便於說明，省略了Vth修正驅動D2及寫入驅動D3以外之圖示。
如圖5所示，驅動部20於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11進行寫入驅動D3。即，像素線L1作為6條像素線L1~L6中之第1個被掃描，因此，掃描序號NS為“1”，像素線L2第5個被掃描，因此，掃描序號NS為“5”，像素線L3第3個被掃描，因此，掃描序號NS為“3”，像素線L4第4個被掃描，因此，掃描序號NS為“4”，像素線L5第2個被掃描，因此，掃描序號NS為“2”，像素線L6第6個被掃描，因此，掃描序號NS為“6”。
繼而，驅動部20於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L7、L11、L9、L10、L8、L12之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“1”、“5”、“3”、“4”、“2”、“6”。即，驅動部20對於像素線L7~L12，亦依照與像素線L1~L6相同之掃描順序而進行寫入驅動D3。對於其他像素線亦相同。
此時，Vth修正驅動D2與寫入驅動D3之間之時間根據像素線L而有所不同。具體而言，例如對於6條像素線L中之最初進行寫入驅動D3之像素線L1、L7、...而言，Vth修正驅動D2與寫入驅動D3之間之時間短，對於6條像素線L中之最後進行寫入驅動D3之像素線L6、L12、...而言，Vth修正驅動D2與寫入驅動D3之間之時間長。藉此，如下所示，即使於將相同之像素電壓Vsig寫入至屬於各像素線L之像素11之情形時，亦存在導致亮度不同之虞。
圖6表示寫入有相同之像素電壓Vsig時之屬於像素線L1~L12的像素11之亮度。於該例中，屬於像素線L1、L7之像素11之亮度最高，依照像素線L5、L12、像素線L3、L9、像素線L4、L10、像素線L2、L8、像素線L6、L12之順序，亮度逐步降低。該順序與掃描序號NS相對應。具體而言，例如對於屬於最後進行寫入驅動D3之像素線L6、L12之像素11而言，Vth修正驅動D2與寫入驅動D3之間之時間長，因此，於該期間，存在例如因電容元件Cs之漏電流或寫入電晶體WSTr之斷態漏電流等，導致驅動電晶體DRTr之閘極‧源極間電壓Vgs自臨限值電壓Vth下降之虞。於該情形時，即使其後寫入像素電壓Vsig，驅動電晶體DRTr之閘極‧源極間電壓Vgs亦會稍微減小，其結果，導致亮度下降。如此，即使於寫入有相同之像素電壓Vsig之情形時，亦存在亮度根據掃描序號NS而有所不同之虞。
然而，於該顯示裝置1中，如圖5所示，例如以使相鄰之2條像素線L之掃描序號NS之和S接近於特定值之掃描順序，進行寫入驅動D3。即，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“6”(=1+5)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“8”(=5+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=3+4)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“6”(=4+2)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“8”(=2+6)，像素線L6之掃描序號NS與像素線L7(L1)之掃描序號NS之和S為“7”(=6+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為6以上且8以下，與後述之比較例之情形相比較，變化幅度小。藉此，顯示裝置1如以下之說明所述，可使掃描方向之亮度分佈中之空間頻率fs提高，因此，可提高畫質。
圖7表示空間頻率fs與對比度感度之關係。一般而言，觀察者於某空間頻率f0下，最容易感覺到對比度之變化，隨著偏離該空間頻率 f0而變得難以感覺到對比度之變化。此處，與掃描方向(圖1中之縱方向)之像素間距相對應之空間頻率fs充分高於該空間頻率f0。藉此，例如於將週期設為2條像素線，且每1條像素線地交替顯示白色與黑色之情形時，由於空間頻率fs充分高於空間頻率f0，故而觀察者難以感覺到該對比度之變化，例如會觀察到均一之灰色。又，例如於將週期設為6條像素線，且每3條像素線地交替顯示白色與黑色之情形時，與每1條像素線地交替顯示白色與黑色之情形相比較，觀察者容易感覺到對比度之變化。
圖8表示基於顯示裝置1之掃描方向之亮度分佈而進行高速傅里葉變換之結果的一例。該高速傅里葉變換係對應於對掃描序號NS之數列“153426153426...”進行高速傅里葉變換後之數列。於該圖8中，縱軸表示傅里葉成分，橫軸表示像素線單位中之週期。
如圖8所示，於顯示裝置1中，週期為2條像素線之成分最大。 即，於顯示裝置1中，以使相鄰之2條像素線L之掃描序號NS之和接近於特定值之掃描順序，進行寫入驅動D3，因此，與後述之比較例之情形不同，可使週期長之成分減少。換言之，顯示裝置1可提高掃描方向之亮度分佈中之空間頻率fs。其結果，顯示裝置1可使觀察者感覺到對比度之變化之可能性減少，從而可提高畫質。
(比較例)
其次，與若干個比較例作對比地說明本實施形態之作用。
圖9表示比較例之顯示裝置1R之驅動動作。該圖9對應於本實施形態之圖5。顯示裝置1R之驅動部20R於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L2、L3、L4、L5、L6之順序，對像素11進行寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“1”、“2”、“3”、“4”、“5”、“6”。繼而，驅動部20R於下一個水平期間6份(6H)之期 間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L7、L8、L9、L10、L11、L12之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“1”、“2”、“3”、“4”、“5”、“6”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“3”(=1+2)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“5”(=2+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=3+4)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“9”(=4+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“11”(=5+6)，像素線L6之掃描序號NS與像素線L7(L1)之掃描序號NS之和S為“7”(=6+1)。即，於顯示裝置1R中，相鄰之2條像素線L之寫入序號NS之和S為3以上且11以下，與顯示裝置1之情形相比較，變化幅度增大。
圖10表示寫入有相同之像素電壓Vsig時之顯示裝置1R之亮度。於該例中，對應於掃描序號NS，屬於像素線L1、L7之像素11之亮度最高，依照像素線L2、L8、像素線L3、L9、像素線L4、L10、像素線L5、L11、像素線L6、L12之順序，亮度逐步降低。
圖11表示基於顯示裝置1R之掃描方向之亮度分佈而進行高速傅里葉變換後之結果的一例。該高速傅里葉變換係對應於對掃描序號NS之數列“12345613456...”進行高速傅里葉變換後之數列。如圖11所示，於顯示裝置1R中，週期為6條像素線之成分最大。即，於顯示裝置1R中，掃描方向之亮度分佈中之空間頻率fs降低。其結果，顯示裝置1R存在使觀察者感覺到對比度之變化，從而感到畫質低之虞。
圖12表示其他比較例之顯示裝置1S之驅動動作。顯示裝置1S之驅動部20S於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L2、L3、 L4、L5、L6之順序，對像素11進行寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“1”、“2”、“3”、“4”、“5”、“6”。繼而，驅動部20S於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L12、L11、L10、L9、L8、L7之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“6”、“5”、“4”、“3”、“2”、“1”。即，於顯示裝置1S中，使像素線L7~L12之掃描序號NS之排列與像素線L1~L6之掃描序號NS之排列相反。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“3”(=1+2)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“5”(=2+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=3+4)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“9”(=4+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“11”(=5+6)，像素線L6之掃描序號NS與像素線L7之掃描序號NS之和S為“12”(=6+6)，像素線L7之掃描序號NS與像素線L8之掃描序號NS之和S為“11”(=6+5)，像素線L8之掃描序號NS與像素線L9之掃描序號NS之和S為“9”(=5+4)，像素線L9之掃描序號NS與像素線L10之掃描序號NS之和S為“7”(=4+3)，像素線L10之掃描序號NS與像素線L11之掃描序號NS之和S為“5”(=3+2)，像素線L11之掃描序號NS與像素線L12之掃描序號NS之和S為“3”(=2+1)，像素線L12之掃描序號NS與像素線L13(L1)之掃描序號NS之和S為“2”(=1+1)。即，於顯示裝置1S中，相鄰之2條像素線L之寫入序號NS之和S為2以上且12以下，與顯示裝置1R之情形相比較，變化幅度進一步增大。
圖13表示寫入有相同之像素電壓Vsig時之顯示裝置1S之亮度。於該例中，對應於掃描序號NS，屬於像素線L1、L12之像素11之亮度最 高，依照像素線L2、L11、像素線L3、L10、像素線L4、L9、像素線L5、L8、像素線L6、L7之順序，亮度逐步降低。
圖14表示基於顯示裝置1S之掃描方向之亮度分佈而進行高速傅裡里葉變換後之結果的一例。該高速傅里葉變換係對應於對掃描序號NS之數列“123456654321...”進行高速傅里葉變換後之數列。如圖14所示，於顯示裝置1S中，週期為12條像素線之成分最大。即，於顯示裝置1S中，掃描方向之亮度分佈中之空間頻率fs進一步降低。其結果，顯示裝置1S存在使觀察者感覺到對比度之變化，從而感到畫質低之虞。
如此，於比較例之顯示裝置1R、1S中，例如依照像素線L1、L2、L3、L4、L5、L6之順序，對像素11進行寫入驅動D3，因此，掃描方向之亮度分佈中之空間頻率fs降低，其結果，存在觀察者感覺到對比度之變化，從而感到畫質低之虞。
另一方面，於實施形態之顯示裝置1中，以使相鄰之2條像素線L之掃描序號NS之和接近於特定值之掃描順序，進行寫入驅動D3。藉此，可使掃描方向之亮度分佈中之週期為2條像素線之傅裡葉成分最大，從而可提高空間頻率fs。其結果，可使觀察者感覺到對比度之變化之可能性減少，從而可提高畫質。
[效果]
如上所述，於本實施形態中，對複數個像素同時進行Vth修正驅動，因此，可提高精細度，其結果，可提高畫質。
於本實施形態中，以使相鄰之2條像素線之掃描序號之和接近於特定值之掃描順序進行寫入驅動，因此，可提高畫質。
[變化例1-1]
於上述實施形態中，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11進行寫入驅動D3，但並不限定於此。以下，列舉若干 個例子而詳細地說明本變化例。
圖15表示本變化例之顯示裝置1A之驅動動作。顯示裝置1A之驅動部20A於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11同時進行Vth修正驅動D2，其次，依照像素線L6、L2、L4、L3、L5、L1之順序，對像素11進行寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“6”、“2”、“4”、“3”、“5”、“1”。繼而，驅動部20A於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L12、L8、L10、L9、L11、L7之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“6”、“2”、“4”、“3”、“5”、“1”。如此，本變化例之顯示裝置1A使掃描序號NS之排列，與第1實施形態之顯示裝置1之情形(“1”、“5”、“3”、“4”、“2”、“6”)相反。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“8”(=6+2)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“6”(=2+4)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=4+3)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“8”(=3+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“6”(=5+1)，像素線L6之掃描序號NS與像素線L7(L1)之掃描序號NS之和S為“7”(=1+6)。
圖16表示寫入有相同之像素電壓Vsig時之顯示裝置1A之亮度。於該例中，對應於掃描序號NS，屬於像素線L6、L12之像素11之亮度最高，依照像素線L2、L8、像素線L4、L10、像素線L3、L9、像素線L5、L11、像素線L1、L7之順序，亮度逐步降低。
即使以上述方式構成，如圖15所示，可使相鄰之2條像素線L之掃描序號NS之和接近於特定值，因此，亦可使掃描方向之亮度分佈中之空間頻率提高，故可提高畫質。
圖17表示本變化例之其他顯示裝置1B之驅動動作。顯示裝置1B之驅動部20B於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11同時進行Vth修正驅動D2，其次，依照像素線L3、L5、L1、L6、L2、L4之順序，對像素11進行寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“3”、“5”、“1”、“6”、“2”、“4”。繼而，驅動部20B於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L9、L11、L7、L12、L8、L10之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“3”、“5”、“1”、“6”、“2”、“4”。如此，本變化例之顯示裝置1B之掃描序號NS之排列係對本變化例之顯示裝置1A之情形(“6”、“2”、“4”、“3”、“5”、“1”)時之前3個與後3個進行調換所得之序列。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“8”(=3+5)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“6”(=5+1)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=1+6)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“8”(=6+2)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“6”(=2+4)，像素線L6之掃描序號NS與像素線L7(L1)之掃描序號NS之和S為“7”(=4+3)。
圖18表示寫入有相同之像素電壓Vsig時之顯示裝置1B之亮度。於該例中，對應於掃描序號NS，屬於像素線L3、L9之像素11之亮度最高，依照像素線L5、L11、像素線L1、L7、像素線L6、L12、像素線L2、L8、像素線L4、L10之順序，亮度逐步降低。
即使以上述方式構成，如圖17所示，可使相鄰之2條像素線L之掃描序號NS之和接近於特定值，因此，亦可使掃描方向之亮度分佈中之空間頻率提高，故而可提高畫質。
再者，於顯示裝置1B中，對本變化例之顯示裝置1A之掃描序號NS之排列之前3個與後3個進行了調換，但並不限定於此，取而代之，例如可對最初之1個與此外之5個進行調換，可對最初之2個與此外之4個進行調換，可對最初之4個與此外之2個進行調換，亦可對最初之5個與此外之1個進行調換。又，於顯示裝置1B中，對本變化例之顯示裝置1A之掃描序號NS進行了調換，但並不限定於此，取而代之，例如亦可對實施形態之顯示裝置1之掃描序號NS進行調換。
[變化例1-2]
於上述實施形態中，於各訊框期間，以相同之掃描順序對像素11進行了寫入驅動D3，但並不限定於此，取而代之，亦可針對每一訊框期間而變更掃描順序。具體而言，例如，亦可於奇數訊框之訊框期間，如圖5所示，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11進行寫入驅動D3，於偶數訊框之訊框期間，如圖15所示，依照像素線L6、L2、L4、L3、L5、L1之順序，對像素11進行寫入驅動D3。即，於該例中，於奇數訊框與偶數訊框中使掃描序號NS之排列彼此顛倒。藉此，如圖19所示，掃描方向之亮度分佈針對每一訊框期間而發生變化，使各像素線L之亮度平均化，因此，可進一步改善畫質。
[變化例1-3]
於上述實施形態中，以使相鄰之2條像素線L之掃描序號NS之和S接近於特定值之掃描順序，進行寫入驅動D3，但並不限定於此。以下，詳細地說明本變化例。
圖20表示本變化例之顯示裝置1D之驅動動作。顯示裝置1D之驅動部20D於水平期間12份(12H)之期間，首先，對屬於像素線L1~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L2、L9、L10、L5、L6、L7、L8、L3、L4、L11、L12之順序，對像素11進行 寫入驅動D3。於該例中，針對2條像素線設定掃描序號NS，像素線L1、L2之掃描序號NS為“1”，像素線L3、L4之掃描序號NS為“5”，像素線L5、L6之掃描序號NS為“3”，像素線L7、L8之掃描序號NS為“4”，像素線L9、L10之掃描序號NS為“2”，像素線L11、L12之掃描序號NS為“6”。即，掃描序號NS之排列與第1實施形態之情形同樣為“1”、“5”、“3”、“4”、“2”、“6”。
此處，例如，像素線L1~L12對應於本發明中之「複數條像素線」之一具體例，例如，像素線L1、L2對應於本發明中之「像素線群組」之一具體例。
圖21表示寫入有相同之像素電壓Vsig時之顯示裝置1D之亮度。於該例中，對應於掃描序號NS，屬於像素線L1之像素11之亮度最高，依照像素線L2、L9、L10、L5、L6、L7、L8、L3、L4、L11、L12之順序，亮度逐步降低。即使以上述方式構成，亦可使掃描方向之亮度分佈中之空間頻率fs提高，因此，可提高畫質。
[變化例1-4]
於上述實施形態中，以6條像素線L為單位而進行掃描驅動，但並不限定於此。以下，列舉若干個例子而詳細地說明本變化例。
圖22表示本變化例之顯示裝置1E之驅動動作。顯示裝置1E係以4條像素線L為單位而進行掃描驅動者。顯示裝置1E之驅動部20E於水平期間4份(4H)之期間，首先，對屬於像素線L1~L4之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L3、L2、L4之順序，對像素11進行寫入驅動D3。即，像素線L1~L4之掃描序號NS分別為“1”、“3”、“2”、“4”。繼而，驅動部20E於下一個水平期間4份(4H)之期間，首先，對屬於像素線L5~L8之像素11同時進行Vth修正驅動D2，其次，依照像素線L5、L7、L6、L8之順序，對像素11進行寫入驅動D3。即，像素線L5~L8之掃描序號NS分別為“1”、“3”、“2”、“4”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“4”(=1+3)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“5”(=3+2)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“6”(=2+4)，像素線L4之掃描序號NS與像素線L5(L1)之掃描序號NS之和S為“5”(=4+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為4以上且6以下。
圖23表示本變化例之其他顯示裝置1F之驅動動作。顯示裝置1F係以5條像素線L為單位而進行掃描驅動者。顯示裝置1F之驅動部20F於水平期間5份(5H)之期間，首先，對屬於像素線L1~L5之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L4、L3、L2、L5之順序，對像素11進行寫入驅動D3。即，像素線L1~L5之掃描序號NS分別為“1”、“4”、“3”、“2”、“5”。繼而，驅動部20F於下一個水平期間5份(5H)之期間，首先，對屬於像素線L6~L10之像素11同時進行Vth修正驅動D2，其次，依照像素線L6、L9、L8、L7、L10之順序，對像素11進行寫入驅動D3。即，像素線L6~L10之掃描序號NS分別為“1”、“4”、“3”、“2”、“5”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“5”(=1+4)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“7”(=4+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“5”(=3+2)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“7”(=2+5)，像素線L5之掃描序號NS與像素線L6(L1)之掃描序號NS之和S為“6”(=5+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為5以上且7以下。
圖24表示本變化例之其他顯示裝置1G之驅動動作。顯示裝置1G係以7條像素線L為單位而進行掃描驅動者。顯示裝置1G之驅動部20G於水平期間7份(7H)之期間，首先，對屬於像素線L1~L7之像素11同 時進行Vth修正驅動D2，其次，依照像素線L1、L6、L3、L4、L5、L2、L7之順序，對像素11進行寫入驅動D3。即，像素線L1~L7之掃描序號NS分別為“1”、“6”、“3”、“4”、“5”、“2”、“7”。繼而，驅動部20G於下一個水平期間7份(7H)之期間，首先，對屬於像素線L8~L14之像素11同時進行Vth修正驅動D2，其次，依照像素線L8、L13、L10、L11、L12、L9、L14之順序，對像素11進行寫入驅動D3。即，像素線L8~L14之掃描序號NS分別為“1”、“6”、“3”、“4”、“5”、“2”、“7”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“7”(=1+6)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“9”(=6+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“7”(=3+4)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“9”(=4+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“7”(=5+2)，像素線L6之掃描序號NS與像素線L7之掃描序號NS之和S為“9”(=2+7)，像素線L7之掃描序號NS與像素線L8(L1)之掃描序號NS之和S為“8”(=7+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為7以上且9以下。
圖25表示本變化例之其他顯示裝置1H之驅動動作。顯示裝置1H係以8條像素線L為單位而進行掃描驅動者。顯示裝置1H之驅動部20H於水平期間8份(8H)之期間，首先，對屬於像素線L1~L8之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L7、L3、L5、L4、L6、L2、L8之順序，對像素11進行寫入驅動D3。即，像素線L1~L8之掃描序號NS分別為“1”、“7”、“3”、“5”、“4”、“6”、“2”、“8”。繼而，驅動部20H於下一個水平期間8份(8H)之期間，首先，對屬於像素線L9~L16之像素11同時進行Vth修正驅動D2，其次，依照像素線L9、L15、L11、L13、L12、L14、L10、L16之順序，對像素11進行 寫入驅動D3。即，像素線L9~L16之掃描序號NS分別為“1”、“7”、“3”、“5”、“4”、“6”、“2”、“8”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“8”(=1+7)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“10”(=7+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“8”(=3+5)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“9”(=5+4)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“10”(=4+6)，像素線L6之掃描序號NS與像素線L7之掃描序號NS之和S為“8”(=6+2)，像素線L7之掃描序號NS與像素線L8之掃描序號NS之和S為“10”(=2+8)，像素線L8之掃描序號NS與像素線L9(L1)之掃描序號NS之和S為“9”(=8+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為8以上且10以下。
圖26表示本變化例之其他顯示裝置1J之驅動動作。顯示裝置1J係以9條像素線L為單位而進行掃描驅動者。顯示裝置1J之驅動部20J於水平期間9份(9H)之期間，首先，對屬於像素線L1~L9之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L8、L3、L6、L5、L4、L7、L2、L9之順序，對像素11進行寫入驅動D3。即，像素線L1~L9之掃描序號NS分別為“1”、“8”、“3”、“6”、“5”、“4”、“7”、“2”、“9”。繼而，驅動部20J於下一個水平期間9份(9H)之期間，首先，對屬於像素線L10~L18之像素11同時進行Vth修正驅動D2，其次，依照像素線L10、L17、L12、L15、L14、L13、L16、L11、L18之順序，對像素11進行寫入驅動D3。即，像素線L10~L18之掃描序號NS分別為“1”、“8”、“3”、“6”、“5”、“4”、“7”、“2”、“9”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“9”(=1+8)，像素線L2之掃描序號NS與像素線L3之 掃描序號NS之和S為“11”(=8+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“9”(=3+6)，像素線L4之掃描序號NS與像素線L5之掃描序號NS之和S為“11”(=6+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“9”(=5+4)，像素線L6之掃描序號NS與像素線L7之掃描序號NS之和S為“11”(=4+7)，像素線L7之掃描序號NS與像素線L8之掃描序號NS之和S為“9”(=7+2)，像素線L8之掃描序號NS與像素線L9之掃描序號NS之和S為“11”(=2+9)，像素線L9之掃描序號NS與像素線L10(L1)之掃描序號NS之和S為“10”(=9+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為9以上且11以下。
圖27表示本變化例之其他顯示裝置1K之驅動動作。顯示裝置1K係以10條像素線L為單位而進行掃描驅動者。顯示裝置1K之驅動部20K於水平期間10份(10H)之期間，首先，對屬於像素線L1~L10之像素11同時進行Vth修正驅動D2，其次，依照像素線L1、L9、L3、L7、L5、L6、L4、L8、L2、L10之順序，對像素11進行寫入驅動D3。即，像素線L1~L10之掃描序號NS分別為“1”、“9”、“3”、“7”、“5”、“6”、“4”、“8”、“2”、“10”。繼而，驅動部20K於下一個水平期間10份(10H)之期間，首先，對屬於像素線L11~L20之像素11同時進行Vth修正驅動D2，其次，依照像素線L11、L19、L13、L17、L15、L16、L14、L18、L12、L20之順序，對像素11進行寫入驅動D3。即，像素線L11~L20之掃描序號NS分別為“1”、“9”、“3”、“7”、“5”、“6”、“4”、“8”、“2”、“10”。
於該情形時，例如，像素線L1之掃描序號NS與像素線L2之掃描序號NS之和S為“10”(=1+9)，像素線L2之掃描序號NS與像素線L3之掃描序號NS之和S為“12”(=9+3)，像素線L3之掃描序號NS與像素線L4之掃描序號NS之和S為“10”(=3+7)，像素線L4之掃描序號NS與像 素線L5之掃描序號NS之和S為“12”(=7+5)，像素線L5之掃描序號NS與像素線L6之掃描序號NS之和S為“11”(=5+6)，像素線L6之掃描序號NS與像素線L7之掃描序號NS之和S為“10”(=6+4)，像素線L7之掃描序號NS與像素線L8之掃描序號NS之和S為“12”(=4+8)，像素線L8之掃描序號NS與像素線L9之掃描序號NS之和S為“10”(=8+2)，像素線L9之掃描序號NS與像素線L10之掃描序號NS之和S為“12”(=2+10)，像素線L10之掃描序號NS與像素線L11(L1)之掃描序號NS之和S為“11”(=10+1)。即，於該例中，相鄰之2條像素線L之寫入序號NS之和S為10以上且12以下。
以上，說明了以4~10條像素線L為單位而進行掃描驅動之例子，但並不限定於此，例如，亦可以11條以上之像素線L為單位而進行掃描驅動。
以N條像素線L為單位而進行掃描驅動時的N條像素線L中之第i條像素線L(i)之掃描序號NS(i)例如可使用數式，以如下方式表示。
於N為偶數之情形時，掃描序號NS(i)可以下式之方式表示。
即，當求出N條像素線L中之上半部分之像素線L之掃描序號NS(i)時，可使用i≦N/2中之式，當求出下半部分之像素線L之掃描序號NS(i)時，可使用i>N/2中之式。又，於N為奇數之情形時，掃描序號NS(i)可以下式之方式表示。
藉由使用上述式，可求出以任意之數N條像素線L為單位而進行掃描驅動時之各像素線L(i)之掃描序號NS(i)。
再者，於該例中，使用數式表示了掃描序號NS，但並不限定於藉由該數式而獲得之掃描序號NS，只要使相鄰之2條像素線L之寫入序號NS之和S接近於特定值，則亦可為任何掃描序號。具體而言，例如亦可使用隨機之掃描序號。
如此，可任意地對成為掃描驅動之單位之像素線L之數量進行設定，但該數量理想為偶數。以下，將以6條像素線L為單位而進行掃描驅動之顯示裝置1、及以7條像素線L為單位而進行掃描驅動之顯示裝置1G作為例子進行說明。
圖28表示於顯示裝置1中，每1條像素線地交替顯示白色與黑色時之亮度。圖29表示基於圖28所示之亮度分佈進行高速傅里葉變換後之結果之一例。於該例中，屬於第奇數條像素線L之像素11顯示白色，屬於第偶數條像素線之像素11顯示黑色。於顯示白色之第奇數條像素線中，屬於像素線L1、L7之像素11之亮度最高，依照像素線L5、L11、像素線L3、L9之順序，亮度逐步降低。其結果，如圖29所示，週期為6條像素線之傅里葉成分增大。
圖30表示於顯示裝置1G中，每1條像素線地交替顯示白色與黑色時之亮度。圖31表示基於圖30所示之亮度分佈進行高速傅裡葉變換後之結果之一例。於顯示白色之第奇數條像素線中，對應於掃描序號 NS，亮度彼此不同。具體而言，屬於像素線L1之像素11之亮度最高，依照像素線L13、L3、L11、L5、L9、L7之順序，亮度逐步降低。其結果，如圖31所示，週期為14條像素線之傅里葉成分增大。
如此，於將成為掃描驅動之單位之像素線L之數量設為奇數之情形時，會明顯地看到疊紋，如圖30、圖31所示，週期增大，導致空間頻率fs降低。又，各傅里葉成分亦增大。其結果，存在觀察者感覺到對比度之變化，從而感到畫質低之虞。
另一方面，於將成為掃描驅動之單位像素線L之數量設為偶數之情形時，如圖28、圖29所示，與設為奇數之情形相比較，可減小週期，從而可提高空間頻率fs。其結果，可減少觀察者感覺到對比度之變化之虞，且可提高畫質。
[變化例1-5]
於上述實施形態中，使用2個電晶體及1個電容元件而構成像素11，但並不限定於此。以下，詳細地說明使用3個電晶體及1個電容元件而構成像素時之例子。
圖32表示本變化例之顯示裝置1L之一構成例。顯示裝置1L包括顯示部10L及驅動部20L。
顯示部10L具有呈矩陣狀地配置之複數個像素11L。又，顯示部10L具有沿列方向(橫方向)延伸之複數條控制線CTL。各像素11L分別連接於寫入控制線WSL、電源線PL、控制線CTL及資料線DTL。像素11L包括：寫入電晶體WSTr、驅動電晶體DRTr、控制電晶體CTr、電容元件Cs、以及發光元件19。即，於該例中，像素11K具有使用3個電晶體及一個電容元件而構成之所謂之「3Tr1C」之構成。控制電晶體CTr例如係由N通道MOS型之TFT構成。控制電晶體CTr之閘極連接於控制線CTL，於源極藉由驅動部20L而供給有電壓Vofs，汲極連接於寫入電晶體WSTr之汲極、驅動電晶體DRTr之閘極及電容元件Cs之 一端。
驅動部20L包括：時序控制部22L、寫入控制線驅動部23L、資料線驅動部25L、以及控制線驅動部26L。時序產生部22L基於自外部供給之同步信號Ssync，分別對寫入控制線驅動部23L、電源線驅動部24、資料線驅動部25L及控制線驅動部26L供給控制信號，以使該等部分彼此同步地進行動作之方式而進行控制。寫入控制線驅動部23L根據自時序產生部22L供給之控制信號，對複數條寫入控制線WSL施加寫入控制信號VSCAN1，藉此選擇像素11L。資料線驅動部25L根據自圖像信號處理部21供給之圖像信號Spic2及自時序產生部22L供給之控制信號，產生信號SIG且將該信號SIG施加至各資料線DTL，該信號SIG包含指示各像素11L之發光亮度之像素電壓Vsig。控制線驅動部26L根據自時序產生部22L供給之控制信號，對複數條控制線CTL施加控制信號VSCAN3，藉此，對像素11L進行初始化驅動D1及Vth修正驅動D2。
圖33表示對於像素11L(1)~11L(6)之驅動動作之時序圖，圖33(A)表示寫入控制信號VSCAN1(1)、VSCAN1(5)之波形，圖33(B)表示電源信號VSCAN2(1)、VSCAN2(5)之波形，圖33(C)表示控制信號VSCAN3(1)、VSCAN3(5)之波形，圖33(D)表示信號SIG，圖33(E)、圖33(F)分別表示像素11L(1)之閘極電壓Vg(1)及源極電壓Vs(1)之波形，圖33(G)、圖33(H)分別表示像素11L(5)之閘極電壓Vg(5)及源極電壓Vs(5)之波形。
首先，電源線驅動部24與上述實施形態之顯示裝置1(圖4)同樣地，於初始化期間P1之前，將電源信號VSCAN2(1)~VSCAN2(6)之電壓設定為電壓Vini(圖33(B))。藉此，像素11L(1)~11L(6)之各驅動電晶體DRTr成為導通狀態，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)被設定為電壓Vini(圖33(F)、圖33(H))。
其次，驅動部20L於時序t2~t3之期間(初始化期間P1)，對像素11L(1)~11L(6)進行初始化驅動D1。具體而言，於時序t2，控制線驅動部26L分別使控制信號VSCAN3(1)~VSCAN3(6)之電壓自低位準變化為高位準(圖33(C))。藉此，像素11L(1)~11L(6)之各控制電晶體CTr成為導通狀態，各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)被設定為電壓Vofs(圖33(E)、圖33(G))。如此，各驅動電晶體DRTr之閘極‧源極間電壓Vgs(=Vofs-Vini)被設定為較該驅動電晶體DRTr之臨限值電壓Vth更大之電壓，像素11L(1)~11L(6)分別初始化。
其次，驅動部20L於時序t3~t4之期間(Vth修正期間P2)，與上述實施形態之顯示裝置1(圖4)同樣地進行Vth修正驅動D2。繼而，控制線驅動部26L於時序t4，分別使控制信號VSCAN3(1)~VSCAN3(6)之電壓自高位準變化為低位準(圖33(C))。藉此，像素11L(1)~11L(6)之各控制電晶體CTr成為斷開狀態。
上述動作以後之動作與上述實施形態之顯示裝置1(圖4)相同。即使以上述方式構成，亦可獲得與上述實施形態之情形相同之效果。
[變化例1-6]
於上述實施形態中，例如依序對像素11(1)~11(6)進行發光驅動D4，但並不限定於此，取而代之，亦可同時進行發光驅動D4。以下，詳細地說明本變化例。
本變化例之顯示裝置1M包括驅動部20M。驅動部20M具有電源線驅動部24M。
圖34表示對於屬於像素線L1~L6之像素11之驅動部20M之驅動動作，圖34(A)表示寫入控制信號VSCAN1(1)~VSCAN1(6)之波形，圖34(B)表示電源信號VSCAN2(1)~VSCAN2(6)之波形，圖34(C)表示信號SIG。驅動部20M之電源線驅動部24M於時序t81~t82之期間中的寫入控制信號VSCAN1(1)~VSCAN1(6)之脈衝PU1之脈衝期間內之某 時序，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vini變化為電壓Vp。繼而，電源線驅動部24M其後於寫入控制信號VSCAN1(1)之脈衝PU2之結束時序，使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini，於寫入控制信號VSCAN1(5)之脈衝PU2之結束時序，使電源信號VSCAN2(5)之電壓自電壓Vp變化為電壓Vini，於寫入控制信號VSCAN1(3)之脈衝PU2之結束時序，使電源信號VSCAN2(3)之電壓自電壓Vp變化為電壓Vini，於寫入控制信號VSCAN1(4)之脈衝PU2之結束時序，使電源信號VSCAN2(4)之電壓自電壓Vp變化為電壓Vini，於寫入控制信號VSCAN1(2)之脈衝PU2之結束時序，使電源信號VSCAN2(2)之電壓自電壓Vp變化為電壓Vini，於寫入控制信號VSCAN1(6)之脈衝PU2之結束時序，使電源信號VSCAN2(6)之電壓自電壓Vp變化為電壓Vini。繼而，電源線驅動部24M其後於時序t98，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vini變化為電壓Vp，於時序t99，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vp變化為電壓Vini。
圖35表示對於像素11(1)~11(6)之驅動動作之時序圖，圖35(A)表示寫入控制信號VSCAN1(1)、VSCAN1(5)之波形，圖35(B)表示電源信號VSCAN2(1)、VSCAN2(5)之波形，圖35(C)表示信號SIG，圖35(D)、圖35(E)分別表示像素11(1)之閘極電壓Vg(1)及源極電壓Vs(1)之波形，圖35(F)、圖35(G)分別表示像素11(5)之閘極電壓Vg(5)及源極電壓Vs(5)之波形。
驅動部20M與第1實施形態之驅動部20之情形(圖4)同樣地，於時序t2~t3之期間(初始化期間P1)，對像素11L(1)~11L(6)進行初始化驅動D1，於時序t3~t4之期間(Vth修正期間P2)進行Vth修正驅動D2。繼而，寫入控制線驅動部23於時序t4，分別使寫入控制信號VSCAN1(1)~VSCAN1(6)之電壓自高位準變化為低位準(圖35(A))。藉此，像素 11(1)~11(6)之各寫入電晶體WSTr成為斷開狀態。繼而，資料線驅動部25於時序t5，將信號SIG之電壓設定為像素電壓Vsig(1)(圖35(C))。
其次，驅動部20M於時序t6~t7之期間(寫入‧μ修正期間P3)，與第1實施形態之驅動部20之情形(圖4)同樣地，對像素11(1)進行寫入驅動D3。
其次，寫入控制線驅動部23於時序t7，使寫入控制信號VSCAN1(1)之電壓自高位準變化為低位準(圖35(A))。藉此，像素11(1)之寫入電晶體WSTr成為斷開狀態，像素11(1)之驅動電晶體DRTr之閘極成為浮動狀態，因此，其後維持像素11(1)之電容元件Cs之端子間電壓，即驅動電晶體DRTr之閘極‧源極間電壓Vgs。與此同時，電源線驅動部24M使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini(圖35(B))。藉此，像素11(1)之驅動電晶體DRTr之源極電壓Vs(1)下降而被設定為電壓Vini(圖35(E))。此時，由於維持著驅動電晶體DRTr之閘極‧源極間電壓Vgs，故而驅動電晶體DRTr之閘極電壓Vg(1)亦會下降(圖35(D))。
其次，資料線驅動部25於時序t8，將信號SIG之電壓設定為像素電壓Vsig(5)(圖35(C))。
其次，驅動部20M於時序t9~t10之期間(寫入‧μ修正期間P3)，與像素11(1)之情形同樣地，對像素11(5)進行寫入驅動D3。
其次，寫入控制線驅動部23於時序t10，使寫入控制信號VSCAN1(1)之電壓自高位準變化為低位準(圖35(A))，電源線驅動部24M使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini(圖35(B))。藉此，像素11(5)與像素11(1)同樣地，於維持著驅動電晶體DRTr之閘極‧源極間電壓Vgs之狀態下，驅動電晶體DRTr之源極電壓Vs(5)下降而被設定為電壓Vini，驅動電晶體DRTr之閘極電壓Vg(5)亦會下降(圖35(F)、圖35(G))。
其後，雖未圖示，但驅動部20M對於像素11(3)、像素11(4)、像素11(2)、像素11(6)，依序同樣地進行寫入驅動D3。
其次，驅動部20M於時序t16~t17之期間(發光期間P4)，對像素11(1)~11(6)進行發光驅動D4。具體而言，於時序t16，電源線驅動部24M分別使電源信號VSCAN2(1)~VSCAN2(6)之電壓自電壓Vini變化為電壓Vp(圖35(B))。藉此，像素11(1)~11(6)之各驅動電晶體DRTr於飽和區域中進行動作，隨著電流Ids自汲極流入至源極，各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)及源極電壓Vs(1)~Vs(6)上升(圖35(D)~圖35(G))。繼而，若各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)高於各像素11(1)~11(6)之發光元件19之臨限值電壓Vel與電壓Vcath之和(Vel+Vcath)，則電流會流入至各發光元件19之陽極‧陰極之間，各發光元件19發光。
繼而，電源線驅動部24M於時序t17，分別使電源信號VSCAN2(1)~VSCAN2(6)之電壓自電壓Vp變化為電壓Vini。藉此，像素11(1)~11(6)之各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)下降而被設定為電壓Vini(圖35(E)，(G))。此時，由於維持著各驅動電晶體DRTr之閘極‧源極間電壓Vgs，故而各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)亦會下降(圖35(D)、圖35(F))。其結果，像素11(1)~11(6)之各發光元件19消光。
如此，於時序t13，一個訊框期間(1F)結束。驅動部20對像素11(1)~11(6)反覆進行如上所述之動作。藉此，顯示裝置1M顯示圖像。
圖36表示對於屬於像素線L1~L12之像素11之驅動動作。再者，於該圖36中，為了便於說明，省略了Vth修正驅動D2、寫入驅動D3、發光驅動D4以外之圖示。如圖36所示，驅動部20M於水平期間6份(6H)之期間，首先對屬於像素線L1~L6之像素11同時進行Vth修正驅 動D2，其次，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11進行寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“1”、“5”、“3”、“4”、“2”、“6”。繼而，驅動部20M對屬於像素線L1~L6之像素11同時進行發光驅動D4。同樣地，驅動部20M於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11同時進行Vth修正驅動D2，其次，依照像素線L7、L11、L9、L10、L8、L12之順序，對像素11進行寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“1”、“5”、“3”、“4”、“2”、“6”。繼而，驅動部20M對屬於像素線L7~L12之像素11同時進行發光驅動D4。
對於此種顯示裝置1M而言，亦存在亮度根據像素線L而有所不同之虞。即，首先，與上述第1實施形態之情形同樣地，Vth修正驅動D2與寫入驅動D3之間之時間不同，因此，存在亮度根據像素線L而有所不同之虞。進而，於顯示裝置1M中，寫入驅動D3與發光驅動D4之間之時間不同，因此，於該期間中，同樣存在驅動電晶體DRTr之閘極‧源極間電壓Vgs之偏差量產生差異，亮度根據像素線L而有所不同之虞。然而，該顯示裝置1M與第1實施形態之顯示裝置1同樣地，以使相鄰之2條像素線L之掃描序號NS之和S接近於特定值之掃描順序而進行寫入驅動D3，因此，可使掃描方向之亮度分佈中之空間頻率fs提高，故而可提高畫質。
[變化例1-7]
於上述實施形態中，將寫入電晶體WSTr之汲極連接於驅動電晶體DRTr之閘極，但並不限定於此。以下，詳細地說明將寫入電晶體WSTr之汲極連接於驅動電晶體DRTr之源極之顯示裝置1N。
圖37表示顯示裝置1N之一構成例。顯示裝置1N包括顯示部10N及驅動部20N。
顯示部10N具有呈矩陣狀地配置之複數個像素11N。又，顯示部 10N具有：沿列方向(橫方向)延伸之複數條寫入控制線WSL、沿列方向延伸之複數條控制線CTL1、沿列方向延伸之複數條控制線CTL3、以及沿行方向(縱方向)延伸之複數條資料線DTL。各像素11N分別連接於寫入控制線WSL、控制線CTL1、CTL3及資料線DTL。
像素11N包括：寫入電晶體WSTr、驅動電晶體DRTr、控制電晶體CTr1~CTr4、電容元件Cs、以及發光元件19。即，於該例中，像素11N具有使用6個電晶體及一個電容元件而構成之所謂之「6Tr1C」之構成。
寫入電晶體WsTr、驅動電晶體DrTr及控制電晶體CTr1~CTr4例如係由P通道MOS型之TFT構成。寫入電晶體WsTr之閘極連接於寫入控制線WSL，源極連接於資料線DTL，汲極連接於驅動電晶體DRTr之源極及控制電晶體CTr3之汲極。驅動電晶體DRTr之閘極連接於控制電晶體CTr1、CTr2之源極及電容元件Cs之一端，源極連接於寫入電晶體WSTr之汲極及控制電晶體CTr3之汲極，汲極連接於控制電晶體CTr2之汲極及控制電晶體CTr4之源極。控制電晶體CTr1之閘極連接於控制線CTL1，於源極藉由驅動部20N而供給有電壓Vini，汲極連接於驅動電晶體DRTr之閘極、控制電晶體CTr2之源極及電容元件Cs之一端。控制電晶體CTr2之閘極連接於寫入控制線WSL，源極連接於驅動電晶體DRTr之閘極、控制電晶體CTr1之汲極及電容元件Cs之一端，汲極連接於驅動電晶體DRTr之汲極及控制電晶體CTr4之源極。控制電晶體CTr3之閘極連接於控制線CTL3，於源極藉由驅動部20N而供給有電壓VDD，汲極連接於寫入電晶體WSTr之汲極及驅動電晶體DRTr之源極。控制電晶體CTr4之閘極連接於控制線CTL3，源極連接於驅動電晶體DRTr之汲極及控制電晶體CTr2之汲極，汲極連接於發光元件19之陽極。電容元件Cs之一端連接於驅動電晶體DRTr之閘極、控制電晶體CTr1之汲極及控制電晶體CTr2之源極，於另一端藉 由驅動部20N而供給有電壓VDD。發光元件19之陽極連接於控制電晶體CTr4之汲極，於陰極藉由驅動部20N而供給有電壓Vcath。
驅動部20N包括：時序控制部22N、寫入控制線驅動部23N、資料線驅動部25N、以及控制線驅動部26N、27N。時序產生部22N基於自外部供給之同步信號Ssync，分別對寫入控制線驅動部23N、資料線驅動部25N、控制線驅動部26N、27N供給控制信號，以使該等部分彼此同步地進行動作之方式而進行控制。寫入控制線驅動部23N根據自時序產生部22N供給之控制信號，對複數條寫入控制線WSL施加寫入控制信號VS2，藉此選擇像素11N。資料線驅動部25N根據自圖像信號處理部21供給之圖像信號Spic2及自時序產生部22N供給之控制信號，產生信號SIG且將該信號SIG施加至各資料線DTL，該信號SIG包含指示各像素11N之發光亮度之像素電壓Vsig。控制線驅動部26N根據自時序產生部22N供給之控制信號，對複數條控制線CTL1施加控制信號VS1，藉此，對像素11N進行初始化驅動E1(後述)。控制線驅動部27N根據自時序產生部22N供給之控制信號，對複數條控制線CTL3施加控制信號VS3，藉此，對像素11N進行發光驅動E3(後述)。
此處，初始化驅動E1對應於本發明中之「準備驅動」之一具體例。
圖38表示對於屬於像素線L1~L6之像素11N之驅動部20N之驅動動作，圖38(A)表示控制信號VS1(1)~VS1(6)之波形，圖38(B)表示寫入控制信號VS2(1)~VS2(6)之波形，圖38(C)表示控制信號VS3(1)~VS3(6)之波形，圖38(D)表示信號SIG。
驅動部20N之資料線驅動部25N於一個訊框期間(1F)最初之水平期間6份(6H)之期間(時序t61~t69之期間)產生信號SIG，該信號SIG包含寫入至像素11N(1)~11N(6)之像素電壓Vsig(1)~Vsig(6)(圖38(D))。具體而言，資料線驅動部25N於時序t62~t63之期間，將信號SIG之電 壓設定為像素電壓Vsig(1)，於時序t63~t64之期間，將信號SIG之電壓設定為像素電壓Vsig(5)，於時序t64~t65之期間，將信號SIG之電壓設定為像素電壓Vsig(3)，於時序t65~t66之期間，將信號SIG之電壓設定為像素電壓Vsig(4)，於時序t66~t67之期間，將信號SIG之電壓設定為像素電壓Vsig(2)，於時序t67~t68之期間，將信號SIG之電壓設定為像素電壓Vsig(6)。
又，驅動部20N之控制線驅動部26N於時序t61~t62之期間，產生具有負極性之脈衝之控制信號VS1(1)~VS1(6)(圖38(A))。
又，驅動部20N之寫入控制線驅動部23N於時序t62~t68之期間，產生具有負極性之脈衝之寫入控制信號VS2(1)~VS2(6)(圖38(B))。具體而言，寫入控制線驅動部23N於信號SIG被設定為像素電壓Vsig(1)之時序t62~t63之期間內，產生具有脈衝之寫入控制信號VS2(1)，於信號SIG被設定為像素電壓Vsig(5)之時序t63~t64之期間內，產生具有脈衝之寫入控制信號VS2(5)，於信號SIG被設定為像素電壓Vsig(3)之時序t64~t65之期間內，產生具有脈衝之寫入控制信號VS2(3)，於信號SIG被設定為像素電壓Vsig(4)之時序t65~t66之期間內，產生具有脈衝之寫入控制信號VS2(4)，於信號SIG被設定為像素電壓Vsig(2)之時序t66~t67之期間內，產生具有脈衝之寫入控制信號VS2(2)，於信號SIG被設定為像素電壓Vsig(6)之時序t67~t68之期間內，產生具有脈衝之寫入控制信號VS2(6)。
又，驅動部20N之控制線驅動部27N於時序t69~t70之期間，產生具有負極性之脈衝之控制信號VS3(1)~VS3(6)(圖38(C))。
圖39表示對於像素11N(1)~11N(6)之驅動動作之時序圖，圖39(A)表示控制信號VS1(1)~VS1(6)之波形，圖39(B)表示寫入控制信號VS2(1)、VS(5)之波形，圖39(C)表示控制信號VS3(1)~VS3(6)之波形，圖39(D)表示信號SIG，圖39(E)、圖39(F)分別表示像素11N(1)之 閘極電壓Vg(1)及源極電壓Vs(1)之波形，圖39(G)、圖39(H)分別表示像素11N(5)之閘極電壓Vg(5)及源極電壓Vs(5)之波形。
首先，驅動部20N於時序t42~t43之期間(初始化期間P11)，對像素11N(1)~11N(6)進行初始化驅動E1。具體而言，於時序t42，控制線驅動部26N分別使控制信號VS1(1)~VS1(6)之電壓自高位準變化為低位準(圖39(A))。藉此，像素11N(1)~11N(6)之各控制電晶體CTr1成為導通狀態，各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)被設定為電壓Vini(圖39(E)、圖39(G))。其結果，各驅動電晶體DRTr之閘極‧源極間電壓Vgs之絕對值被設定為較該驅動電晶體DRTr之臨限值電壓Vth之絕對值更大之電壓，像素11N(1)~11N(6)分別初始化。
其次，控制線驅動部26N於時序t43，分別使控制信號VS1(1)~VS1(6)之電壓自低位準變化為高位準(圖39(A))。藉此，像素11N(1)~11N(6)之各控制電晶體CTr1成為斷開狀態，各驅動電晶體DRTr之閘極成為浮動狀態，其後，維持閘極電壓Vg(1)~Vg(6)(圖39(E)、圖39(G))。
其次，資料線驅動部25N於時序t44，將信號SIG之電壓設定為像素電壓Vsig(1)(圖39(D))。
其次，驅動部20N於時序t45~t46之期間(寫入期間P12)，對像素11N(1)進行寫入驅動E2。具體而言，於時序t45，寫入控制線驅動部23N使寫入控制信號VS2(1)之電壓自高位準變化為低位準(圖39(B))。藉此，像素11N(1)之寫入電晶體WSTr成為導通狀態，像素11N(1)之驅動電晶體DRTr之源極電壓Vs(1)被設定為像素電壓Vsig(1)(圖39(F))。又，與此同時，像素11N(1)之控制電晶體CTr2成為導通狀態。藉此，像素11N(1)之驅動電晶體DRTr成為汲極與閘極已經由控制電晶體CTr2而連接之狀態(所謂之電晶體連接)。其結果，電流自驅動電晶體DRTrTr之源極流入至汲極，閘極電壓Vg(1)上升(圖39(E))。如此，閘 極電壓Vg上升，藉此，自驅動電晶體DRTr之源極流向汲極之電流逐步減少。藉由該負反饋動作，各驅動電晶體DRTr之閘極‧源極間電壓Vgs之絕對值以與該驅動電晶體DRTr之臨限值電壓Vth之絕對值相等(｜Vgs｜=｜Vth｜)之方式逐步收斂。即，驅動電晶體DRTr之閘極電壓Vg(1)被設定為電壓(Vsig(1)-｜Vth｜)，該電壓(Vsig(1)-｜Vth｜)係自像素電壓Vsig(1)降低臨限值電壓Vth之絕對值後之電壓。
其次，寫入控制線驅動部23N於時序t46，使寫入控制信號VS2(1)之電壓自低位準變化為高位準(圖39(B))。藉此，像素11N(1)之寫入電晶體WSTr及控制電晶體CTr2成為斷開狀態。
其次，資料線驅動部25N於時序t47，將信號SIG之電壓設定為像素電壓Vsig(5)(圖39(D))。
其次，驅動部20N於時序t45~t46之期間(寫入期間P12)，與像素11(1)同樣地對像素11N(5)進行寫入驅動E2。藉此，像素11N(5)之驅動電晶體DRTr之閘極電壓Vg(5)被設定為電壓(Vsig(5)-｜Vth｜)，該電壓(Vsig(5)-｜Vth｜)係自像素電壓Vsig(5)降低臨限值電壓Vth之絕對值後之電壓。
其後，雖未圖示，但驅動部20N對像素11N(3)、像素11N(4)、像素11N(2)、像素11N(6)依序同樣地進行寫入驅動E2。
其次，驅動部20N於時序t51~t52之期間(發光期間P13)，對像素11N(1)~11N(6)進行發光驅動E3。具體而言，於時序t51，控制線驅動部27N分別使控制信號VS3(1)~VS3(6)之電壓自高位準變化為低位準(圖39(C))。藉此，像素11N(1)~11N(6)之各控制電晶體CTr3、CTr4成為導通狀態，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)向電壓VDD上升(圖39(F)、圖39(H))。如此，驅動電晶體DRTr於飽和區域中進行動作，電流利用控制電晶體CTr3、驅動電晶體DRTr、控制電晶體CTr4、發光元件19之路徑而流動，使發光元件19發光。
繼而，控制線驅動部27N於時序t52，分別使控制信號VS3(1)~VS3(6)之電壓自低位準變化為高位準。藉此，像素11N(1)~11N(6)之各控制電晶體CTr3、CTr4成為斷開狀態，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)下降(圖39(F)、圖39(H))。其結果，像素11N(1)~11N(6)之各發光元件19消光。
如此，於時序t53，一個訊框期間(1F)結束。驅動部20N對像素11N(1)~11N(6)反覆進行如上所述之動作。藉此，顯示裝置1N顯示圖像。
圖40表示對屬於像素線L1~L12之像素11N之驅動動作。驅動部20N於水平期間6份(6H)之期間，首先，對屬於像素線L1~L6之像素11N同時進行初始化驅動E1，其次，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11N進行寫入驅動E2。繼而，驅動部20N對屬於像素線L1~L6之像素11N同時進行發光驅動E3。同樣地，驅動部20N於下一個水平期間6份(6H)之期間，首先，對屬於像素線L7~L12之像素11N同時進行初始化驅動E1，其次，依照像素線L7、L11、L9、L10、L8、L12之順序，對像素11N進行寫入驅動E2。繼而，驅動部20N對屬於像素線L7~L12之像素11N同時進行發光驅動E3。
[變化例1-8]
於上述實施形態中，例如對屬於6條像素線L之像素同時進行Vth修正驅動D2，但並不限定於此，取而代之，例如亦可對屬於顯示部10之全部之像素線L之像素同時進行Vth修正驅動D2。
[其他變化例]
又，亦可將上述變化例中之2個以上之變化例加以組合。<2.第2實施形態>
其次，對第2實施形態之顯示裝置2進行說明。本實施形態對複數條(例如6條)像素線L依序進行Vth修正驅動D2及寫入驅動D3，並且 同時進行發光驅動D4。再者，對與上述第1實施形態之顯示裝置1實質上相同之構成部分附上相同符號，且適當地省略說明。
如圖1所示，顯示裝置2包括驅動部30。驅動部30具有：寫入控制線驅動部33、電源線驅動部34、以及資料線驅動部35。
圖41表示對於屬於像素線L1~L6之像素11之驅動部30之驅動動作，圖41(A)表示寫入控制信號VSCAN1(1)~VSCAN1(6)之波形，圖41(B)表示電源信號VSCAN2(1)~VSCAN2(6)之波形，圖41(C)表示信號SIG。
驅動部30之資料線驅動部35於一個訊框期間(1F)最初之水平期間6份(6H)之期間(時序t181~t193之期間)產生信號SIG，該信號SIG包含特定之電壓Vofs及寫入至像素11(1)~11(6)之像素電壓Vsig(1)~Vsig(6)(圖41(C))。具體而言，資料線驅動部35於時序t181~t182之期間，將信號SIG之電壓設定為電壓Vofs，於時序t182~t183之期間，將信號SIG之電壓設定為像素電壓Vsig(1)。同樣地，資料線驅動部35於時序t183~t184之期間，將信號SIG之電壓設定為電壓Vofs，於時序t184~t185之期間，將信號SIG之電壓設定為像素電壓Vsig(5)。繼而，資料線驅動部35於時序t185~t186之期間，將信號SIG之電壓設定為電壓Vofs，於時序t186~t187之期間，將信號SIG之電壓設定為像素電壓Vsig(3)。繼而，資料線驅動部35於時序t187~t188之期間，將信號SIG之電壓設定為電壓Vofs，於時序t188~t189之期間，將信號SIG之電壓設定為像素電壓Vsig(4)。繼而，資料線驅動部35於時序t189~t190之期間，將信號SIG之電壓設定為電壓Vofs，於時序t190~t191之期間，將信號SIG之電壓設定為像素電壓Vsig(2)。繼而，資料線驅動部35於時序t191~t192之期間，將信號SIG之電壓設定為電壓Vofs，於時序t192~t193之期間，將信號SIG之電壓設定為像素電壓Vsig(6)。
又，驅動部30之寫入控制線驅動部33產生寫入控制信號VSCAN1(1)~VSCAN1(6)，該寫入控制信號VSCAN1(1)~VSCAN1(6)於時序t181~t194之期間具有正極性之脈衝PU1、PU2(圖41(A))。具體而言，寫入控制線驅動部33產生寫入控制信號VSCAN1(1)，該寫入控制信號VSCAN1(1)於時序t181~t182之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(1)之時序t182~t183之期間內具有脈衝PU2。又，寫入控制線驅動部33產生寫入控制信號VSCAN1(5)，該寫入控制信號VSCAN1(5)於時序t183~t184之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(5)之時序t184~t185之期間內具有脈衝PU2。又，寫入控制線驅動部33產生寫入控制信號VSCAN1(3)，該寫入控制信號VSCAN1(3)於時序t185~t186之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(3)之時序t186~t187之期間內具有脈衝PU2。又，寫入控制線驅動部33產生寫入控制信號VSCAN1(4)，該寫入控制信號VSCAN1(4)於時序t187~t188之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(4)之時序t188~t189之期間內具有脈衝PU2。又，寫入控制線驅動部33產生寫入控制信號VSCAN1(2)，該寫入控制信號VSCAN1(2)於時序t189~t190之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(2)之時序t190~t191之期間內具有脈衝PU2。又，寫入控制線驅動部33產生寫入控制信號VSCAN1(6)，該寫入控制信號VSCAN1(6)於時序t191~t192之期間內具有脈衝PU1，並且於信號SIG被設定為像素電壓Vsig(6)之時序t192~t193之期間內具有脈衝PU2。
又，驅動部30之電源線驅動部34於寫入控制信號VSCAN1(1)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(1)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(1)之脈衝PU2之結束時序，使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini。同樣 地，電源線驅動部34於寫入控制信號VSCAN1(5)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(5)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(5)之脈衝PU2之結束時序，使電源信號VSCAN2(5)之電壓自電壓Vp變化為電壓Vini。又，電源線驅動部34於寫入控制信號VSCAN1(3)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(3)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(3)之脈衝PU2之結束時序，使電源信號VSCAN2(3)之電壓自電壓Vp變化為電壓Vini。又，電源線驅動部34於寫入控制信號VSCAN1(4)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(4)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(4)之脈衝PU2之結束時序，使電源信號VSCAN2(4)之電壓自電壓Vp變化為電壓Vini。又，電源線驅動部34於寫入控制信號VSCAN1(2)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(2)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(2)之脈衝PU2之結束時序，使電源信號VSCAN2(2)之電壓自電壓Vp變化為電壓Vini。又，電源線驅動部34於寫入控制信號VSCAN1(6)之脈衝PU1之脈衝期間內之某時序，使電源信號VSCAN2(6)之電壓自電壓Vini變化為電壓Vp，於寫入控制信號VSCAN1(6)之脈衝PU2之結束時序，使電源信號VSCAN2(6)之電壓自電壓Vp變化為電壓Vini。繼而，電源線驅動部34其後於時序t194，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vini變化為電壓Vp，於時序t195，使電源信號VSCAN2(1)~VSCAN2(6)之電壓同時自電壓Vp變化為電壓Vini。
圖42表示對於像素11(1)~11(6)之驅動動作之時序圖，圖42(A)表示寫入控制信號VSCAN1(1)、VSCAN1(5)之波形，圖42(B)表示電源信號VSCAN2(1)、VSCAN2(5)之波形，圖42(C)表示信號SIG，圖 42(D)、圖42(E)分別表示像素11(1)之閘極電壓Vg(1)及源極電壓Vs(1)之波形，圖42(F)、圖42(G)分別表示像素11(5)之閘極電壓Vg(5)及源極電壓Vs(5)之波形。
首先，電源線驅動部34於初始化期間P1之前，將電源信號VSCAN2(1)~VSCAN2(6)之電壓設定為電壓Vini(圖42(B))。藉此，像素11(1)~11(6)之各驅動電晶體DRTr成為導通狀態，各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)被設定為電壓Vini(圖42(E)、圖42(G))。繼而，於時序t21，資料線驅動部35將信號SIG之電壓設定為電壓Vofs(圖42(C))。
其次，驅動部30於時序t22~t23之期間(初始化期間P1)，對像素11(1)進行初始化驅動D1。具體而言，於時序t22，寫入控制線驅動部33使寫入控制信號VSCAN1(1)之電壓自低位準變化為高位準(圖42(A))。藉此，像素11(1)與第1實施形態之情形同樣地，驅動電晶體DRTr之閘極‧源極間電壓Vgs(=Vofs-Vini)被設定為較該驅動電晶體DRTr之臨限值電壓Vth更大之電壓，像素11(1)初始化。
其次，驅動部30於時序t23~t24之期間(Vth修正期間P2)進行Vth修正驅動D2。具體而言，電源線驅動部34於時序t23，使電源信號VSCAN2(1)自電壓Vini變化為電壓Vp(圖42(B))。藉此，像素11(1)與第1實施形態之情形同樣地，驅動電晶體DRTr之閘極‧源極間電壓Vgs被設定為該驅動電晶體DRTr之臨限值電壓Vth。
其次，寫入控制線驅動部33於時序t24，使寫入控制信號VSCAN1(1)之電壓自高位準變化為低位準(圖42(A))。藉此，像素11(1)之寫入電晶體WSTr成為斷開狀態。繼而，資料線驅動部35於時序t25，將信號SIG之電壓設定為像素電壓Vsig(1)(圖42(C))。
其次，驅動部30於時序t26~t27之期間(寫入‧μ修正期間P3)，對像素11(1)進行寫入驅動D3。具體而言，寫入控制線驅動部33於時序 t26，使寫入控制信號VSCAN1(1)之電壓自低位準變化為高位準(圖42(A))。藉此，像素11(1)與第1實施形態之情形同樣地，驅動電晶體DRTr之閘極‧源極間電壓Vgs被設定為對應於像素電壓Vsig(1)之電壓。
其次，寫入控制線驅動部33於時序t27，使寫入控制信號VSCAN1(1)之電壓自高位準變化為低位準(圖42(A))。藉此，像素11(1)之寫入電晶體WSTr成為斷開狀態，像素11(1)之驅動電晶體DRTr之閘極成為浮動狀態，因此，其後維持像素11(1)之電容元件Cs之端子間電壓，即驅動電晶體DRTr之閘極‧源極間電壓Vgs。與此同時，電源線驅動部34使電源信號VSCAN2(1)之電壓自電壓Vp變化為電壓Vini(圖42(B))。藉此，像素11(1)之驅動電晶體DRTr之源極電壓Vs(1)下降而被設定為電壓Vini(圖42(E))。此時，由於維持著驅動電晶體DRTr之閘極‧源極間電壓Vgs，故而驅動電晶體DRTr之閘極電壓Vg(1)亦會下降(圖42(D))。繼而，於時序t28，資料線驅動部35將信號SIG之電壓設定為電壓Vofs(圖42(C))。
其次，驅動部30與像素11(1)之情形同樣地，於時序t29~t30之期間(初始化期間P1)，對像素11(5)進行初始化驅動D1，於時序t30~t31之期間(Vth修正期間P2)，對像素11(5)進行Vth修正驅動D2，於時序t33~t34之期間(寫入‧μ修正期間P3)，對像素11(5)進行寫入驅動D3。繼而，於時序t34，寫入控制線驅動部33使寫入控制信號VSCAN1(5)之電壓自高位準變化為低位準(圖42(A))，電源線驅動部34使電源信號VSCAN2(5)之電壓自電壓Vp變化為電壓Vini(圖42(B))。藉此，像素11(5)與像素11(1)同樣地，於維持著驅動電晶體DRTr之閘極‧源極間電壓Vgs之狀態下，驅動電晶體DRTr之源極電壓Vs(5)下降而被設定為電壓Vini，驅動電晶體DRTr之閘極電壓Vg(5)亦會下降(圖42(F)、圖42(G))。
其後，雖未圖示，但驅動部30對於像素11(3)、像素11(4)、像素11(2)、像素11(6)，依序同樣地進行初始化驅動D1、Vth修正驅動D2及寫入驅動D3。
其次，驅動部30於時序t36~t37之期間(發光期間P4)，對像素11(1)~11(6)進行發光驅動D4。具體而言，於時序t36，電源線驅動部34使電源信號VSCAN2(1)~VSCAN2(6)之電壓自電壓Vini變化為電壓Vp(圖42(B))。藉此，像素11(1)~11(6)之各驅動電晶體DRTr於飽和區域中進行動作，隨著電流Ids自汲極流入至源極，各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)及源極電壓Vs(1)~Vs(6)上升(圖42(D)~圖42(G))。繼而，若各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)高於各像素11(1)~11(6)之發光元件19之臨限值電壓Vel與電壓Vcath之和(Vel+Vcath)，則電流會流入至各發光元件19之陽極‧陰極之間，各發光元件19發光。
繼而，電源線驅動部34於時序t37，使電源信號VSCAN2(1)~VSCAN2(6)之電壓自電壓Vp變化為電壓Vini。藉此，像素11(1)~11(6)之各驅動電晶體DRTr之源極電壓Vs(1)~Vs(6)下降而被設定為電壓Vini(圖42(E)、圖42(G))。此時，由於維持著各驅動電晶體DRTr之閘極‧源極間電壓Vgs，故而各驅動電晶體DRTr之閘極電壓Vg(1)~Vg(6)亦會下降(圖42(D)、圖42(F))。其結果，像素11(1)~11(6)之各發光元件19消光。
如此，於時序t38，一個訊框期間(1F)結束。驅動部30對像素11(1)~11(6)反覆進行如上所述之動作。藉此，顯示裝置2顯示圖像。
圖43表示對於屬於像素線L1~L12之像素11之驅動動作。再者，於該圖43中，為了便於說明，省略了Vth修正驅動D2、寫入驅動D3、發光驅動D4以外之圖示。如圖43所示，驅動部30於水平期間6份(6H)之期間，依照像素線L1、L5、L3、L4、L2、L6之順序，對像素11進 行Vth修正驅動D2及寫入驅動D3。即，像素線L1~L6之掃描序號NS分別為“1”、“5”、“3”、“4”、“2”、“6”。繼而，驅動部30對屬於像素線L1~L6之像素11同時進行發光驅動D4。同樣地，驅動部20M於下一個水平期間6份(6H)之期間，依照像素線L7、L11、L9、L10、L8、L12之順序，對像素11進行Vth修正驅動D2及寫入驅動D3。即，像素線L7~L12之掃描序號NS分別為“1”、“5”、“3”、“4”、“2”、“6”。繼而，驅動部30對屬於像素線L7~L12之像素11同時進行發光驅動D4。
對於此種顯示裝置2而言，亦存在亮度根據像素線L而有所不同之虞。即，於顯示裝置2中，寫入驅動D3與發光驅動D4之間之時間不同。藉此，例如對於屬於最初進行Vth修正驅動D2及寫入驅動D3之像素線L1、L7之像素11而言，寫入驅動D3與發光驅動D4之間之時間長，因此，於該期間，存在例如因電容元件Cs之漏電流或寫入電晶體WSTr之斷態漏電流等，導致驅動電晶體DRTr之閘極‧源極間電壓Vgs自對應於像素電壓Vsig(1)之電壓下降，且亮度下降之虞。然而，該顯示裝置2與第1實施形態之顯示裝置1同樣地，以使相鄰之2條像素線L之掃描序號NS之和S接近於特定值之掃描順序進行寫入驅動D3，因此，可使掃描方向之亮度分佈中之空間頻率fs提高，故而可提高畫質。
於本實施形態中，以使相鄰之2條像素線之掃描序號之和接近於特定值之掃描順序進行寫入驅動，因此，即使於對複數條(例如6條)像素線依序進行Vth修正驅動及寫入驅動，並且同時進行發光驅動之情形時，亦可提高畫質。
[變化例2]
上述實施形態之顯示裝置2亦可應用上述第1實施形態之各變化例。
<3.應用例>
其次，對上述實施形態及變化例中所說明之顯示裝置之應用例進行說明。
圖44表示應用有上述實施形態等之顯示裝置之電視裝置之外觀。該電視裝置具有例如包含前面板511及濾光玻璃512之影像顯示畫面部510，該影像顯示畫面部510係由上述實施形態等之顯示裝置構成。
上述實施形態等之顯示裝置除了可應用於如上所述之電視裝置之外，亦可應用於數位相機、筆記型個人電腦、行動電話等攜帶終端裝置、攜帶型遊戲機、或攝影機等所有領域之電子設備。換言之，上述實施形態等之顯示裝置可應用於顯示影像之所有領域之電子設備。 可藉由將上述實施形態等之顯示裝置應用於此種電子設備而提高畫質。
以上，列舉若干個實施形態及變化例、以及該等之具體應用例及應用於電子設備之應用例而說明了本技術，但本技術並不限定於該等實施形態等，可進行各種變形。
例如，於上述各實施形態等中，使用有機EL元件作為發光元件19，但並不限定於此，只要為電流驅動型之顯示元件，則亦可使用任何顯示元件。
再者，本說明書所揭示之效果僅為例示而並不受到限定，亦可存在其他效果。
再者，本技術可設為如下所述之構成。
(1)一種顯示裝置，其包括：複數個像素；及驅動部，其以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對上述複數個像素中之屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入 至各像素之寫入驅動，上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值之方式設定。
(2)如上述(1)之顯示裝置，上述驅動部對屬於上述複數條像素線之像素一併進行準備驅動之後，進行上述寫入驅動。
(3)如上述(1)或(2)之顯示裝置，上述驅動部以上述掃描順序進行掃描，藉此，進行上述寫入驅動及基於上述像素電壓而使各像素發光之發光驅動。
(4)如上述(1)或(2)之顯示裝置，上述驅動部於上述寫入驅動之後，對屬於上述複數條像素線之像素一併進行使各像素發光之發光驅動。
(5)如上述(1)之顯示裝置，上述驅動部以上述掃描順序進行掃描，藉此進行準備驅動及上述寫入驅動，
其後，對屬於上述複數條像素線之像素一併進行使各像素發光之發光驅動。
(6)如上述(1)至(5)中任一項之顯示裝置，N條像素線之掃描序號之排列為序號NS(i)之第1排列、使上述第1排列顛倒而成之第2排列、對上述第1排列中之與最前端序號相距特定數量之序號與其他序號進行調換而成之第3排列、或使上述第3排列顛倒而成之第4排列，上述序號NS(i)係於N為偶數之情形時使用以下之式(1)，於N為奇數之情形時使用以下之式(2)，使i自1至N為止依序發生變化而獲得之序號。
【數1】
(7)如上述(1)至(6)中任一項之顯示裝置，上述複數條像素線之數量為偶數。
(8)如上述(1)至(5)中任一項之顯示裝置，上述掃描順序為隨機之掃描順序。
(9)如上述(1)至(8)中任一項之顯示裝置，上述驅動部針對每一訊框而變更上述掃描順序。
(10)如上述(9)之顯示裝置，一個訊框之上述掃描順序為與上述一個訊框之前一個訊框之上述掃描順序相反的掃描順序。
(11)如上述(1)至(8)中任一項之顯示裝置，上述驅動部於各訊框中，以相同之掃描順序對屬於上述複數條像素線之像素進行掃描。
(12)如上述(1)至(11)中任一項之顯示裝置，上述特定數量之像素線為一條像素線。
(13)如上述(1)至(11)中任一項之顯示裝置，上述特定數量之像素線為複數條像素線。
(14)如上述(1)至(13)中任一項之顯示裝置，各像素包含： 發光元件；驅動電晶體，其具有閘極且驅動上述發光元件；電容元件，其連接於上述驅動電晶體之閘極；及寫入電晶體，其於上述寫入驅動中成為導通狀態，藉此，對上述電容元件設定上述像素電壓。
(15)如上述(1)至(14)中任一項之顯示裝置，上述驅動部以上述複數條像素線為單位而依序對上述複數個像素進行掃描，並且對屬於上述複數條像素線之像素進行上述寫入驅動。
(16)一種顯示裝置，其包括：複數個像素；及驅動部，其以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對上述複數個像素中之屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入至各像素之寫入驅動，上述掃描序號係以於各像素線群組之掃描序號之排列中，使高空間頻率下之成分增大之方式設定。
(17)一種驅動電路，其包括驅動部，該驅動部以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，對屬於複數條像素線之像素進行掃描，藉此，進行將像素電壓寫入至各像素之寫入驅動，上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值之方式設定。
(18)一種驅動方法，對於各自包含特定數量之像素線之複數個像素線群組之各者，以使相鄰之2個像素線群組之掃描序號之和接近於特定值之方式設定掃描序號，以上述像素線群組為單位，以上述掃描序號所示之掃描順序， 對屬於複數條像素線之像素進行掃描，藉此，將像素電壓寫入至各像素。
本申請案係以2014年12月22日向日本專利廳提出申請之日本專利申請號2014-258526號為基礎而主張優先權，該申請案之全部內容藉由參照而援用於本申請案。
業者可根據設計上之要件或其他要因而想到各種修正、組合、次組合及變更，但應理解該等包含於隨附之申請專利範圍或其均等物之範圍。
6H‧‧‧水平期間6份
D2‧‧‧Vth修正驅動
D3‧‧‧寫入驅動
L1~L12‧‧‧像素線
NS‧‧‧掃描序號
S‧‧‧和

Claims (18)

  1. 一種顯示裝置，其包括：複數個像素；及驅動部，其以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，掃描上述複數個像素中之屬於複數條像素線之像素，藉此進行將像素電壓寫入各像素之寫入驅動；且上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和，接近於特定值的方式設定。
  2. 如請求項1之顯示裝置，其中上述驅動部對屬於上述複數條像素線之像素一併進行準備驅動之後，進行上述寫入驅動。
  3. 如請求項1之顯示裝置，其中上述驅動部以上述掃描順序掃描，藉此進行上述寫入驅動、及基於上述像素電壓而使各像素發光之發光驅動。
  4. 如請求項1之顯示裝置，其中上述驅動部於上述寫入驅動之後，對屬於上述複數條像素線之像素一併進行使各像素發光之發光驅動。
  5. 如請求項1之顯示裝置，其中上述驅動部以上述掃描順序掃描，藉此進行準備驅動及上述寫入驅動；其後，對屬於上述複數條像素線之像素一併進行使各像素發光之發光驅動。
  6. 如請求項1之顯示裝置，其中N條像素線之掃描序號之排列為序號NS(i)之第1排列、使上述第1排列顛倒而成之第2排列、將上述第1排列中之與最前端序號相距特定數量之序號與其他序號進行調換而成之第3排列、或使上述第3排列顛倒而成之第4排列；且 上述序號NS(i)係於N為偶數之情形時使用以下之式(1)，於N為奇數之情形時使用以下之式(2)，使i自1至N依序發生變化而獲得之序號，
  7. 如請求項1之顯示裝置，其中上述複數條像素線之數量為偶數。
  8. 如請求項1之顯示裝置，其中上述掃描順序為隨機之掃描順序。
  9. 如請求項1之顯示裝置，其中上述驅動部就每一訊框變更上述掃描順序。
  10. 如請求項9之顯示裝置，其中一個訊框之上述掃描順序，係與上述一個訊框之前一個訊框之上述掃描順序為相反的掃描順序。
  11. 如請求項1之顯示裝置，其中上述驅動部於各訊框中，以相同之掃描順序掃描屬於上述複數條像素線之像素。
  12. 如請求項1之顯示裝置，其中上述特定數量之像素線為一條像素 線。
  13. 如請求項1之顯示裝置，其中上述特定數量之像素線為複數條像素線。
  14. 如請求項1之顯示裝置，其中各像素包含：發光元件；驅動電晶體，其包含閘極，且驅動上述發光元件；電容元件，其連接於上述驅動電晶體之閘極；及寫入電晶體，其於上述寫入驅動中成為導通狀態，藉此對上述電容元件設定上述像素電壓。
  15. 如請求項1之顯示裝置，其中上述驅動部以上述複數條像素線為單位而依序掃描上述複數個像素，且對屬於上述複數條像素線之像素進行上述寫入驅動。
  16. 一種顯示裝置，其包括：複數個像素；及驅動部，其以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，掃描上述複數個像素中之屬於複數條像素線之像素，藉此進行將像素電壓寫入至各像素之寫入驅動；且上述掃描序號係以於各像素線群組之掃描序號之排列中，使高空間頻率時之成分增大之方式設定。
  17. 一種驅動電路，其包括驅動部，該驅動部以包含特定數量之像素線之像素線群組為單位，以對應於各像素線群組之掃描序號所示之掃描順序，掃描屬於複數條像素線之像素，藉此進行將像素電壓寫入至各像素之寫入驅動，上述掃描序號係以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定。
  18. 一種驅動方法，對於各自包含特定數量之像素線之複數個像素線群組之各者，以使相鄰之2個像素線群組之掃描序號之和接近於特定值的方式設定掃描序號，以上述像素線群組為單位，以上述掃描序號所示之掃描順序，掃描屬於複數條像素線之像素，藉此將像素電壓寫入至各像素。
TW104137230A 2014-12-22 2015-11-11 顯示裝置及驅動方法 TWI687913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014258526 2014-12-22
JP2014-258526 2014-12-22

Publications (2)

Publication Number Publication Date
TW201624451A true TW201624451A (zh) 2016-07-01
TWI687913B TWI687913B (zh) 2020-03-11

Family

ID=56149932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137230A TWI687913B (zh) 2014-12-22 2015-11-11 顯示裝置及驅動方法

Country Status (5)

Country Link
US (1) US10621917B2 (zh)
JP (1) JPWO2016103896A1 (zh)
KR (1) KR20170097640A (zh)
TW (1) TWI687913B (zh)
WO (1) WO2016103896A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647684B (zh) * 2016-08-29 2019-01-11 日商日本顯示器股份有限公司 Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102539185B1 (ko) * 2016-12-01 2023-06-02 삼성전자주식회사 디스플레이 장치, 그의 구동 방법 및 비일시적 컴퓨터 판독가능 기록매체
DE112018001162T5 (de) * 2017-03-06 2019-12-05 Sony Corporation Ansteuerungsvorrichtung und anzeigeeinrichtung
TWI734421B (zh) * 2019-03-19 2021-07-21 矽創電子股份有限公司 顯示面板之驅動電路
CN112102778B (zh) * 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
US12100339B1 (en) * 2023-05-11 2024-09-24 Novatek Microelectronics Corp. Method of scanning display panel and related display driver

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516382B2 (ja) * 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
GB2403367A (en) * 2003-06-28 2004-12-29 Sharp Kk Multiple view display
GB0415102D0 (en) * 2004-07-06 2004-08-11 Koninkl Philips Electronics Nv Display devices and driving method therefor
JP5186888B2 (ja) 2007-11-14 2013-04-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009237041A (ja) * 2008-03-26 2009-10-15 Sony Corp 画像表示装置及び画像表示方法
US7696773B2 (en) * 2008-05-29 2010-04-13 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
JP2011007842A (ja) 2009-06-23 2011-01-13 Sony Corp 表示装置、及び、表示装置の駆動方法
JP5532964B2 (ja) 2010-01-28 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
WO2012032559A1 (ja) 2010-09-06 2012-03-15 パナソニック株式会社 表示装置およびその駆動方法
JP2014153531A (ja) 2013-02-08 2014-08-25 Panasonic Liquid Crystal Display Co Ltd 表示装置
CN103886835B (zh) * 2014-02-10 2016-03-23 深圳市明微电子股份有限公司 解决动态屏行偏暗现象的方法、系统及驱动芯片、控制卡
US10074321B2 (en) * 2016-01-05 2018-09-11 Amazon Technologies, Inc. Controller and methods for quantization and error diffusion in an electrowetting display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647684B (zh) * 2016-08-29 2019-01-11 日商日本顯示器股份有限公司 Display device
US10319297B2 (en) 2016-08-29 2019-06-11 Japan Display Inc. Display device
US10854140B2 (en) 2016-08-29 2020-12-01 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US20170270866A1 (en) 2017-09-21
WO2016103896A1 (ja) 2016-06-30
JPWO2016103896A1 (ja) 2017-09-28
US10621917B2 (en) 2020-04-14
KR20170097640A (ko) 2017-08-28
TWI687913B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
US10885838B2 (en) Organic light emitting diode display and driving method thereof
TWI687913B (zh) 顯示裝置及驅動方法
JP5310244B2 (ja) 表示装置、表示方法
TWI621879B (zh) 用於個人沉浸式裝置之顯示裝置
JP6330215B2 (ja) 表示装置、駆動方法および電子機器
US9001105B2 (en) Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
WO2018095031A1 (zh) 像素电路及其驱动方法、以及显示面板
US9208719B2 (en) Display device and active matrix driving method thereof
US9495901B2 (en) Display unit, drive circuit, driving method, and electronic apparatus
US9412289B2 (en) Display unit, drive circuit, drive method, and electronic apparatus
US20120026155A1 (en) Organic light emitting display
KR20140132504A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN110660359B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US9214110B2 (en) Display unit and electronic apparatus
JP6586951B2 (ja) 表示装置、駆動方法、および電子機器
TWI480846B (zh) 畫素電路、顯示面板、顯示單元及電子系統
JP6387509B2 (ja) 表示装置、表示装置の駆動方法、および電子機器
JP6270492B2 (ja) 駆動回路
TW202316406A (zh) 顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees