JP2011151411A - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2011151411A
JP2011151411A JP2011073747A JP2011073747A JP2011151411A JP 2011151411 A JP2011151411 A JP 2011151411A JP 2011073747 A JP2011073747 A JP 2011073747A JP 2011073747 A JP2011073747 A JP 2011073747A JP 2011151411 A JP2011151411 A JP 2011151411A
Authority
JP
Japan
Prior art keywords
metal layer
layer
electronic component
metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011073747A
Other languages
English (en)
Other versions
JP5312506B2 (ja
Inventor
Junro Yoneda
淳郎 米田
Tetsuo Abumita
哲郎 鐙田
Yoshiaki Ueda
義明 植田
Eiki Tsushima
栄樹 津島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fj Composite Kk
Kyocera Corp
Original Assignee
Fj Composite Kk
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fj Composite Kk, Kyocera Corp filed Critical Fj Composite Kk
Priority to JP2011073747A priority Critical patent/JP5312506B2/ja
Publication of JP2011151411A publication Critical patent/JP2011151411A/ja
Application granted granted Critical
Publication of JP5312506B2 publication Critical patent/JP5312506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】作動時に大量の熱を発する電子部品を収容しても熱伝導性に優れ、かつ電子部品の熱膨張係数と適合させることができる電子部品収納用パッケージおよび電子装置を提供する。
【解決手段】電子部品収納用パッケージおよび電子装置には、熱伝導率のよい第１金属層１１と、第１金属層１１より低熱膨張係数を有し厚さの薄い第２金属層１０とが交互に５層以上積層され、最下層および最上層には第１金属層１１ｃ，１１ｂが配されているとともに、内層に配される第１金属層１１ａの少なくとも１層の厚さが最下層および最上層に配される第１金属層１１ｃ，１１ｂの厚さよりも厚い放熱部材１が用いられている。また、放熱部材の外周部は、下方または上方に向かってだれるように変形している。
【選択図】図３Ａ

Description

本発明は、内部に収納される電子部品から発生する熱を外部に良好に放散させる電子部品収納用パッケージ、およびこの電子部品収納用パッケージを用いた電子装置に関する。
半導体部品等の発熱する電子部品を収容する電子部品収納用パッケージ（以下、単にパッケージともいう）には、基体等に熱伝導性に優れる放熱部材が用いられている。基体等に用いられる放熱部材には、熱伝導性に優れるとともに、電子部品の熱膨張係数と適合させることが要求される。また、高導電性等の物性が要求される。従来、こうした物性を兼ね備えた材料を単体の金属材料で形成することは困難であるため、数種類の材料を組み合わせた複合材料による放熱部材が用いられている。
例えば、特開２００４−２４９５８９号公報には、図７に示す銅（Ｃｕ）板２１とモリブデン（Ｍｏ）板２２とを少なくとも７層以上積層して成るものが示されている。この放熱部材２３は、モリブデン層および銅層の各単層の厚さが総板厚の２５％以下になるように積層され、張力を加えながら圧延ローラーを用いて圧延することにより製造される。また、圧延した複合材料からヒートシンク等の部品をプレス切断機やプレス打抜機により生産することができる。
また、図示しないが、特開平３−２１８０５４号公報には、従来の放熱部材の一例として、銅または銅合金部材と、これに固着し厚さがこの銅または銅合金部材の１／２０〜１／３のモリブデン、タングステンおよびその合金のいずれかから構成される放熱部材が示されている。
しかしながら、上記従来の放熱部材では、作動時に熱を大量に発する近時の電子部品に対して熱伝導性能が不十分で、電子部品の作動温度を限度以下に保持することができない場合があるという問題点が発生していた。
また、良好な熱伝導性を有するとともに、放熱部材の熱膨張係数を所望の値に制御するのが困難であるという問題点も発生していた。
従って、本発明は上記従来の問題点に鑑み案出されたものであり、その目的の１つは、良好な熱伝導性を有するとともに、熱膨張係数を電子部品等の熱膨張係数に近付けた放熱部材を用いた電子部品収納用パッケージならびに電子装置を提供することにある。
本発明の電子部品収納用パッケージは、第１金属層と、この第１金属層の熱膨張係数より小さい熱膨張係数を有する第２金属層とが交互に５層以上積層され、最下層および最上層には前記第１金属層が配されているとともに、内層に配される前記第１金属層の少なくとも１層の厚さが前記最下層および最上層に配される前記第１金属層の厚さよりも厚い放熱部材と、この放熱部材の前記最上層表面に設けられた電子部品を搭載する領域に並設された端子台と、この端子台に設けられた配線導体とを具備するとともに、前記放熱部材の外周部は、下方または上方に向かってだれるように変形していることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第１金属層は、銅または銀を主成分とする金属から成ることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第２金属層は、モリブデンまたはタングステンを主成分とする金属から成ることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第１金属層を挟んで上下に配された前記第２金属層の圧延方向が互いに直交するように配されていることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第２金属層の厚みが３０μｍ以下であることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第１金属層および前記第２金属層の厚さが中央に配された金属層に関して対称となるように配されていることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記第２金属層の側面は、前記第１金属層と同じ金属から成る側面金属層によって覆われていることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、前記側面金属層は、各第１金属層の外周部同士が圧接されて成ることを特徴とする。
本発明の電子部品収納用パッケージは、好ましくは、第１キャリア金属層と、該第１キャリア金属層の熱膨張係数より小さい熱膨張係数を有する第２キャリア金属層とが交互に５層以上積層され、最下層および最上層には前記第１キャリア金属層が配されているとともに、内層に配される前記第１キャリア金属層の少なくとも１層の厚さが前記最下層および最上層に配される前記第１キャリア金属層の厚さよりも厚いキャリアが前記放熱部材の前記領域内の最上層表面にさらに接合されていることを特徴とする。
本発明の電子装置は、上記構成の電子部品収納用パッケージと、前記領域に搭載されるとともに電極が前記配線導体に電気的に接続された電子部品と、前記領域を塞ぐように取着された蓋体または前記領域の前記電子部品を覆う封止樹脂とを具備していることを特徴とする。
本発明の電子部品収納用パッケージに用いられる放熱部材の実施形態の一例を示す断面図である。 本発明の電子部品収納用パッケージに用いられる放熱部材の実施形態の他の例を示す断面図である。 本発明の電子部品収納用パッケージに用いられる放熱部材の実施形態の他の例を示す断面図である。 図１Ａに示す放熱部材の組立斜視図である。 本発明の電子部品収納用パッケージに用いられる放熱部材の実施形態の一例を示す断面図である。 図３Ａに示す放熱部材のＡ部における拡大断面図である。 本発明の電子部品収納用パッケージおよび電子装置の実施形態の一例を示す斜視図である。 本発明の電子部品収納用パッケージに用いられる放熱部材の他の実施形態の例を示す断面図である。 本発明の電子部品収納用パッケージおよび電子装置の実施形態の他の例を示す断面図である。 従来の放熱部材の例を示す断面図である。
本発明の電子部品収納用パッケージおよび電子装置について以下に詳細に説明する。図１Ａは本発明の電子部品収納用パッケージに用いられる放熱部材の一例を示す断面図、図１Ｂは本発明の電子部品収納用パッケージに用いられる放熱部材の他の例を示す断面図、図１Ｃは本発明の電子部品収納用パッケージに用いられる放熱部材のさらに他の例を示す断面図である。
図２は本発明の電子部品収納用パッケージに用いられる放熱部材の組立斜視図である。図３Ａは切断製造工程後の放熱部材の要部説明のための断面図であり、図３Ｂは図３Ａに示す放熱部材のＡ部拡大断面図である。図４は図１Ａに示す放熱部材が用いられた本発明の電子部品収納用パッケージおよび電子装置の組立斜視図である。図５は本発明の電子部品収納用パッケージに用いられる放熱部材の他の例を示す断面図である。図６は本発明の電子部品収納用パッケージおよび電子装置の他の例を示す断面図である。
これらの図において、１は最上層表面に電子部品５が搭載される領域１ａを有する平板状の放熱部材、１ｂは中間層、１ｃは最上層表面と最下層表面との中央を示す中央線、１０は第２金属層、１１は第１金属層、１１ａは内層に配される第１金属層、１１ｂは最上層の第１金属層、１１ｃは最下層の第１金属層、１２は側面金属層、２は放熱部材１の最上層表面に領域１ａを取り囲んで取着されるとともに端子台の機能を有する枠体、２ａは枠体２によって取り囲まれる領域１ａと枠体２の外側とを接続する配線導体、４は枠体２の上面に枠体２の内側を塞ぐように取着された蓋体、５は半導体素子や抵抗等の発熱性の電子部品である。なお、内層に配される第１金属層１１ａが複数層あって区別する場合は、各図の上方側に位置する上層から順に１１ａ−１，１１ａ−２，１１ａ−３のように記している。
なお、端子台は配線導体２ａを支持できるものであればよく、必ずしも電子部品５の搭載領域１ａを取り囲む枠状の枠体２である必要はない。例えば、配線導体２ａを有する絶縁体が領域１ａと接近した部分に設置されたものでもよい。また、この端子台は、領域１ａの外周の一箇所に設置されてもよいし、外周の二箇所以上に分割して設置されてもよい。そして、配線導体２ａには一端に電子部品５が接続され、他端には電子部品収納用パッケージの外側の回路配線が接続される。以下、端子台として枠体２を用いる形態を例に説明する。
これら放熱部材１と端子台としての枠体２および配線導体２ａとで電子部品５を収納する電子部品収納用パッケージが構成される。また、この放熱部材１の電子部品搭載領域１ａ（以下、搭載部１ａともいう）に電子部品５を搭載した後に、枠体２の上面に蓋体４を放熱部材１と枠体２とによって取り囲まれる凹部状の領域１ｄを塞ぐように取着して電子部品５を封止することにより、または、図示しないが、配線導体２ａに接続された電子部品５を封止樹脂によって覆い、電子部品５を封止することにより、本発明の電子装置が構成される。
枠体２は、アルミナ（Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体またはガラスセラミックス等のセラミックス、または、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）またはＦｅ−Ｎｉ等の低熱膨張性の金属で、第２金属層の熱膨張係数と熱膨張係数が近似する金属等から成り、ロウ材を介して放熱部材１の最上層表面に搭載部１ａを取り囲んで取着される。なお、このロウ材による取着に際しては、ロウ付け用の金属層（図示せず）が枠体２の放熱部材１との接合部に形成されてもよい。また、枠体２が金属から構成されている場合、配線導体２ａを枠体２を構成する金属と絶縁させるために配線導体２ａの周囲をセラミックスや樹脂、ガラス等の絶縁体で覆えばよい。また、樹脂を枠体２として用いてもよい。
また、放熱部材１には、その最上層表面の中央部等に設けられた搭載部１ａに電子部品５が樹脂，ガラスまたはロウ材等の接着材を介して固定される。なお、接着材としてロウ材を用いる場合には、ロウ付け用の金属層（図示せず）としてニッケル（Ｎｉ）層および／または金（Ａｕ）層がメッキ法等によって放熱部材１の電子部品５との接合部に形成されてもよい。ただし、放熱部材１の搭載部１ａに露出する最上層の第１金属層１１ｂ表面に、十分にロウ付けができる場合には、ロウ付け用の金属層は特に必要ではない。
枠体２は、例えば、Ａｌ２Ｏ３質焼結体から成る場合であれば、Ａｌ２Ｏ３，酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ，溶剤，可塑剤および分散剤等を混合添加して泥漿状となすとともに、これからドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、しかる後に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、タングステン（Ｗ），Ｍｏ，マンガン（Ｍｎ），Ｃｕ，銀（Ａｇ），Ｎｉ，Ａｕまたはパラジウム（Ｐｄ）等の金属材料粉末に適当な有機バインダおよび溶剤を混合して成る導電性ペーストをスクリーン印刷法等により所定の配線導体２ａのパターンに印刷塗布した後に、これらのグリーンシートを複数枚積層し、約１６００℃の温度で焼成することによって作製される。
また、枠体２には、放熱部材１と枠体２とで枠体２内側に構成される凹部１ｄの内面であり、搭載部１ａの周辺から枠体２の外側にかけて導出される配線導体２ａが形成されており、配線導体２ａの枠体２の内側の一端には電子部品５の各電極がボンディングワイヤ等の電気的接続手段６を介して電気的に接続される。また、枠体２の外側の配線導体２ａの他端には外部電気回路基板との接続用のリード端子３が接続される。
配線導体２ａはＷおよび／またはＭｏ等の高融点金属、Ｃｕ等の低抵抗金属から成り、Ｗ，Ｍｏ等の金属粉末に適当な有機バインダ，溶剤等を添加混合して得た金属ペーストを枠体２となるセラミックグリーンシートに予めスクリーン印刷法等によって所定のパターンに印刷塗布しておくことによって、放熱部材１および枠体２による凹部１ｄの内面から枠体２の外面にかけて被着形成される。
また、配線導体２ａはその露出する表面にＮｉ，Ａｕ等の耐食性に優れ、かつ電気的接続手段６のボンディング性に優れる金属を１〜２０μｍの厚みにメッキ法によって被着させておくと、配線導体２ａの酸化腐食を有効に防止できるとともに配線導体２ａへの電気的接続手段６の接続を強固となすことができる。
放熱部材１は、第２金属層１０と内層に配される第１金属層１１ａとが交互に３層以上積層されてなる中間層１ｂと、中間層１ｂの上表面に電子部品５を搭載するための搭載部１ａを有した最上層の第１金属層１１ｂと、中間層１ｂの下表面に設けられた最下層の第１金属層１１ｃとから成る。すなわち、内層に配される熱伝導性に優れるが熱膨張係数が比較的大きい第１金属層１１ａは、その層の厚み方向両面に第１金属層１１ａより比較的小さい熱膨張係数の第２金属層１０が配されることによって、第１金属層１１ａの自由な熱膨張が拘束される。最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃは、片面が第２金属層１０によって自由な熱膨張が拘束される。
例えば、放熱部材１は図１Ａに示すように、上から順に最上層の第１金属層１１ｂ，第２金属層１０，内層に配される第１金属層１１ａ，第２金属層１０および最下層の第１金属層１１ｃの５層が積層されて成り、内層に配される第１金属層１１ａの層厚さＬが最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの層厚さＭよりも厚くなっているとともに、第２金属層１０は層厚さＮが最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの層厚さＭよりも薄くなっている。
また、例えば、放熱部材１は、図１Ｂに示すように、上から順に最上層の第１金属層１１ｂ，第２金属層１０，第一の内層に配される第１金属層１１ａ−１，第２金属層１０，第二の内層に配される第１金属層１１ａ−２，第２金属層１０および最下層の第１金属層１１ｃの７層が積層されることによって成り、第一の内層に配される第１金属層１１ａ−１および第二の内層に配される第１金属層１１ａ−２の層厚さＬが最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの層厚さＭよりも厚くされている。また、第２金属層１０の層厚さＮは、最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの層厚さＭよりも薄くされている。
また、例えば、放熱部材１は、図１Ｃに示すように、上から順に最上層の第１金属層１１ｂ，第２金属層１０，第一の内層に配される第１金属層１１ａ−１，第２金属層１０，第二の内層に配される第１金属層１１ａ−２，第２金属層１０，第三の内層に配される第１金属層１１ａ−３，第２金属層１０および最下層の第１金属層１１ｃの９層が積層されることによって成り、第二の内層に配される第１金属層１１ａ−２の層厚さＬが最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの層厚さＭよりも厚くなっている。
図１Ｃの例のように、内層に配される第１金属層１１ａは、それらの内、少なくとも１層の厚さが最下層および最上層に配される第１金属層１１ｃ，１１ｂの厚さよりも厚く構成される。すなわち、最も層厚さの厚い第１金属層１１は、中間層１ｂに配される。また、この例においても、第２金属層１０は、最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃよりも薄く構成されている。第２金属層１０は、第１金属層１１の熱膨張を拘束できる厚さであれば、できる限り薄く形成される。
放熱部材１は、電子部品５の作動に伴い発生する熱を、電子部品５の搭載部１ａから離れる場所へ伝導させる機能を有する。熱は、その後大気中に伝えて放散されたり、外部放熱板（図示せず）に伝えて放熱されたりする。
放熱部材１の一部となる第２金属層１０は、例えば、Ｍｏ，Ｗ，Ｆｅ、またはこれらの合金等を圧延加工，打ち抜き加工等の従来周知の金属加工法を施すことによって成る。これら金属は、熱膨張係数が小さく、半導体素子等の電子部品の熱膨張係数との適合性に優れるが、熱伝導率が小さく、また、縦弾性係数が大きい性質を有している。第２金属層１０は、放熱部材１の熱膨張を抑制するために設けられるものであり、第２金属層１０の各厚みは、放熱部材１全体の熱膨張係数が大きくならないよう熱膨張係数を抑制できる厚みとできる範囲内においてできるだけ薄くし、最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃよりも薄くするのがよい。また、放熱部材１全体の熱膨張係数が大きくならないように分散させて本発明の放熱部材１の内層に配される。
放熱部材１においては、第２金属層１０の層構成が２層以上となり、第２金属層１０の各厚みを薄くしても、２層以上の低熱膨張性の第２金属層１０で第１金属層１１の熱膨張を拘束し、第１金属層１１が大きく熱膨張するのを防止できるので、放熱部材１の面方向（各層の延びる方向）の熱膨張係数を抑制できる。また、熱伝導経路の途中となる第２金属層１０が薄いので層の厚み方向の熱伝導を妨げるのを防止し、放熱部材１の熱放散性を良好なものとすることができる。具体的には、第２金属層１０の厚みをそれぞれ１０〜３０μｍまで薄くしても、第１金属層１１の熱膨張を十分拘束することができることが確認され、また、この厚みであれば、放熱部材１の熱放散性も十分確保できることが確認された。
好ましくは、第２金属層１０の層数は極力少なくする（例えば２層とする）のがよく、これにより熱伝導が低下せず、放熱部材１の上下方向（厚さ方向）の熱伝導率を向上させることができる。
また好ましくは、第２金属層１０は、図２に示すように、上下方向（放熱部材の厚み方向）に隣り合う層の圧延方向Ａ，Ｂが交互に直交するようにして積層されているのがよく、これにより、放熱部材１の面方向縦横の熱膨張係数をほぼ均一とすることができる。この結果、熱膨張係数が大きい方向と小さい方向とが生じることがなく、枠体２をロウ付け等によって接合する際に反り等の変形が生じるのを防止することができる。
圧延方向とは、例えば、第２金属層１０をロール圧延等により圧延する際にロールの回転方向等によって第２金属層１０となる金属板が引き伸ばされる方向を言う。この圧延される方向によって、多少熱膨張係数が変化する。また、ロール圧延する際は、引き伸ばされた方向に細かいロール目（筋）が入るので、このロール目の方向で確認することができる。さらに、第２金属層１０の断面をＳＥＭで観察し、結晶粒の形状を確認することによる方法でも確認できる。
また、第１金属層１１（内層に配される第１金属層１１ａ，最上層の第１金属層１１ｂ，最下層の第１金属層１１ｃ）は、第２金属層１０よりも熱伝導率が大きい材料、例えばＣｕ，Ａｇ，アルミニウム（Ａｌ），Ａｕ，ステンレス鋼（ＳＵＳ）等の金属材料またはこれらの合金から成る。しかしながら、これら金属材料は熱膨張係数が大きく、また、縦弾性係数が小さい性質を有する。
また、電子部品５が搭載される面は、図１Ａ，図１Ｂまたは図１Ｃに示すように、第１金属層１１（最上層の第１金属層１１ｂの表面）から成ることにより、電子部品５の作動時に発生する熱を最上層の第１金属層１１ｂで層の厚み方向および面方向に高い熱伝導率で速やかに伝える機能を有する。そして、最上層の第１金属層１１ｂの第２金属層１０と接合される側の面から電子部品との接合面積より広い面積に拡散させて、層の面方向と直交する方向（放熱部材１の厚さ方向）に配された第２金属層１０に熱を伝える。以降、順次積層された内層に配された第１金属層１１ａおよび第２金属層１０を経由して、最下層の第１金属層１１ｃから放熱部材１の外部に熱を伝える。
最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃは、各金属層１１ｂ，１１ｃの面方向にも熱を分散させるために、厚みを１０〜１０００μｍ、好ましくは１０〜５００μｍとし、第２金属層１０の厚みの１倍〜１００倍、好ましくは１倍〜５０倍程度にするのがよい。最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃの厚みを厚くしすぎると、第２金属層１０によって最上層の第１金属層１１ｂの熱膨張を十分に拘束することが難しくなる。また、中間層における第１金属層１１ａの厚みは１０〜１０００μｍ、好ましくは１０〜５００μｍにするのがよい。
ところで、内層に配される第１金属層１１ａのうち少なくとも１層が厚くされており、他の金属層１０，１１ｂ，１１ｃのどれよりも厚いことから、内層に配される第１金属層１１ａによって、金属層の面方向に熱を拡散することができ、放熱部材１の最下層の第１金属層１１ｃの広い面を用いて放熱部材１の外部に熱を伝えることができる。この目的のために、内層に配される第１金属層１１ａはできるだけ厚いものとするのが好ましく、複数層の内層に配される第１金属層１１ａが配される場合には、各層とも厚いものとするのが好ましい。
さらに好ましくは、第１金属層１１は全ての層が第２金属層１０よりも厚いのがよい。それぞれの第１金属層１１で面方向に熱を拡散させつつ下層の金属層に熱を伝導するので、搭載部１ａから最下層の第１金属層１１ｃに向けての放熱部材１の熱伝導率がよくなる。
一方、最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃは、薄くされていることから、この金属層１１ｂ，１１ｃの外表面は、これらの金属層１１ｂ，１１ｃに隣接する第２金属層１０によって強く熱膨張が拘束されることになり、放熱部材１の熱膨張係数を電子部品の熱膨張係数に近似する所望の値とすることができる。
さらに、図１Ａ，図１Ｂおよび図１Ｃに示すように、放熱部材１の下側主面（最下層の第１金属層１１ｃの外側表面）も第１金属層１１（最下層の第１金属層１１ｃ）から成ることにより、最下層の第１金属層１１ｃから外部放熱板への熱放散性を良好なものとすることができる。また、最下層の第１金属層１１ｃは、縦弾性係数が小さく、ビッカース硬さも小さい柔らかい金属であるので、外部放熱板との密着性がよく、放熱性に優れたものとなる。
放熱部材１は、好ましくは、中央に配された金属層の両側に配される各金属層１０，１１の順番およびその金属層の厚さが、中央に配された金属層に関して対称となるように配されるのがよい。これによって、最上層に配された第１金属層１１ｂの外表面と最下層に配された第１金属層１１ｃの外表面との間の中央および中央に配された金属層の中央となる中央線１ｃを中心に第１金属層１１と第２金属層１０との層が上下対称配置となることから、放熱部材１の中央線１ｃより上側の部分および中央線１ｃより下側の部分の熱膨張係数がほぼ同じとなり、放熱部材１に反り変形が生ずるのを防止することができる。その結果、放熱部材１の表面を平坦に保持することができ、電子部品５の作動時においても電子部品５および下表面に配される外部放熱板との密着性がよく、放熱特性を維持することができる。
例えば、図１Ａにおいては、中央線１ｃは内層に配される第１金属層１１ａの中央に位置し、中央線１ｃに関してその上面側および下面側の両側に配置される金属層が対称となっている。また、図１Ｂにおいては、中央線１ｃは中央の第２金属層１０の中央に位置し、中央線１ｃに関してその上面側および下面側の両側に配置される金属層が対称となっている。また、図１Ｃにおいては、中央線１ｃは内層に配される第１金属層１１ａ−２の中央に位置し、中央線１ｃに関してその上面側および下面側の両側に配置される金属層が対称となっている。
また、図５に示すように、中央に配された金属層の両側に配される各金属層１０，１１の順番およびその金属層の厚さが、中央に配された金属層に関して非対称となるように配されるようにしてもよい。これによって、最上層に配された第１金属層１１ｂの外表面と最下層に配された第１金属層１１ｃの外表面との間の中央となる中央線１ｃを中心に第１金属層１１と第２金属層１０との層が上下非対称配置となることから、放熱部材１の中央線１ｃより上側の部分および中央線１ｃより下側の部分の熱膨張係数が異なるようになり、温度変化によって放熱部材１が反るようにすることができる。例えば、図５のように、中央線１ｃより上側の部分の第１金属層１１の厚さを中央線１ｃより下側の部分の第１金属層１１の厚さよりも厚くすることにより、温度下降に伴って放熱部材１を下側に凸となるように反らせ、放熱部材１の下側に凸となった底面を外部放熱部材に接触させ易くして密着させることができる。その結果、電子部品５から多量に熱が発生する場合においても、電子部品５から発生する熱を効率良く外部に放散させることができる。
放熱部材１は、好ましくは、第１金属層１１（最上層の第１金属層１１ｂ，内層に配される第１金属層１１ａ，最下層の第１金属層１１ｃ）がＣｕまたはＡｇから成り、かつ第２金属層１０がＭｏまたはＷから成ることにより、放熱部材１の熱放散性を極めて良好にできるとともに、放熱部材１全体の熱膨張を抑制することができる。
放熱部材１は、好ましくは、第１金属層１１（内層に配される第１金属層１１ａ，最上層の第１金属層１１ｂ，最下層の第１金属層１１ｃ）と第２金属層１０とが真空雰囲気中の熱間一軸加圧法、いわゆるホットプレスによって積層される。この真空雰囲気中のホットプレスによれば、第１金属層１１と第２金属層１０との間に空気等の気体が入り込むことが無く、また第１金属層１１および第２金属層１０の表面に付着している酸化被膜等も真空処理にて気散する。さらに、第１金属層１１および第２金属層１０の表面に付着している異物も高温雰囲気中で焼失する。そして、第１金属層１１と第２金属層１０とが異種層を介することなく直接密着して接合される。このことから、第１金属層１１と第２金属層１０との界面における熱伝導率を劣化させることがない。そして、放熱部材１の最上層から最下層への熱伝導性を良好なものとすることができる。またホットプレスにおいて、材料を高温（約８５０℃）にするので材料の塑性変形が生じ易い状態となり、低い圧力（約６００ＫＰａ）で第１金属層１１と第２金属層１０とを接合させることができる。
また、第１金属層１１と第２金属層１０とが真空雰囲気中のホットプレスによって積層されることによって、第１金属層１１と第２金属層１０との間に隙間が生じることがなく、電子装置のリーク検査時に、第１金属層１１と第２金属層１０との隙間に検査ガスが侵入することがないので、リーク検査が誤判定（これを疑似リークという）となるのを防止することができる。
また好ましくは、放熱部材１は、上記真空雰囲気中のホットプレスによって第１金属層１１および第２金属層１０を交互に５層以上積層した積層板を作製した後、この積層板を金型によって打ち抜いて外形が形成される。このときに、第１金属層１１の打ち抜き加工時に、放熱部材１の変形によって、第２金属層１０の側面を覆うように厚さ５μｍ〜５０μｍの側面金属層１２が形成されるようにする。
ＷまたはＭｏから成る第２金属層１０はメッキ性が悪く、メッキ金属層が被着され難いが、最上層が第１金属層１１から成り、最下層が第１金属層１１から成るとともに積層された放熱部材１の側面が全周にわたって第１金属層１１と同じ材質から成る側面金属層１２によって覆われていることで、放熱部材１は、その全面がメッキ性に優れたものとなる。そして、表面が酸化腐食することのない放熱部材１とすることができる。
また、第１金属層１１と第２金属層１０とを積層した側面を全周にわたって第１金属層１１と同じ材質から成る側面金属層１２によって覆うことによって、第１金属層１１と第２金属層１０との間を起点に放熱部材１が腐食したり、放熱部材１の表面にメッキ金属層を被着させる場合に、第１金属層１１と第２金属層１０との間にメッキ液が浸入し、メッキ後にメッキ液がしみ出すという不具合が発生するのを防止することができる。
また、第１金属層１１および側面金属層１２は第２金属層１０に比べ電気伝導性にも優れるので、電子部品５が搭載される面が第１金属層１１（最上層の第１金属層１１ｂ）から成るとともに積層された側面が全周にわたって第１金属層１１と同じ材質から成る側面金属層１２によって覆われていることで、接地導体を形成する最上層の第１金属層１１ｂが側面金属層１２を介して最下層の第１金属層１１ｃに優れた電気伝導性で電気的に接続されることとなる。即ち、最上層の第１金属層１１ｂの接地が強化され、放熱部材１に高周波信号で作動する電子部品５を搭載した際に、高周波信号に対する電子部品５の応答性が優れたものとなる。
側面金属層１２は、図３Ａに示すように、放熱部材１の外形を打ち抜き加工によって形成する際に、第１金属層１１の外周部がだれるように変形されて、隣接する第１金属層１１の外周部同士が密着することによって形成される。だれるように変形した第１金属層１１、即ち側面金属層１２は、下側の第１金属層１１に境界面１２ａを介して打ち抜き加工時の圧力によって接触した状態となる。なお、図３Ａは最下層の第１金属層１１ｃ側に打ち抜き金型の抜き型を当て、最上層の第１金属層１１ｂ側に臼型を当て、抜き型を臼型方向に動かすことによって打ち抜いた場合を示す。
また、放熱部材１を打ち抜く際、第２金属層１０は剛性が高く、第１金属層１１より延性が小さいため、図３Ａ，図３Ｂに示すように放熱部材１の外周部付近で、破断片１０ａが形成される場合がある。その場合でも、破断片１０ａは第１金属層１１の材質で取り囲まれて埋まり、破断片１０ａの周囲で第１金属から成る側面金属層１２を接続させることができる。
また、側面金属層１２の厚みは、打ち抜き金型の臼型と抜き型のクリアランスを調整することによって１０μｍ〜２５μｍとすることができる。これによって、第２金属層１０の側面を露出させることなく側面金属層１２で確実に覆うことができる構成となるので、放熱部材１はメッキ性に優れたものとなる。そして、酸化腐食することのない放熱部材１とすることができる。側面金属層１２の厚みを２５μｍよりも大きくすると、側面金属層１２内の上下方向における熱膨張による応力が大きくなり、側面金属層１２が剥離したり、変形したりする場合がある。
また好ましくは、搭載部１ａは、図６に示すように、放熱部材１の最上層の第１金属層１１ｂ表面に、さらに第１金属層１１と第２金属層１０とが交互に５層以上積層されて成り、最下層および最上層には第１金属層１１ｂ，１１ｃが配されているとともに、内層に配される第１金属層１１ａの少なくとも１層の厚さが最下層および最上層に配される第１金属層１１ｂ，１１ｃの厚さよりも厚いキャリア７が設けられていてもよい。
すなわち、上記放熱部材１を搭載部１ａの形状に合わせて小面積に切断加工した放熱部材１をキャリア７として本発明の電子部品収納用パッケージの搭載部１ａに設置し、このキャリア７の上面に電子部品５を搭載するものである。
この場合、電子部品５が薄型のものであっても、キャリア７に電子部品５を搭載することによって、電子部品５の各電極と配線導体２ａとの間の距離を短くすることができる。電子部品５の各電極と配線導体２ａとの間のボンディングワイヤ等の電気的接続手段６の長さを短くできるので、電気的接続手段６で発生する電気信号の伝送損失を最小限に抑えることができる。また、電子部品５をキャリア７を介して搭載部１ａに搭載することにより、キャリア７の熱伝導性が良好なので、電子部品５から発生する熱の外部放散を大きく損なうことがない。
キャリア７は、放熱部材１の上側主面にＡｇ−Ｃｕロウ等のロウ材を介して接合することによって設けてもよいし、熱間一軸加圧法によって放熱部材１と一体積層することによって設けてもよい。
なお、第１金属層の材料がＣｕから成るときは、純Ｃｕに限られるものではなく、熱伝導性が良好で第２金属層１０と十分な接合強度が得られるものであれば、Ｃｕを主成分とする各種のＣｕ合金であっても構わない。
また、第１金属層の材料がＡｇ，Ａｌ等の他の材料から成る場合についても上記同様に純金属である必要はない。
かくして、上述のパッケージによれば、放熱部材１の搭載部１ａ上に電子部品５をガラス，樹脂またはロウ材等から成る接着材を介して接着固定するとともに、電子部品５の各電極をボンディングワイヤ等の電気的接続手段６を介して所定の配線導体２ａに電気的に接続し、しかる後に、放熱部材１と枠体２とから成る凹部１ｄの内側に電子部品５を覆うようにエポキシ樹脂等の封止樹脂を注入して電子部品５を封止することによって、あるいは、樹脂，金属またはセラミックス等から成る蓋体４を枠体２の上面に凹部１ｄを覆って塞ぐように取着して電子部品５を封止することによって製品としての電子装置となる。
（実施例１）
本発明の放熱部材１の具体的な金属層構成として、図１Ａ，図３Ａに示すような５層構造であり、最上層の第１金属層１１ｂおよび最下層の第１金属層１１ｃをそれぞれ純度９９．６％のＣｕから成る０．１ｍｍの厚みとし、内層に配される第１金属層１１ａを純度９９．６％のＣｕから成る０．８ｍｍの厚みとし、２層の第２金属層１０をそれぞれ純度９９．６％のＭｏから成る２５μｍの厚みとし、側面金属層１２の厚みを２５μｍとしたものを作製した。その結果、放熱部材１の熱放散性を極めて良好にできるとともに（上下面間の熱伝導率４００Ｗ／ｍ・Ｋ）、放熱部材１全体の熱膨張を有効に抑制（面方向の熱膨張係数９×１０−６／Ｋ）することができた。
（実施例２）
平面視の大きさが縦３００ｍｍ×横３００ｍｍの第１金属層１１（内層に配される第１金属層１１ａ，最上層の第１金属層１１ｂ，最下層の第１金属層１１ｃ）となる純度９９．６％の各所定厚みのＣｕ板と、第２金属層１０となる純度９９．６％の各所定厚みのＭｏ板とを最下層から最上層に向けて表１の下行から上行の配置となるように順に積み重ね、８５０℃の真空雰囲気中において６００ＫＰａの圧力を加えるホットプレスを施すことによって積層板を作製した。次いで、このように作製された第１金属層１１と第２金属層１０とから成る積層板を、打ち抜き金型によって打ち抜くことによって、直径１０．２ｍｍの円板状の放熱部材１のサンプルＡ，Ｂ，Ｃ，Ｄを各３個ずつ作製した。なお、表１に示す各金属層の厚さは積層後のものを示す。また、打ち抜き金型の臼型と抜き型のクリアランスを調整することによって側面金属層１２の厚みが２５μｍになるようにした。表１において、空欄は金属層数が少なく、該当の金属層がないことを示す。すなわち、例えばサンプルＣは０．１ｍｍのＣｕ層，０．０２５ｍｍのＭｏ層，０．８ｍｍのＣｕ層，０．０２５ｍｍのＭｏ層，０．８ｍｍのＣｕ層，０．０２５ｍｍのＭｏ層，０．１ｍｍのＣｕ層が順に積層された７層構成の放熱部材１であることを示す。
これらサンプルＡ，Ｂ，Ｃ，Ｄ各３個、即ち合計１２個のサンプルについて、サンプルの上側主面にレーザー光を照射した際の下側主面の温度履歴曲線から放熱部材１の上下方向（厚さ方向）の熱伝導率を求めるレーザーフラッシュ法によって測定した。測定には、真空理工製の機種番号：ＴＣ−７００を用い、ＪＩＳＲ１６１１の手順に準拠して、測定温度２５℃，湿度６８％の測定環境下で測定した。レーザーフラッシュ法によるサンプルＡ，Ｂ，Ｃ，Ｄの上下方向（厚さ方向）の熱伝導率の測定結果を表２に示す。
表２に示すように、サンプルＡでは３８１Ｗ／ｍ・Ｋ以上（平均値３８６Ｗ／ｍ・Ｋ）、サンプルＢでは３９０Ｗ／ｍ・Ｋ以上（平均値４０２Ｗ／ｍ・Ｋ）、サンプルＣでは３９５Ｗ／ｍ・Ｋ以上（平均値４１０Ｗ／ｍ・Ｋ）、サンプルＤでは３１８Ｗ／ｍ・Ｋ以上（平均値３２２Ｗ／ｍ・Ｋ）の熱伝導率を得ることができた。
（実施例３）
実施例２で作製したサンプルＢをヒーターブロックに載せて加熱し、最上層の第１金属層１１ｂの表面の熱膨張係数を測定した。最上層の第１金属層１１ｂの表面の熱膨張係数の測定方法としては、熱膨張係数が例えば５．０×１０−６／Ｋ、９．０×１０−６／Ｋ、１０．８×１０−６／Ｋの３種類の歪ゲージを最上層の第１金属層１１ｂの表面の中央部に貼り付けた状態のサンプルをヒーターブロックに載せ、３００℃で５分間加熱し、３００℃における放熱部材１のサンプルＢと歪ゲージとの熱膨張差による歪を測定する。
歪ゲージの歪の値が０となる場合、放熱部材１のサンプルＢと歪ゲージとの熱膨張係数が一致することとなり、３００℃における放熱部材１のサンプルＢのおよその熱膨張係数を求めることができる。
熱膨張係数が５．０×１０−６／Ｋの歪ゲージとして共和電業製：ＳＫＦ−２５５５２を用い、熱膨張係数が９．０×１０−６／Ｋの歪ゲージとして共和電業製：ＳＫＦ−２５５５３を用い、熱膨張係数が１０．８×１０−６／Ｋの歪ゲージとして共和電業製：ＫＦＵ−２−１２０−Ｃ１−１１Ｈ１Ｍ３を用いてサンプルＢの歪の値を測定した。
この結果、熱膨張係数が５．０×１０−６／Ｋの歪ゲージで約１７５０×１０−６の歪となり、熱膨張係数が９．０×１０−６／Ｋの歪ゲージで約７５０×１０−６の歪となり、熱膨張係数が１０．８×１０−６／Ｋの歪ゲージで約１７０×１０−６の歪となった。
次に、この３つの測定結果を縦軸に歪ゲージの熱膨張係数の値をとり、横軸に歪の値をとったグラフ上にプロットして３点を直線でむすび、この直線上において歪の値が０になるときの熱膨張係数を求めた。即ち、直線と縦軸との交点における熱膨張係数を求めた。この結果、交点における熱膨張係数の値は約１１．６×１０−６／Ｋとなることがわかった。よって、第１金属層１１の熱膨張係数（１９．０×１０−６／Ｋ）が第２金属層１０によって拘束されて、適当な熱膨張係数とすることができることがわかった。１１．６×１０−６／Ｋの熱膨張係数は、Ａｌ２Ｏ３質焼結体から成る枠体２の熱膨張係数７．８×１０−６／Ｋに近似したものであり、これによって、本発明の電子部品収納用パッケージに、放熱部材１と枠体２との間の熱膨張差によって熱歪が生じてしまったりすることがなく、この熱歪によって電子部品収納用のパッケージの封止性または搭載される半導体素子の性能等に悪い影響を及ぼすことがない。
このように、第１金属層１１および第２金属層１０の各層の厚みを調整することにより、第１金属層１１単体の場合より小さい所望の熱膨張係数を有する放熱部材１とすることができる。
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更が可能である。例えば、放熱部材１の最上層表面の搭載部１ａにディスクリートな電子部品５の代わりに枠体２の機能を兼ね備えたセラミックス製の回路基板が搭載され、この回路基板に電子部品５が搭載されていてもよい。この構成により、回路基板にクラック等の破損を発生させることなく、回路基板に搭載される電子部品５から発生する熱を効率よく放散できるものとなる。
また、上記実施の形態および実施例の説明において上下左右等の用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。
本発明は、以下の実施の形態が可能である。
（１）第１金属層と、該第１金属層の熱膨張係数より小さい熱膨張係数を有する第２金属層とが交互に５層以上積層され、最下層および最上層には前記第１金属層が配されているとともに、内層に配される前記第１金属層の少なくとも１層の厚さが前記最下層および最上層に配される前記第１金属層の厚さよりも厚い放熱部材と、該放熱部材の前記最上層表面に設けられた電子部品を搭載する領域に並設された端子台と、該端子台に設けられた配線導体とを具備している電子部品収納用パッケージ。
（２）前記第１金属層は、銅または銀を主成分とする金属から成ることを特徴とする電子部品収納用パッケージ。
（３）前記第２金属層は、モリブデンまたはタングステンを主成分とする金属から成ることを特徴とする電子部品収納用パッケージ。
（４）隣り合う前記第２金属層の圧延方向が互いに直交するように配されていることを特徴とする電子部品収納用パッケージ。
（５）前記第２金属層の厚みが３０μｍ以下であることを特徴とする電子部品収納用パッケージ。
（６）前記第１金属層および前記第２金属層は、各金属層の厚さが中央に配された金属層に関して対称となるように配されていることを特徴とする電子部品収納用パッケージ。
（７）前記第２金属層の側面は、前記第１金属層と同じ金属から成る側面金属層によって覆われていることを特徴とする電子部品収納用パッケージ。
（８）前記側面金属層は、各第１金属層の外周部同士が圧接されて成ることを特徴とする電子部品収納用パッケージ。
（９）前記第１金属層と前記第２金属層とが交互に５層以上積層され、最下層および最上層には前記第１金属層が配されているとともに、内層に配される第１金属層の少なくとも１層の厚さが前記最下層および最上層に配される第１金属層の厚さよりも厚いキャリアが前記放熱部材の前記領域内の最上層表面にさらに接合されていることを特徴とする電子部品収納用パッケージ。
（１０）前記電子部品収納用パッケージと、前記領域に搭載されるとともに電極が前記配線導体に電気的に接続された電子部品と、前記領域を塞ぐように取着された蓋体または前記領域の前記電子部品を覆う封止樹脂とを具備していることを特徴とする電子装置。

Claims (10)

  1. 第１金属層と、該第１金属層の熱膨張係数より小さい熱膨張係数を有する第２金属層とが交互に５層以上積層され、最下層および最上層には前記第１金属層が配されているとともに、内層に配される前記第１金属層の少なくとも１層の厚さが前記最下層および最上層に配される前記第１金属層の厚さよりも厚い放熱部材と、該放熱部材の前記最上層表面に設けられた電子部品を搭載する領域に並設された端子台と、該端子台に設けられた配線導体とを具備するとともに、前記放熱部材の外周部は、下方または上方に向かってだれるように変形していることを特徴とする電子部品収納用パッケージ。
  2. 前記第１金属層は、銅または銀を主成分とする金属から成ることを特徴とする請求項１記載の電子部品収納用パッケージ。
  3. 前記第２金属層は、モリブデンまたはタングステンを主成分とする金属から成ることを特徴とする請求項１または請求項２記載の電子部品収納用パッケージ。
  4. 前記第１金属層を挟んで上下に配された前記第２金属層の圧延方向が互いに直交するように配されていることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品収納用パッケージ。
  5. 前記第２金属層の厚みが３０μｍ以下であることを特徴とする請求項１乃至請求項４のいずれかに記載の電子部品収納用パッケージ。
  6. 前記第１金属層および前記第２金属層は、各金属層の厚さが中央に配された金属層に関して対称となるように配されていることを特徴とする請求項１乃至請求項５のいずれかに記載の電子部品収納用パッケージ。
  7. 前記第２金属層の側面は、前記第１金属層と同じ金属から成る側面金属層によって覆われていることを特徴とする請求項１乃至請求項６のいずれかに記載の電子部品収納用パッケージ。
  8. 前記側面金属層は、各第１金属層の外周部同士が圧接されて成ることを特徴とする請求項７記載の電子部品収納用パッケージ。
  9. 第１キャリア金属層と、該第１キャリア金属層の熱膨張係数より小さい熱膨張係数を有する第２キャリア金属層とが交互に５層以上積層され、最下層および最上層には前記第１キャリア金属層が配されているとともに、内層に配される前記第１キャリア金属層の少なくとも１層の厚さが前記最下層および最上層に配される前記第１キャリア金属層の厚さよりも厚いキャリアが前記放熱部材の前記領域内の最上層表面にさらに接合されていることを特徴とする請求項１乃至請求項８のいずれかに記載の電子部品収納用パッケージ。
  10. 請求項１乃至請求項９のいずれかに記載の電子部品収納用パッケージと、前記領域に搭載されるとともに電極が前記配線導体に電気的に接続された電子部品と、前記領域を塞ぐように取着された蓋体または前記領域の前記電子部品を覆う封止樹脂とを具備していることを特徴とする電子装置。
JP2011073747A 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置 Active JP5312506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073747A JP5312506B2 (ja) 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006206109 2006-07-28
JP2006206109 2006-07-28
JP2006231682 2006-08-29
JP2006231682 2006-08-29
JP2011073747A JP5312506B2 (ja) 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008526837A Division JP4768024B2 (ja) 2006-07-28 2007-07-27 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2011151411A true JP2011151411A (ja) 2011-08-04
JP5312506B2 JP5312506B2 (ja) 2013-10-09

Family

ID=38981589

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008526837A Active JP4768024B2 (ja) 2006-07-28 2007-07-27 電子部品収納用パッケージおよび電子装置
JP2011073747A Active JP5312506B2 (ja) 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置
JP2011073746A Active JP4923154B2 (ja) 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008526837A Active JP4768024B2 (ja) 2006-07-28 2007-07-27 電子部品収納用パッケージおよび電子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011073746A Active JP4923154B2 (ja) 2006-07-28 2011-03-29 電子部品収納用パッケージおよび電子装置

Country Status (5)

Country Link
US (1) US8242387B2 (ja)
EP (1) EP2056344B1 (ja)
JP (3) JP4768024B2 (ja)
CN (1) CN101496165B (ja)
WO (1) WO2008013279A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP2010056148A (ja) * 2008-08-26 2010-03-11 Fj Composite:Kk クラッド材、クラッド材を用いた放熱基板
JP2010219441A (ja) * 2009-03-18 2010-09-30 Sumitomo Metal Electronics Devices Inc 電子部品収納用パッケージ
JP2011011366A (ja) 2009-06-30 2011-01-20 Sumitomo Electric Ind Ltd 金属積層構造体の製造方法
JP5312274B2 (ja) * 2009-09-28 2013-10-09 京セラ株式会社 電子部品収納用パッケージ及び電子装置
JP5583985B2 (ja) * 2010-02-19 2014-09-03 住友電気工業株式会社 金属積層構造体
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
JP5605032B2 (ja) * 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5605033B2 (ja) * 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2011014917A (ja) * 2010-08-20 2011-01-20 Sumitomo Electric Ind Ltd 金属積層構造体
JP5580772B2 (ja) * 2011-04-07 2014-08-27 住友電気工業株式会社 金属積層構造体の製造方法
CN102299265A (zh) * 2011-08-18 2011-12-28 电子科技大学 有机发光二极管照明器件及其散热封装层以及制备方法
EP2757604B1 (en) 2011-09-13 2018-06-13 Denka Company Limited Method of manufacturing a clad material for led light-emitting element holding substrate
JP5963732B2 (ja) 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
KR101545555B1 (ko) * 2013-12-02 2015-08-20 알에프에이치아이씨 주식회사 반도체 소자 장착용 패키지
US9780339B2 (en) 2013-12-27 2017-10-03 Joled Inc. Organic electroluminescent panel unit
US9559026B2 (en) 2015-02-26 2017-01-31 Infineon Technologies Americas Corp. Semiconductor package having a multi-layered base
JP6549502B2 (ja) * 2016-02-26 2019-07-24 京セラ株式会社 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
US11869857B2 (en) 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component
CN109877156B (zh) * 2019-03-20 2020-10-27 汕尾市索思电子封装材料有限公司 一种铜钼铜层叠复合材料及其制作方法
JP7444814B2 (ja) 2021-04-27 2024-03-06 Ｎｇｋエレクトロデバイス株式会社 パッケージ
CN115066163A (zh) * 2022-07-14 2022-09-16 厦门天马显示科技有限公司 一种电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647443A (ja) * 1992-07-31 1994-02-22 Mitsubishi Materials Corp クラッド材の加工方法
JPH11150217A (ja) * 1997-11-14 1999-06-02 Nec Corp 半導体装置及びその製造方法
JP2007115731A (ja) * 2005-10-18 2007-05-10 Eiki Tsushima クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240666A (ja) * 1985-04-17 1986-10-25 Sanyo Electric Co Ltd 半導体装置
JPS6341052A (ja) * 1986-08-06 1988-02-22 Nec Corp 半導体装置用パツケ−ジ
JPH03218054A (ja) 1990-01-23 1991-09-25 Mitsubishi Electric Corp 発熱素子用基板
US5276423A (en) * 1991-11-12 1994-01-04 Texas Instruments Incorporated Circuit units, substrates therefor and method of making
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JP2860037B2 (ja) 1993-03-15 1999-02-24 東京タングステン株式会社 半導体装置用放熱基板の製造方法
JPH10173109A (ja) * 1996-12-06 1998-06-26 Hitachi Metals Ltd パワー半導体モジュール
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
JP2002076214A (ja) 2000-08-28 2002-03-15 Toshiba Corp 絶縁基板、その製造方法、およびそれを用いた半導体装置
JP2002184890A (ja) * 2000-12-18 2002-06-28 Shindengen Electric Mfg Co Ltd 表面実装型半導体装置
JP2003053886A (ja) * 2001-08-21 2003-02-26 Toyota Industries Corp 複合材料、複合材料の製造方法及び複合材料を用いた半導体モジュール
JP2003332479A (ja) * 2002-05-17 2003-11-21 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP2004249589A (ja) 2003-02-20 2004-09-09 Toshiba Corp 銅−モリブデン複合材料およびそれを用いたヒートシンク
JP4382547B2 (ja) * 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
US20060131738A1 (en) * 2004-12-17 2006-06-22 Furman Bruce K Method and apparatus for chip cooling using a liquid metal thermal interface
JP5105801B2 (ja) * 2006-09-05 2012-12-26 株式会社東芝 半導体装置
JP4558012B2 (ja) * 2007-07-05 2010-10-06 株式会社東芝 半導体パッケージ用放熱プレート及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647443A (ja) * 1992-07-31 1994-02-22 Mitsubishi Materials Corp クラッド材の加工方法
JPH11150217A (ja) * 1997-11-14 1999-06-02 Nec Corp 半導体装置及びその製造方法
JP2007115731A (ja) * 2005-10-18 2007-05-10 Eiki Tsushima クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板

Also Published As

Publication number Publication date
US8242387B2 (en) 2012-08-14
JPWO2008013279A1 (ja) 2009-12-17
JP4768024B2 (ja) 2011-09-07
JP2012019193A (ja) 2012-01-26
WO2008013279A1 (fr) 2008-01-31
CN101496165B (zh) 2011-01-19
CN101496165A (zh) 2009-07-29
EP2056344A1 (en) 2009-05-06
JP5312506B2 (ja) 2013-10-09
EP2056344A4 (en) 2012-12-19
JP4923154B2 (ja) 2012-04-25
US20100059271A1 (en) 2010-03-11
EP2056344B1 (en) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5312506B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2016136733A1 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP5141566B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
JP6010333B2 (ja) 配線基板および電子装置
JP6892252B2 (ja) 電子素子実装用基板および電子装置
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP6605973B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP4969389B2 (ja) 放熱部材およびこれを用いた電子部品収納用パッケージならびに電子装置
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5631268B2 (ja) 配線基板
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004221520A (ja) 発光素子収納用パッケージおよび発光装置
CN112005366A (zh) 散热基板以及电子装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP2006100410A (ja) 電子部品収納用パッケージおよび電子装置
JP2013045900A (ja) 配線基板
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6406547B2 (ja) 電子部品搭載用パッケージおよび電子装置ならびに電子モジュール
JP3659299B2 (ja) 半導体素子収納用パッケージ
JP2001230350A (ja) 放熱用金属板の製造方法
JP2006074059A (ja) 半導体装置
JP2000133756A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5312506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250