JP2011150982A - 導電性ペーストおよび電子部品の製造方法 - Google Patents

Abstract

【課題】電子部品の構造欠陥を抑えることが可能な導電性ペーストおよびこの導電性ペーストから形成される内部電極層を有する電子部品の製造方法を提供すること。
【解決手段】金属粒子と、溶剤と、樹脂と、第１共材と、第２共材と、第３共材と、を含み、前記第１共材、第２共材および第３共材の焼結開始温度が前記金属粒子の焼結開始温度よりも高く、前記第１共材の平均粒径をａ、第２共材の平均粒径をｂ、第３共材の平均粒径をｃとした場合、ａ、ｂおよびｃは所定の関係式を満たすことを特徴とする導電性ペースト。
【選択図】図１

Description

本発明は、導電性ペースト、およびこの導電性ペーストから形成される内部電極層を有する電子部品の製造方法に関する。

電子機器に実装される電子部品の一例としては、積層型セラミック電子部品が例示され、コンデンサ、バンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、またはバリスタ等が知られている。

これら積層型セラミック電子部品を構成するコンデンサ素子本体は、たとえば、焼成後に誘電体層となるグリーンシートと、焼成後に内部電極層となる内部電極パターン層とが積層されて構成される直方体形状のグリーンチップを準備し、同時焼成して製造される。近年では、電子部品の小型化にともなう各部品の高密度化に対する要求は高く、これに伴い誘電体層の積層数の増加傾向が進んでいる。

しかし、積層型セラミック電子部品の誘電体層の積層数を増加させることで、積層型セラミック電子部品の構造欠陥の発生率が高まるという問題がある。

このような実情から、積層型セラミック電子部品の誘電体層の積層数を増加させても構造欠陥を抑えることができる技術が求められている。たとえば、特許文献１には、ニッケル粉末を主成分とし、焼成後に内部電極層となる導電性ペーストに誘電体層と同じ組成物の共材を一種類添加することにより積層型電子部品の構造欠陥、静電容量の低下を防ぐ旨が開示されている。しかし、共材を一種類添加しただけではグリーンシートと内部電極パターン層の収縮のタイミングのずれを効果的に抑えることは困難である。

特開２００１−１１０２３３号公報

本発明は、このような実状に鑑みてなされ、電子部品の構造欠陥を抑えることが可能な導電性ペーストおよびこの導電性ペーストから形成される内部電極層を有する電子部品の製造方法を提供することを目的とする。

本発明者等は、電子部品に構造欠陥が生じる現象について鋭意検討した結果、以下のような課題を見出し、本発明を完成させるに至った。

まず、本発明者等は、第一に、電子部品の構造欠陥はグリーンシートに含まれる誘電体原料と内部電極パターン層に含まれる金属粒子との焼結開始温度に差異があることに起因していることを見出した。具体的な機構は以下のとおりである。すなわち、グリーンシートおよび内部電極パターン層は焼結により体積が収縮するが、内部電極パターン層はグリーンシートに比べて焼結開始温度が低い。このため、グリーンシートと内部電極パターン層とでは収縮開始のタイミングにずれが生じる。また、このような収縮開始のタイミングのずれによる応力は電子部品の各層に垂直な方向、すなわち積層方向に加わりやすく、電子部品の各層の水平方向に生じるクラックを引き起こす。

本発明者等は、第二に、誘電体層の積層数が増加することにより、内部電極パターン層の収縮が開始するタイミングが早まる傾向となり、これによりグリーンシートと内部電極パターン層との間の収縮が開始するタイミングのずれが大きくなり、クラックの発生率をより高める原因となることを見出した。

本発明者等は電子部品の積層数が増加した場合に生じる構造欠陥は、上記した機構が原因であることを見出し、本発明を完成させるに至った。

すなわち、本発明に係る導電性ペーストは、
金属粒子と、溶剤と、樹脂と、第１共材と、第２共材と、第３共材と、を含み、
前記第１共材、第２共材および第３共材の焼結開始温度が前記金属粒子の焼結開始温度よりも高く、
前記第１共材の平均粒径をａ、第２共材の平均粒径をｂ、第３共材の平均粒径をｃとした場合、ａ、ｂおよびｃは以下の関係式（１）および（２）を満たすことを特徴とする導電性ペースト。
ａ／ｂ＝０．８〜１．２ （１）
ａ，ｂ＜ｃ （２）

本発明の実施形態に係る導電性ペーストは、上記した特定の共材を複数有しているため、共材を含まない場合に比べ、内部電極パターン層における焼結が高温側で起こり、なおかつ、焼結が段階的に分散して開始する。したがって、内部電極パターン層の収縮開始のタイミングが遅くなり、収縮速度も緩和される。このため、本実施形態に係る導電性ペーストを用いることで、グリーンシートと内部電極パターン層の収縮のタイミングのずれが原因で生じる電子部品の構造欠陥、具体的にはクラックを抑えることができる。

好ましくは、第２共材を構成する材料の焼結開始温度が第１共材を構成する材料の焼結開始温度より高い。

好ましくは、第３共材を構成する材料の焼結開始温度は、第１共材を構成する材料の焼結開始温度より高く、かつ、第２共材を構成する材料の焼結開始温度より低い。

好ましくは、第１共材１００重量部に対して、第２共材が４０〜６５重量部、第３共材が１２．５〜２２．５重量部含まれる。

好ましくは、第１共材、第２共材および第３共材の総重量の割合が前記金属粒子に対して２５〜４５重量％である。

好ましくは、第１共材を構成する材料はＡＴｉＯ_３ を含み、
第２共材を構成する材料はＢＺｒＯ_３ を含み、
前記ＡおよびＢはＢａ、Ｃａ、Ｓｒの少なくともいずれか１種である。

また、本発明に係る電子部品の製造方法は、セラミックペーストからなるグリーンシートと、上記導電性ペーストからなる内部電極パターン層と、を積層した後に切断してグリーンチップを得る工程と、
前記グリーンチップを焼成する工程と、
を有する。

好ましくは、前記第１共材は、電子部品の誘電体層を形成するために用いるセラミックペーストの主成分と同一の材料から構成され、
前記第２共材および第３共材は前記セラミックペーストの副成分と同一の材料から構成される。

好ましくは、第３共材を構成する材料は前記セラミックペーストの副成分に含まれる成分のうち第２共材を除く成分を含む。

好ましくは、前記焼成工程は第１焼成工程と第２焼成工程とを有する。

好ましくは、第２焼成工程の保持温度は第１焼成工程の保持温度より１０〜３０℃高い。

好ましくは、前記焼成工程における水素濃度が３％以下である。

本発明の実施形態に係る電子部品としては、特に限定されないが、誘電体層を含む積層型電子部品、具体的には、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。

本発明によれば、誘電体層の積層数を増加させても、電子部品の構造欠陥を抑えることが可能な導電性ペーストおよびこの導電性ペーストから形成される内部電極層を有する電子部品の製造方法を提供することができる。

図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。 図２（ａ）は焼結開始温度の説明図、図２（ｂ）は、図２（ａ）に示す説明図のIIＢ部分の拡大図である。 図３（ａ）〜図３（ｃ）は本発明の実施形態に係る導電性ペースト中の金属粒子、第１共材、第２共材および第３共材の分散状態を示す模式図である。 図４ａは、図１に示す積層セラミックコンデンサの製造過程を示す工程概略図である。 図４ｂは、図４ａの続きの工程を示す工程概略図である。 図４ｃは、図４ｂの続きの工程を示す工程概略図である。 図５（ａ）は本発明の実施例または比較例に係る電子部品の製造方法の焼成工程における時間に対する積層方向の収縮率および温度の関係を示すグラフであり、図５（ｂ）は図５（ａ）のＶＢ部分を拡大したグラフである。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミックコンデンサ１
図１に示すように、本発明の一実施形態に係る積層セラミックコンデンサ１は、誘電体層２と内部電極層３とが交互に積層された構成のコンデンサ素子本体１０を有する。このコンデンサ素子本体１０の両端部には、コンデンサ素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。

内部電極層３は、各端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。また、一対の外部電極４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。

（誘電体層２）
本実施形態に係る誘電体層２はグリーンシートを焼成することにより得られる。誘電体層２に含まれる成分については後述する。

（内部電極層３）
本実施形態に係る内部電極層３は導電性ペーストを焼成することにより得られる。また、導電性ペーストは、金属粒子と、溶剤と、樹脂と、第１共材と、第２共材と、第３共材とを含むことを特徴とする。

（外部電極４）
外部電極４に含有される導電材は特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。なお、本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いることができる。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態に係る積層セラミックコンデンサ１の製造方法を説明する。本実施形態では、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。

（セラミックペースト）
まず、セラミックペーストに含まれる誘電体原料を準備し、これを塗料化して、セラミックペーストを調製する。セラミックペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。

本実施形態に係る積層セラミックコンデンサに用いられる誘電体原料の組成は特に限定されないが、主成分がＡＴｉＯ_３ （ＡはＢａ、Ｃａ、Ｓｒの少なくともいずれか１種）であることが好ましく、副成分がＢＺｒＯ_３ （ＢはＢａ、Ｃａ、Ｓｒの少なくともいずれか１種）を含むことが好ましい。

本実施形態に係る積層セラミックコンデンサに用いられる誘電体原料のその他の副成分としては特に限定されないが、例えばＭｇの酸化物と、Ｒの酸化物（ただし、Ｒは、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）と、Ｍｎ、Ｃｒ、ＣｏおよびＦｅから選択される少なくとも１種の元素の酸化物と、Ｓｉ、Ｌｉ、Ａｌ、ＧｅおよびＢから選択される少なくとも１種の元素の酸化物と、を有していてもよい。

ＢＺｒＯ_３ の含有量は、ＡＴｉＯ_３ １００モルに対して、ＢＺｒＯ_３ 換算で、好ましくは３５〜６５モルであり、より好ましくは４０〜５５モルである。ＢａＺｒＯ_３ を上記範囲で添加することにより、容量温度特性および耐圧の向上を図ることができる。

Ｍｇの酸化物の含有量は、ＡＴｉＯ_３ １００モルに対して、ＭｇＯ換算で、好ましくは４〜１２モルであり、より好ましくは６〜１０モルである。Ｍｇの酸化物は、容量温度特性や耐圧の低下防止に加えて、電圧印加時における電歪量を小さくする。

Ｒの酸化物の含有量は、ＡＴｉＯ_３ １００モルに対して、Ｒ_２ Ｏ_３ 換算で、好ましくは４〜１５モルであり、より好ましくは６〜１２モルである。Ｒの酸化物は、主に、耐圧の低下防止を図ると共に、電圧印加時における電歪量の低下を図る。なお、上記Ｒの酸化物を構成するＲ元素としては、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種であることが好ましい。

Ｍｎ、Ｃｒ、ＣｏおよびＦｅの酸化物の含有量は、ＡＴｉＯ_３ １００モルに対して、ＭｎＯ、Ｃｒ_２ Ｏ_３ 、Ｃｏ_３ Ｏ_４ またはＦｅ_２ Ｏ_３ 換算で、好ましくは０．５〜３モルである。これらの酸化物を上記範囲で添加することにより、寿命特性、比誘電率および容量温度特性を良好なものとすることができる。

Ｓｉ、Ｌｉ、Ａｌ、ＧｅおよびＢの酸化物の含有量は、ＡＴｉＯ_３ １００モルに対して、ＳｉＯ_２ 、Ｌｉ_２ Ｏ_３ 、Ａｌ_２ Ｏ_３ 、Ｇｅ_２ Ｏ_２ またはＢ_２ Ｏ_３ 換算で、好ましくは３〜９モルであり、より好ましくは４〜８モルである。これらの酸化物を上記範囲で添加することにより、比誘電率、寿命特性および容量温度特性を良好なものとすることができる。

誘電体原料が上記各成分を上記所定量含有することにより、グリーンチップを還元性雰囲気中での焼成が可能であり、電圧印加時における電歪量が低く、容量温度特性、比誘電率、耐圧および絶縁抵抗の加速寿命を良好なものとすることができる。特に、主として母材として含有されるＡＴｉＯ_３ に起因する不具合、たとえば、印加電圧に対する容量依存性や、電圧印加時における電歪現象を有効に緩和することができる。加えて、ＢＺｒＯ_３ の含有量を比較的に多いものとしているため、上記各特性を良好に保ちながら、容量温度特性および耐圧の向上が可能となる。

なお、本明細書では、各成分を構成する各酸化物または複合酸化物を化学量論組成で表しているが、各酸化物または複合酸化物の酸化状態は、化学量論組成から外れるものであってもよい。ただし、各成分の上記比率は、各成分を構成する酸化物または複合酸化物に含有される金属量から上記化学量論組成の酸化物または複合酸化物に換算して求める。

また、本実施形態に係る積層セラミックコンデンサに用いられる誘電体原料として、上記した各成分の酸化物やその他混合物、複合酸化物を用いることができるが、その他、焼成により上記した酸化物や複合酸化物となる各種化合物、たとえば、炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。

また、上記各成分の原料のうち、ＡＴｉＯ_３ 以外の原料のうち少なくとも一部については、各酸化物または複合酸化物、焼成により各酸化物または複合酸化物となる化合物を、そのまま用いても良いし、あるいは、予め仮焼し、焙焼粉として用いても良い。

有機ビヒクルとは、樹脂を有機溶剤中に溶解したものである。有機ビヒクルに用いる樹脂は特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種樹脂から適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

また、セラミックペーストを水系の塗料とする場合には、水溶性の樹脂や分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性樹脂は特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。

（導電性ペースト）
本実施形態に係る導電性ペーストは、金属粒子と、溶剤と、樹脂と、第１共材と、第２共材と、第３共材とを含有する。

本実施形態に係る導電性ペーストに含有される金属粒子は特に限定されないが、主成分をＮｉまたはＮｉ合金とした粒子であることが好ましく、より好ましくはＮｉ含有量が９０重量％以上の粒子、さらに好ましくはＮｉ含有量が９５重量％以上の粒子を使用する。なお、金属粒子の平均粒径は、好ましくは０．１μｍ〜０．７μｍである。

Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。金属粒子としては、他には合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等が挙げられる。

本実施形態に係る導電性ペーストは、金属粒子、溶剤および樹脂に加えて、第１共材、第２共材および第３共材を含有する点に最大の特徴を有する。

本実施形態に係る導電性ペーストに含まれる第１共材、第２共材および第３共材の焼結開始温度は前記金属粒子の焼結開始温度よりも高い。このように、導電性ペーストに焼結開始温度の高い共材を含ませることにより、金属粒子同士の接触を抑制し、内部電極パターン層の焼結開始温度が高温側にシフトする。そして、焼結開始温度の高温側へのシフトにより、グリーンシートと内部電極パターン層の収縮のタイミングのずれによる電子部品のクラックの発生を抑えることができる。

なお、焼結開始温度は、各層の垂直方向、すなわち積層方向の収縮率の変化から求める。上記のとおり、内部電極パターン層は焼結により収縮するため、収縮率の変化は焼結開始の指標となるからである。説明図を図２（ａ）および図２（ｂ）に示す。

まず、任意の温度αにおける収縮率（Ｃ_α）は下記式（１）より求める。

なお、式（１）において、焼成工程直前の積層方向の高さとは、脱バインダ工程直後の積層方向の高さであり、焼成工程によって積層方向の高さが変化し始める前の積層方向の高さをいう。

図２（ａ）において、区間Ｐ１は積層方向の収縮率に変化がない区間であり、区間Ｐ２は積層方向の収縮率が降下する区間である。本発明では区間Ｐ１の接線と区間Ｐ２の接線の交点における温度を焼結開始温度と定義する。

また、導電性ペーストに第１共材、第２共材および第３共材の三種類の共材を含ませることにより、内部電極層の焼結開始を段階的に分散させることができる。これによって、グリーンシートと内部電極パターン層の収縮速度が緩やかになり、電子部品のクラックの発生を効果的に防止することができる。

本実施形態では、さらに、第１共材の平均粒径をａ、第２共材の平均粒径をｂ、第３共材の平均粒径をｃとした場合、以下の関係式（１）および（２）を満たすことを特徴とする。
ａ／ｂ＝０．８〜１．２ （１）
ａ，ｂ＜ｃ （２）

一般的に共材の平均粒径は大きいほど焼結開始温度は高くなる傾向にある。上記のように、第１共材、第２共材および第３共材の平均粒径を変えることにより、焼結開始温度を段階的に分散させることができ、電子部品のクラックを防止することができる。

上記式（１）のａ／ｂは、好ましくは０．８５〜１．１５であり、より好ましくは０．９〜１．１である。ａ／ｂがこの範囲よりも大きくても小さくても、クラック発生率が高まる傾向にある。

第２共材の平均粒径ｂは、内部電極層３の厚みに応じて上記範囲内で適宜設定すれば良いが、好ましくは０．０５〜０．４μｍ、より好ましくは０．０５〜０．２μｍである。

第３共材の平均粒径ｃは、内部電極層３の厚みに応じて上記範囲内で適宜設定すれば良いが、好ましくはｃ／ｂが１．１〜２．３であり、より好ましくは１．５〜２．３である。

図３（ａ）は、平均粒径ａ、ｂおよびｃが上記式（１）および（２）の関係式を満たす場合の導電性ペースト中の金属粒子３０と各共材の分散状態を示す模式図である。また、図３（ｂ）は、第３共材の平均粒径ｃが平均粒径ａおよびｂと同程度である場合の導電性ペースト中の金属粒子３０と各共材の分散状態を示す模式図である。

上記のとおり、金属粒子どうしが接触すると焼結が進行しやすくなり、焼結開始温度が低下する傾向になり、ひいてはクラックの原因となる。したがって、図３（ａ）のように、第１〜３共材の平均粒径が所定の大きさ、特に第３共材３６の粒径が第１共材および第２共材の粒径に比べて大きい場合は、図３（ｂ）に比べクラックが発生しない傾向にあると考えられる。

本実施形態では、好ましくは第２共材を構成する材料の焼結開始温度が第１共材を構成する材料の焼結開始温度より高く、より好ましくは第３共材を構成する材料の焼結開始温度は、第１共材を構成する材料の焼結開始温度より高く、かつ、第２共材を構成する材料の焼結開始温度より低い。これにより、段階的に焼結が開始することによりクラックを防止することができる。

本実施形態では、第１共材１００重量部に対して、第２共材が好ましくは４０〜６５重量部、より好ましくは４０〜６０重量部、さらに好ましくは４５〜５５重量部、第３共材が好ましくは１２．５〜２２．５重量部、より好ましくは１４〜２１重量部、さらに好ましくは１５〜２０重量部含まれる。第２共材および第３共材の含有量がこの範囲内にあると、クラック発生率を低下させることができる。

本実施形態では、第１共材、第２共材および第３共材の総重量が金属粒子に対して２５〜４５重量％であることが好ましく、より好ましくは２８〜４０重量％、さらに好ましくは３１〜３８重量％である。第１共材、第２共材および第３共材の総重量がこの範囲内にあると、クラック発生率を低下させることができる。また、共材の総重量がこの範囲より多いと比誘電率が低下する傾向にある。

なお、図３（ｃ）は、共材の総重量が少ない場合の導電性ペースト中の金属粒子３０および各共材の分散状態を示す模式図である。上記のとおり、金属粒子どうしが接触すると焼結が進行しやすくなり、焼結温度が低下する傾向になり、ひいてはクラックの原因となる。すなわち、図３（ａ）は図３（ｃ）に比べて共材の総重量が多いため、図３（ａ）では、金属粒子どうしが接触しにくい傾向になりこれによりクラックを防止することができると考えられる。

本実施形態では、好ましくは、第１共材がセラミックペーストの主成分と同一の材料から構成され、第２共材および第３共材はセラミックペーストの副成分と同一の材料から構成される。また、より好ましくは、第１共材はＡＴｉＯ_３ 、第２共材はＢＺｒＯ_３ 、第３共材は誘電体原料のうち第２共材を除く副成分からなり、ＡおよびＢはＢａ、Ｃａ、Ｓｒの少なくともいずれか１種である。

導電性ペーストに含まれる共材をこのような構成にすることにより、内部電極パターン層とグリーンシートに含まれる成分の組成が近いものとなり、内部電極パターン層に含まれる誘電体原料が誘電体層へ拡散することを防ぎ、電子部品の電気特性の劣化を防ぐことができる。

上記した溶剤および樹脂は有機ビヒクルとして含まれる。溶剤および樹脂の含有量に特に制限はなく、通常の含有量、例えば、樹脂は１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。

導電性ペーストは、上記した金属粒子、有機ビヒクル、第１共材、第２共材および第３共材を混練して調製される。また、導電性ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。

（外部電極用ペースト）
外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

グリーンチップ
印刷法を用いる場合、セラミックペーストおよび導電性ペーストを、ＰＥＴ等の基板上に印刷、積層し、所定形状に切断した後、基板から剥離してグリーンチップとする。グリーンチップを得る工程としては、具体的には、以下の工程が例示される。

また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。

（グリーンシート１０ａの形成）
上記の工程を経て作製されたセラミックペーストを、図４ａに示すように、たとえばＰＥＴフィルムなどで構成される支持シート２０の表面に、たとえばドクターブレード法などで塗布して、グリーンシート１０ａを形成する。グリーンシート１０ａは、焼成後に図１に示す誘電体層２となる。

（内部電極層１２ａの形成）
図１の内部電極層３は、図４ｂに示す内部電極パターン層１２ａを焼成して得られる。内部電極パターン層１２ａは、上記の工程を経て作製された導電性ペーストを、所定のパターン状に成形することにより得られる。

次に、図４ｂに示すように、支持シート２０上に形成されたグリーンシート１０ａの表面に、導電性ペーストを所定のパターンに塗布して、内部電極パターン層１２ａを形成する。内部電極パターン層１２ａは、焼成後に図１に示す内部電極層３となる。

図４ｂの内部電極パターン層１２ａの形成方法は、層を均一に形成できる方法であれば特に限定されず、たとえばスクリーン印刷法あるいはグラビア印刷法などの厚膜形成方法、あるいは蒸着、スパッタリングなどの薄膜法が例示される。

図４ｃに示すように、内部電極パターン層１２ａが形成されたグリーンシート１０ａを支持シート２０から剥がして順次積層して積層体２４を形成する。このグリーンシート１０ａは、図１に示す誘電体層２となる部分であり、内部電極層３となる内部電極パターン層１２ａと共に交互に積層され、その後に切断され、グリーンチップとなる。

なお、各誘電体層２の厚みは、通常０．５〜５０μｍであり、積層数としては、本発明に係る実施形態では、２０〜３００層に積層することができる。本発明の実施形態に係る導電性ペーストを用いれば、内部電極パターン層の焼結開始温度が段階的に分散し、なおかつ、高温側にシフトするため、グリーンシートと内部電極パターン層との間の収縮のタイミングのずれによるクラックを軽減することができる。通常、誘電体層が薄層化し、積層数が増加するとクラックの発生率は高まるが、本発明の実施形態では上記の構成をとることにより、誘電体層を薄層化し、積層数を増加させても、クラックの発生率を抑制することができる。

（脱バインダ処理）
焼成前に、グリーンチップに脱バインダ処理を施す。脱バインダ条件としては、昇温速度を好ましくは５〜３００℃／時間、保持温度を好ましくは１８０〜４００℃、温度保持時間を好ましくは０．５〜２４時間とする。また、焼成雰囲気は、空気もしくは還元性雰囲気とすることが好ましく、還元性雰囲気における雰囲気ガスとしては、たとえばＮ_２ とＨ_２ との混合ガスを加湿して用いることが好ましい。

（焼成工程）
本実施形態に係る焼成工程としては、第１焼成工程と第２焼成工程とを有することが好ましい。第２焼成工程の保持温度は第１焼成工程の保持温度よりも好ましくは１０〜３０℃高く、より好ましくは１５〜２８℃、さらに好ましくは１８〜２５℃高い。第１焼成工程と第２焼成工程の保持温度の差がこの範囲に含まれると焼結による収縮速度、特に高温雰囲気での収縮速度が緩やかになり、クラックを防止することができる。

また、焼成時の保持温度は、好ましくは１０００〜１４００℃、より好ましくは１１００〜１３６０℃である。保持温度が前記範囲内であると緻密化が十分となり、内部電極層の異常焼結による電極の途切れがなく、内部電極パターン層を構成する材料の拡散による容量温度特性の悪化がないとともに、誘電体層の還元が生じにくい。

また、本実施形態に係るグリーンチップ焼成時の雰囲気は、水素濃度が３％以下であることが好ましく、より好ましくは１．５〜０．２％、さらに好ましくは０．７〜０．２％である。内部電極パターン層は、焼成時の雰囲気温度が最大になった時に収縮が止まる。この際、水素濃度が前記範囲に含まれることで、グリーンシートの収縮が緩やかになる。これにより、誘電体層と内部電極層に生じる応力が抑制され、クラックを抑えることができる。

これ以外の焼成条件としては、昇温速度を好ましくは５０〜５００℃／時間、温度保持時間を好ましくは０．５〜８時間、冷却速度を好ましくは５０〜５００℃／時間とする。

（アニール）
グリーンチップは上記の工程を経てコンデンサ素子本体１０となる。グリーンチップを還元性雰囲気中で焼成した場合、コンデンサ素子本体１０にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりＩＲ寿命を著しく長くすることができるので、信頼性が向上する。

アニール雰囲気中の酸素分圧は、１０^−９〜１０^−５ＭＰａとすることが好ましい。酸素分圧が前記範囲未満であると誘電体層の再酸化が困難であり、前記範囲を超えると内部電極層が酸化する傾向にある。

アニールの際の保持温度は、１１００℃以下、特に５００〜１１００℃とすることが好ましい。保持温度を前記範囲内にすることで誘電体層の酸化が十分となり、ＩＲが高く、また、ＩＲ寿命が長くなりやすい。

これ以外のアニール条件としては、温度保持時間を好ましくは０〜２０時間、冷却速度を好ましくは５０〜５００℃／時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したＮ_２ ガス等を用いることが好ましい。

上記した脱バインダ処理、焼成およびアニールにおいて、Ｎ_２ ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は５〜７５℃程度が好ましい。

脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Ｎ_２ ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、アニールの全過程を加湿したＮ_２ ガス雰囲気としてもよい。

上記のようにして得られたコンデンサ素子本体１０に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極４を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したＮ_２ とＨ_２ との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、外部電極４表面に、めっき等により被覆層を形成する。

本発明に係る製造方法により製造された積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々
に改変することができる。たとえば、本発明は、積層セラミックコンデンサに限らず、誘電体層および内部電極層を有する電子部品であれば何でも良く、具体的にはインダクタ、バリスタなどが例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

試料１〜１２
（セラミックペースト）
まず、セラミックペーストに含まれる誘電体材料の主成分としてＢａＴｉＯ_３ を準備した。また、誘電体材料の副成分としては、ＢａＴｉＯ_３ ：１００モル部に対し、ＢａＺｒＯ_３ ：４３モル部、ＭｇＣＯ_３ ：９モル部、Ｇｄ_２ Ｏ_３ ：１２モル部、ＭｎＣＯ_３ ：２．５モル部、およびＳｉＯ_２ ：４．５モル部準備した。

次にＢａＺｒＯ_３ を除く副成分をボールミルにて混合し、得られた混合粉を１２００℃で予め仮焼して焙焼粉を調製した。次に、主成分のＢａＴｉＯ_３ と、副成分のＢａＺｒＯ_３ と、焙焼粉と、をボールミルで１５時間、湿式粉砕し、乾燥して、誘電体材料を得た。なお、ＭｇＣＯ_３ は、焼成後には、ＭｇＯとして誘電体層中に含有されることとなる。以下では、上記した誘電体原料の副成分のうちＢａＺｒＯ_３ を除く成分を添加材とする。

次いで、得られた誘電体材料：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジブチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、セラミックペーストを得た。

（導電性ペースト）
上記とは別に、Ｎｉ粒子：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部を準備し、さらに第１共材としてＮｉ粒子：１００重量部に対して、第１共材としてＢａＴｉＯ_３ ：２０重量部、第２共材としてＢａＺｒＯ_３ ：１０重量部、第３共材として上記したＭｇＣＯ_３ 、Ｇｄ_２ Ｏ_３ 、ＭｎＣＯ_３ 、およびＳｉＯ_２ からなる添加材の焙焼粉：３．４重量部、を３本ロールにより混練し、スラリー化して導電性ペーストを作製した。なお、試料１〜１２における第１共材、第２共材および第３共材の平均粒径は表１に示したとおりである。

そして、上記にて作製したセラミックペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが３０μｍとなるようにグリーンシートを形成した。次いで、この上に導電性ペーストを用いて、電極層を所定パターンで印刷した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層を有するグリーンシートを作製した。次いで、内部電極パターン層を有するグリーンシートを２００層に積層し、加圧接着することにより積層体とし、この積層体を所定サイズに切断することにより、グリーンチップを得た。

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、コンデンサ素子本体１０を得た。

脱バインダ処理条件は、昇温速度：２５℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度：２００℃／時間とし、第１焼成工程として保持温度：１２５０℃、保持時間：１時間で焼成した後、第２焼成工程として保持温度：１２６０℃、保持時間：１時間で焼成し、冷却速度：２００℃／時間で冷却した。この間、雰囲気は加湿したＮ_２ ＋Ｈ_２ 混合ガス（水素濃度３％、酸素分圧：１０^−１２ＭＰａ）とした。

アニール条件は、昇温速度：２００℃／時間、保持温度：１０００〜１１００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ ガス（酸素分圧：１０^−７ＭＰａ）とした。なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを用いた。

次いで、得られた積層セラミック焼成体の端面をサンドブラストにて研磨した後、外部電極としてＩｎ−Ｇａを塗布し、図１に示す積層セラミックコンデンサの試料を得た。得られたコンデンサ試料のサイズは、３．２ｍｍ×１．６ｍｍ×３．２ｍｍであり、誘電体層の厚みは２０μｍ、内部電極層の厚みは１．５μｍであった。そして、試料１〜１２について、以下に示す方法で焼結後におけるクラック発生率を求めた。結果を表１に示す。

（焼結後におけるクラック発生率）
焼結後におけるクラックの発生率は、得られた１００００個のコンデンサ素子本体１０の中で、焼結後においてクラックの発生したものの個数から算出した。結果を表１に示す。

試料１３〜２４
本実施例の試料１３〜２４では、導電性ペーストに含まれる第１共材、第２共材および第３共材のそれぞれの種類、平均粒径および含有重量比を変化させた以外は試料１〜１２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製し、焼結後におけるクラック発生率を求めた。各導電性ペーストの条件および焼結後におけるクラック発生率を表１に示す。

試料３１〜３４
本実施例の試料３１〜３４では、導電性ペーストに含まれる第１共材、第２共材および第３共材のそれぞれの種類、平均粒径、含有重量比および焼結開始温度を変化させた以外は試料１〜１２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製し、焼結後におけるクラック発生率を求めた。

なお、試料３１〜３４の各共材の焼結開始温度は以下の関係になるように調整した。

試料３１は、第１共材にＡＴｉＯ_３、第２共材にＢＺｒＯ_３を選択することで、第２共材の焼結開始温度が第１共材より高くなるように調整し、第３共材に含まれるＭｇＣＯ_３、Ｇｄ_２Ｏ_３、ＭｎＣＯ_３およびＳｉＯ_２のうちＳｉＯ_２の量を変化させることにより、第３共材の焼結開始温度が、第２共材より高くなるように調整した。

試料３２は、第１共材にＡＴｉＯ_３、第２共材にＢＺｒＯ_３を選択することで、第２共材の焼結開始温度が第１共材より高くなるように調整し、第３共材に含まれるＭｇＣＯ_３、Ｇｄ_２Ｏ_３、ＭｎＣＯ_３およびＳｉＯ_２のうちＳｉＯ_２の量を変化させることにより、第３共材の焼結開始温度が、第１共材より高く、第２共材より低くなるように調整した。

試料３３は、第１共材にＡＴｉＯ_３、第２共材にＢＺｒＯ_３を選択することで、第２共材の焼結開始温度が第１共材より高くなるように調整し、第３共材に含まれるＭｇＣＯ_３、Ｇｄ_２Ｏ_３、ＭｎＣＯ_３およびＳｉＯ_２のうちＳｉＯ_２の量を変化させることにより、第３共材の焼結開始温度が、第１共材より低くなるように調整した。

試料３４は、第２共材の焼結開始温度が第１共材より低くなるように第１共材と第２共材の材料種類を選択した。

各導電性ペーストの条件および焼結後におけるクラック発生率を表２に示す。

試料４１〜５０
本実施例の試料４１〜５０では、導電性ペーストに含まれる第１共材、第２共材および第３共材のそれぞれの平均粒径、含有重量比を変化させた以外は試料１〜１２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製し、焼結後におけるクラック発生率を求めた。各導電性ペーストの条件および焼結後におけるクラック発生率を表３に示す。

試料５１〜５５
本実施例の試料５１〜５５では、導電性ペーストに含まれる第１共材、第２共材および第３共材のそれぞれの平均粒径、含有重量比、共材の総重量を変化させた以外は試料１〜１２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製し、焼結後におけるクラック発生率を求め、さらに以下の方法により誘電体層の収縮率と内部電極層の収縮率の差および比誘電率も測定した。各導電性ペーストの条件、焼結後におけるクラック発生率、誘電体層と内部電極層の収縮率の差および比誘電率を表４に示す。

（誘電体層の収縮率と内部電極層の収縮率の差）
５０個のコンデンサ試料について下記式（２）および（３）により誘電体層の収縮率と内部電極層の収縮率をそれぞれ求め、誘電体層の収縮率と内部電極層の収縮率の差を求め、その平均を求めた。

・・・（２）

・・・（３）

（比誘電率ε）
まず、コンデンサ試料に対し、基準温度２５℃において、デジタルＬＣＲメータ（ＹＨＰ社製４２８４Ａ）にて、周波数１ｋＨｚ、入力信号レベル（測定電圧）１．０Ｖｒｍｓの信号を入力し、静電容量Ｃを測定した。そして、比誘電率ε（単位なし）を、誘電体層の厚みと、有効電極面積と、測定の結果得られた静電容量Ｃとに基づき算出した。比誘電率は高いほうが好ましい。

試料６１〜６５
本実施例の試料６１〜６５では、グリーンチップの焼成条件において第１焼成工程と第２焼成工程の保持温度を変化させた以外は試料２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製した。焼結後におけるクラック発生率を測定し、さらに以下に示す方法によりサーマル試験におけるクラック発生率およびＣＲ積を測定した。各グリーンチップの焼成条件および測定結果を表５に示す。

（サーマル試験におけるクラック発生率）
サーマル試験におけるクラックの発生率は、得られた１００００個のコンデンサ素子本体１０を、雰囲気温度３６０℃の中に２秒間置き、その中で、クラックの発生したものの個数から算出した。

（ＣＲ積）
コンデンサ試料に対し、絶縁抵抗計（アドバンテスト社製Ｒ８３４０Ａ）を用いて、２０℃において５Ｖ／μｍの直流電圧を、コンデンサ試料に１分間印加した後の絶縁抵抗ＩＲを測定した。ＣＲ積は、上記にて測定した静電容量Ｃ（単位はμＦ）と、絶縁抵抗ＩＲ（単位はＭΩ）との積を求めることにより測定した。

試料７１〜７３
本実施例の試料７１〜７３では、グリーンチップの焼成条件において、焼成工程の水素濃度を変化させた以外は試料２と同様にして導電性ペーストを作製し、これらの導電性ペーストから形成した内部電極層を有する複数のコンデンサ試料を作製した。焼結後におけるクラック発生率、誘電体層の収縮率と内部電極層の収縮率の差を測定した。各グリーンチップの焼成条件および測定結果を表６に示す。

表１より、第１共材、第２共材および第３共材をすべて備えるものは（試料１〜１２、１４〜１８）、第１共材、第２共材および第３共材のうち一つでも備えないものがある場合（試料１３、１９〜２４）に比べ、クラック発生率が低くなる結果となることが確認できる。これは、共材の種類が少ないと段階的な焼結により内部電極パターン層の収縮速度を緩める効果が発揮できないためであると考えられる。

また、表１より、第１共材、第２共材および第３共材の平均粒径をａ／ｂ＝０．８〜１．２およびａ，ｂ＜ｃの関係式を満たすようにした場合（第１共材の平均粒径をａ、第２共材の平均粒径をｂ、第３共材の平均粒径をｃとする）、焼結後におけるクラック発生率を低下させることが可能となることが確認できる（試料２〜４、７、８、１５〜１８）。これに対して、第１共材、第２共材および第３共材の平均粒径を範囲外とすると、焼結後におけるクラック発生率が高くなる結果となることが確認できた（試料１、５、６、９〜１４、１９〜２４）。

これは、図５（ａ）または図５（ｂ）に示すように、試料１では第１共材の平均粒径が小さすぎ、試料９では第２共材の平均粒径が小さすぎることから、焼結開始温度が試料２よりも低温側にシフトしたため焼結後におけるクラック発生率が高まったと考えられる。

また、試料５では第１共材が第２共材に比べ平均粒径が大きすぎ、試料６では第２共材が第１共材に比べ平均粒径が大きすぎるため、試料５では第１共材、試料６では第２共材の焼結が高温側で一気に開始され、焼結後におけるクラック発生率が高まったと考えられる。

さらに、試料１０および１１では、比較的焼結開始温度が低い第３共材がより細かくなったことで、焼結開始温度が低下し、クラック発生率が高まったと考えられる。なお、試料１０の導電性ペースト中の金属粒子および各共材の分散状態は模式図の図３（ｂ）に相当すると考えられる。

表２より、第１共材、第２共材、第３共材の焼結開始温度の大小関係が、第１共材＜第２共材であり、かつ第１共材＜第３共材＜第２共材である場合は（試料３２）、第１共材＜第２共材と第１共材＜第３共材＜第２共材のいずれかまたは両方を満たしていない場合（試料３１、３３、３４）に比べて焼結後におけるクラック発生率が良好となることが確認できた。また、第１共材＜第２共材と第１共材＜第３共材＜第２共材のいずれかを満たしていない場合（試料３１、３３）は、第１共第＜第２共材と第１共材＜第３共材＜第２共材のいずれも満たしていない場合（試料３４）に比べ、焼結後におけるクラック発生率が良好となることが確認できた。

表３より、第１共材１００重量部に対して、第２共材が４０〜６５重量部、第３共材が１２．５〜２２．５重量部含まれる場合には（試料４２〜４４、４８、４９）、当該範囲から外れる場合（試料４１、４５〜４７、５０）に比べ、焼結後におけるクラック発生率が低くなる結果となることが確認できた。

表４より、共材の総重量の割合が、金属粒子に対して２５〜４５重量％に含まれる場合には（試料５２〜５４）、当該範囲から外れる場合（試料５１、５５）に比べ、誘電体層の収縮率と内部電極層の収縮率の差、比誘電率および焼結後におけるクラック発生率のいずれもが良好な値となることが確認できた。

表５より、第２焼成工程の保持温度が第１焼成工程の保持温度より１０〜３０℃高い場合には（試料６２、６３）、当該範囲に含まれない場合に比べ（試料６１、６４、６５）、サーマル試験におけるクラック発生率およびＣＲ積のいずれもが良好な値となることが確認できた。これは、焼成工程を２段階とし、なおかつ第１焼成工程と第２焼成工程の雰囲気温度が１０〜３０℃と狭い範囲になるようにしたことで、内部電極パターン層の収縮速度が緩やかになったためであると考えられる。

表６より、焼成工程における水素濃度が３％以下の場合には（試料７２、７３）、水素濃度が３％を超える場合に比べ（試料７１）、誘電体層の収縮率と内部電極層の収縮率の差および焼結後におけるクラック発生率のいずれもが良好な値となることが確認できた。これは水素濃度が所定の範囲に含まれたことで、焼成時の雰囲気温度が最大になった際に、グリーンシートの収縮が緩やかになり、誘電体層と内部電極層に生じる応力が抑制されたためであると考えられる。

１… 積層セラミックコンデンサ
２… 誘電体層
３… 内部電極層
４… 外部電極
１０… コンデンサ素子本体
１０ａ… グリーンシート
１２ａ… 内部電極パターン層
２０… 支持シート
２４… 積層体
３０… 金属粒子
３２… 第１共材
３４… 第２共材
３６… 第３共材

Claims (12)

1. 金属粒子と、溶剤と、樹脂と、第１共材と、第２共材と、第３共材と、を含み、
   前記第１共材、第２共材および第３共材の焼結開始温度が前記金属粒子の焼結開始温度よりも高く、
   前記第１共材の平均粒径をａ、第２共材の平均粒径をｂ、第３共材の平均粒径をｃとした場合、ａ、ｂおよびｃは以下の関係式（１）および（２）を満たすことを特徴とする導電性ペースト。
   ａ／ｂ＝０．８〜１．２ （１）
   ａ，ｂ＜ｃ （２）
2. 第２共材を構成する材料の焼結開始温度が第１共材を構成する材料の焼結開始温度より高い請求項１に記載の導電性ペースト。
3. 第３共材を構成する材料の焼結開始温度は、第１共材を構成する材料の焼結開始温度より高く、かつ、第２共材を構成する材料の焼結開始温度より低い請求項１または２に記載の導電性ペースト。
4. 第１共材１００重量部に対して、第２共材が４０〜６５重量部、第３共材が１２．５〜２２．５重量部含まれる請求項１〜３のいずれかに記載の導電性ペースト。
5. 第１共材、第２共材および第３共材の総重量の割合が前記金属粒子に対して２５〜４５重量％である請求項１〜４のいずれかに記載の導電性ペースト。
6. 第１共材を構成する材料はＡＴｉＯ_３ を含み、
   第２共材を構成する材料はＢＺｒＯ_３ を含み、
   前記ＡおよびＢはＢａ、Ｃａ、Ｓｒの少なくともいずれか１種である請求項１〜５のいずれかに記載の導電性ペースト。
7. セラミックペーストからなるグリーンシートと、請求項１〜６のいずれかに記載の導電性ペーストからなる内部電極パターン層と、を積層した後に切断してグリーンチップを得る工程と、
   前記グリーンチップを焼成する工程と、
   を有する電子部品の製造方法。
8. 前記第１共材は、電子部品の誘電体層を形成するために用いるセラミックペーストの主成分と同一の材料から構成され、
   前記第２共材および第３共材は前記セラミックペーストの副成分と同一の材料から構成される請求項７に記載の電子部品の製造方法。
9. 第３共材を構成する材料は前記セラミックペーストの副成分に含まれる成分のうち第２共材を除く成分を含む請求項７〜８のいずれかに記載の電子部品の製造方法。
10. 前記焼成工程は第１焼成工程と第２焼成工程とを有する請求項７〜９のいずれかに記載の電子部品の製造方法。
11. 前記第２焼成工程の保持温度は第１焼成工程の保持温度より１０〜３０℃高い請求項１０に記載の電子部品の製造方法。
12. 前記焼成工程における水素濃度が３％以下である請求項７〜１１のいずれかに記載の電子部品の製造方法。

Images