JP2011147149A - デューティサイクル補正を行う方法 - Google Patents
デューティサイクル補正を行う方法 Download PDFInfo
- Publication number
- JP2011147149A JP2011147149A JP2011030665A JP2011030665A JP2011147149A JP 2011147149 A JP2011147149 A JP 2011147149A JP 2011030665 A JP2011030665 A JP 2011030665A JP 2011030665 A JP2011030665 A JP 2011030665A JP 2011147149 A JP2011147149 A JP 2011147149A
- Authority
- JP
- Japan
- Prior art keywords
- duty cycle
- signal
- input signal
- output signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】不均一なデューティサイクルを有する入力信号をコンデンサ・デジェネレイティング差動対回路に入力し、前記回路内の1つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成し、差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって出力信号のデューティサイクルの正の部分と負の部分の継続時間が、入力信号とスイッチングレベルとの交差点により規定される。必要に応じて、出力信号のデューティサイクルが少なくとも実質的に均一になるまで、信号(およびスイッチングレベル)が調整される。
【選択図】なし
Description
「2.5−Gb/s 15−mWクロック修復回路」、Behzad Razavi、IEEE機関誌・ソリッドステート回路、Vol.31、No.4、1996年4月、472−480頁には、コンデンサ・デジェネレイティング差動対回路が示されており(図9(a)参照)、特定の用途、すなわちクロック修復における使用について述べられている。しかしながらこの参考文献には、デューティサイクルの補正を行うコンデンサ・デジェネレイティング差動対回路の使用については、教示も記述も示唆もされていない。
Claims (22)
- 不均一なデューティサイクルを有する入力信号のデューティサイクル補正を、コンデンサ・デジェネレイティング差動対回路を用いて行う方法であって、
不均一なデューティサイクルを有する入力信号を前記回路に入力することと、
前記回路内の1つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成することと、
前記直流電圧から直流スイッチングレベルを得ることと、
前記差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記直流スイッチングレベルとの交差点により規定されることと、 必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記直流電圧を調整することと、
を含む方法。 - 前記回路はバイポーラ技術を通じて実現される請求項1に記載の方法。
- 前記回路はFET技術を通じて実現される請求項1に記載の方法。
- 前記回路はMOS技術を通じて実現される請求項1に記載の方法。
- 前記回路はCMOS技術を通じて実現される請求項4に記載の方法。
- 前記入力信号はシングルエンド信号である請求項1に記載の方法。
- 前記入力信号は差動信号である請求項1に記載の方法。
- 前記入力信号は電圧モード信号である請求項1に記載の方法。
- 前記入力信号は電流モード信号である請求項1に記載の方法。
- 前記出力信号はシングルエンド信号である請求項1に記載の方法。
- 前記出力信号は差動信号である請求項1に記載の方法。
- 前記出力信号は電圧モード信号である請求項1に記載の方法。
- 前記出力信号は電流モード信号である請求項1に記載の方法。
- 不均一なデューティサイクルを有する入力信号のデューティサイクル補正を、コンデンサ・デジェネレイティング差動対回路を用いて行う方法であって、
不均一なデューティサイクルを有する入力信号を前記回路に入力するステップと、
前記回路内の1つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成するステップと、
前記直流電圧から直流スイッチングレベルを得るステップと、
前記差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記直流スイッチングレベルとの交差点により規定されるステップと、
必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記直流電圧を調整するステップと、
を含む方法。 - 前記入力信号は、1つ以上の遅延された偶数高調波が導入された正弦波信号を含む請求項14に記載の方法。
- 前記コンデンサ・デジェネレイティング差動対回路は、バイポーラトランジスタの差動対のエミッタ間に結合された1つ以上のコンデンサを備える請求項14に記載の方法。
- 前記コンデンサ・デジェネレイティング差動対回路は、電界効果トランジスタの差動対のドレイン間に結合された1つ以上のコンデンサを備える請求項14に記載の方法。
- 不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法であって、
前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす信号を形成することと、
前記信号からスイッチングレベルを得ることと、
スイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記スイッチングレベルとの交差点により規定されることと、
必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記信号を調整することと、
を含む方法。 - 前記信号は直流信号である請求項18に記載の方法。
- 前記直流信号は直流電圧である請求項19に記載の方法。
- 前記スイッチングレベルは直流スイッチングレベルである請求項18に記載の方法。
- 不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法であって、
前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす信号を形成するステップと、
前記信号からスイッチングレベルを得るステップと、
スイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって前記出力信号のデューティサイクルの正の部分と負の部分の継続時間が、前記入力信号と前記スイッチングレベルとの交差点により規定されるステップと、
必要に応じて、前記出力信号のデューティサイクルが少なくとも実質的に均一になるまで前記信号を調整するステップと、
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/126,036 | 2002-04-18 | ||
US10/126,036 US6690218B2 (en) | 2002-04-18 | 2002-04-18 | Method of performing duty cycle correction |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003587008A Division JP2005523636A (ja) | 2002-04-18 | 2003-04-18 | デューティサイクル補正を行う方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014246085A Division JP2015084551A (ja) | 2002-04-18 | 2014-12-04 | デューティサイクル補正を行う方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011147149A true JP2011147149A (ja) | 2011-07-28 |
Family
ID=29214913
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003587008A Withdrawn JP2005523636A (ja) | 2002-04-18 | 2003-04-18 | デューティサイクル補正を行う方法 |
JP2011030665A Withdrawn JP2011147149A (ja) | 2002-04-18 | 2011-02-16 | デューティサイクル補正を行う方法 |
JP2014246085A Pending JP2015084551A (ja) | 2002-04-18 | 2014-12-04 | デューティサイクル補正を行う方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003587008A Withdrawn JP2005523636A (ja) | 2002-04-18 | 2003-04-18 | デューティサイクル補正を行う方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014246085A Pending JP2015084551A (ja) | 2002-04-18 | 2014-12-04 | デューティサイクル補正を行う方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6690218B2 (ja) |
EP (1) | EP1495539B1 (ja) |
JP (3) | JP2005523636A (ja) |
KR (1) | KR20040099458A (ja) |
AU (1) | AU2003234153A1 (ja) |
RU (1) | RU2328070C2 (ja) |
WO (1) | WO2003090356A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202732B2 (en) * | 2003-12-15 | 2007-04-10 | Jds Uniphase Corporation | Transimpedance amplifier with linearized transconductance feedback |
US7005904B2 (en) * | 2004-04-30 | 2006-02-28 | Infineon Technologies Ag | Duty cycle correction |
US7265597B2 (en) * | 2004-12-22 | 2007-09-04 | Intel Corporation | Differential clock correction |
US7227809B2 (en) * | 2005-10-14 | 2007-06-05 | Micron Technology, Inc. | Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration |
DE102006051284B4 (de) * | 2005-10-26 | 2011-06-16 | Samsung Electronics Co., Ltd., Suwon | Tastverhältniskorrekturschaltkreis, integrierter Schaltkreis, Phasenregelkreisschaltung, Verzögerungsregelkreisschaltung, Speicherbauelement und Verfahren zum Erzeugen eines Taktsignals |
US7423465B2 (en) * | 2006-01-27 | 2008-09-09 | Micron Technology, Inc. | Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit |
US8073890B2 (en) * | 2006-02-22 | 2011-12-06 | Micron Technology, Inc. | Continuous high-frequency event filter |
JP2008011132A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | 90度移相器 |
US7933025B2 (en) * | 2006-12-18 | 2011-04-26 | Zygo Corporation | Sinusoidal phase shifting interferometry |
US7948637B2 (en) * | 2009-03-20 | 2011-05-24 | Zygo Corporation | Error compensation in phase shifting interferometry |
RU2719548C1 (ru) * | 2019-04-02 | 2020-04-21 | Акционерное общество "Научно-производственное предприятие "Звукотехника" | Способ многоканальной передачи оптических сигналов и устройство для его осуществления |
US11664791B2 (en) | 2021-09-01 | 2023-05-30 | Micron Technology, Inc. | AC coupled duty-cycle correction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917160A (ja) * | 1972-05-22 | 1974-02-15 | ||
JPS6224517U (ja) * | 1985-07-30 | 1987-02-14 | ||
JP2001177355A (ja) * | 1999-12-15 | 2001-06-29 | Nec Corp | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114349B2 (ja) | 1988-12-28 | 1995-12-06 | 株式会社東芝 | デューティ制御回路装置 |
AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
JP3345200B2 (ja) * | 1994-12-20 | 2002-11-18 | ローム株式会社 | 位相回路およびこれを用いる色信号処理回路 |
JP3345209B2 (ja) * | 1995-02-20 | 2002-11-18 | ローム株式会社 | 逓倍回路 |
US5907254A (en) | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
US6169765B1 (en) | 1997-05-28 | 2001-01-02 | Integration Associates, Inc. | Apparatus and method for output signal pulse width error correction in a communications receiver |
WO1999012259A2 (en) * | 1997-09-05 | 1999-03-11 | Rambus Incorporated | Duty cycle correction circuit using two differential amplifiers |
KR100281898B1 (ko) * | 1998-07-21 | 2001-02-15 | 윤종용 | 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법 |
US6107887A (en) * | 1998-10-02 | 2000-08-22 | Micro Linear Corporation | Differential to single-ended video cable driver having BICMOS current-mode operational amplifier |
JP2001016052A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 磁気抵抗素子の信号増幅回路 |
US6404281B1 (en) * | 2000-11-14 | 2002-06-11 | Sirenza Microdevices, Inc. | Wide dynamic range transimpedance amplifier |
US6542015B2 (en) * | 2001-03-28 | 2003-04-01 | Texas Instruments Incorporated | Duty cycle correction circuit and apparatus and method employing same |
-
2002
- 2002-04-18 US US10/126,036 patent/US6690218B2/en not_active Expired - Lifetime
-
2003
- 2003-04-18 AU AU2003234153A patent/AU2003234153A1/en not_active Abandoned
- 2003-04-18 KR KR10-2004-7016767A patent/KR20040099458A/ko not_active Application Discontinuation
- 2003-04-18 RU RU2004133681/09A patent/RU2328070C2/ru not_active IP Right Cessation
- 2003-04-18 JP JP2003587008A patent/JP2005523636A/ja not_active Withdrawn
- 2003-04-18 EP EP03728461.9A patent/EP1495539B1/en not_active Expired - Lifetime
- 2003-04-18 WO PCT/US2003/012292 patent/WO2003090356A1/en active Application Filing
-
2011
- 2011-02-16 JP JP2011030665A patent/JP2011147149A/ja not_active Withdrawn
-
2014
- 2014-12-04 JP JP2014246085A patent/JP2015084551A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917160A (ja) * | 1972-05-22 | 1974-02-15 | ||
JPS6224517U (ja) * | 1985-07-30 | 1987-02-14 | ||
JP2001177355A (ja) * | 1999-12-15 | 2001-06-29 | Nec Corp | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
Also Published As
Publication number | Publication date |
---|---|
US6690218B2 (en) | 2004-02-10 |
AU2003234153A1 (en) | 2003-11-03 |
RU2328070C2 (ru) | 2008-06-27 |
US20030197538A1 (en) | 2003-10-23 |
JP2005523636A (ja) | 2005-08-04 |
RU2004133681A (ru) | 2005-05-10 |
WO2003090356A1 (en) | 2003-10-30 |
EP1495539A1 (en) | 2005-01-12 |
KR20040099458A (ko) | 2004-11-26 |
EP1495539B1 (en) | 2013-10-23 |
JP2015084551A (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011147149A (ja) | デューティサイクル補正を行う方法 | |
JP2007166190A (ja) | D級アンプ | |
JP2010267068A (ja) | 電源回路 | |
US20030117202A1 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
US20110043399A1 (en) | Return to zero digital to analog converter and converting method thereof | |
US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
JPH08335881A (ja) | 相補型電流源回路 | |
JP2018143065A (ja) | 電圧変換装置 | |
JP2007096410A (ja) | パルス信号発生器及びクロック信号発生器 | |
US7084689B2 (en) | Method and apparatus for generating non-skewed complementary signals through interpolation | |
JPH07202646A (ja) | 電圧制御発振回路 | |
US20140266476A1 (en) | Extended range ring oscillator using scalable feedback | |
JP2018121224A (ja) | 可変遅延回路 | |
US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
JP2006229501A (ja) | 振幅設定回路 | |
KR100283905B1 (ko) | 전압레벨시프트회로 | |
CN110190845B (zh) | 数字控制振荡器、电子设备及控制方法 | |
ATE524877T1 (de) | Kreuzgekoppelte gefaltete schaltung und analog/digital wandler mit solcher gefalteten schaltung | |
US8742807B1 (en) | Low supply voltage analog phase interpolator | |
KR100852888B1 (ko) | 인터페이스 수신단 회로 | |
JP2002314351A (ja) | 電子回路装置及びこれを使用したスィチング回路装置 | |
JP2008125141A (ja) | D/a変換回路 | |
JP5376516B2 (ja) | 半導体装置 | |
CN115173838A (zh) | 以互斥或门为基础的非重叠时钟产生器 | |
RU2485668C1 (ru) | Октавный микропотребляющий высокочастотный кмоп генератор, управляемый напряжением |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141212 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150213 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160323 |