JP2011135362A - 信号処理装置、信号処理方法及びプログラム - Google Patents
信号処理装置、信号処理方法及びプログラム Download PDFInfo
- Publication number
- JP2011135362A JP2011135362A JP2009293350A JP2009293350A JP2011135362A JP 2011135362 A JP2011135362 A JP 2011135362A JP 2009293350 A JP2009293350 A JP 2009293350A JP 2009293350 A JP2009293350 A JP 2009293350A JP 2011135362 A JP2011135362 A JP 2011135362A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- signal
- output signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 第1の出力ビット決定部103は、閾値記憶部100から閾値を読み込み、入力信号と閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する。第2の出力ビット決定部102は、入力信号に応じて、(m−x)ビットの出力信号を決定する。ビット結合部104は、第1の出力ビット決定部103により決定されたxビットの出力信号と、第2の出力ビット決定部102により決定された(m−x)ビットの出力信号とを結合する。
【選択図】図1
Description
“第1の下位ビット”(図14のL1)と称す)を第1のビット結合部1404へ出力する。また、第2の出力ビット決定部1403は、“第2の下位ビットアドレス”に対応する出力データ(以下、“第2の下位ビット”(図14のL2)と称す)を第2のビット結合部1405へ出力する。
0t=(data1×(8−S)/8)+(data2×S/8)
上記の式は、“data1”と“data2”の間を2のs乗個に分割し、線形補間を用いて出力階調値を決定した例であって、どのような補間方法を用いてもよい。なお、加算部1401は、加算手段の適用例となる構成である。DL部1406は、遅延手段の適用例となる構成である。補間処理部1407は、出力手段の適用例となる構成である。第1のビット結合部1404は、第1の結合手段の適用例となる構成である。第2のビット結合部1405は、第2の結合手段の適用例となる構成である。
Claims (10)
- nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理装置であって、
記憶手段から閾値を読み込み、前記入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定手段と、
前記入力信号に応じて、(m−x)ビットの出力信号を決定する第2の出力ビット決定手段と、
前記第1の出力ビット決定手段により決定された前記xビットの出力信号と、前記第2の出力ビット決定手段により決定された前記(m−x)ビットの出力信号とを結合する結合手段とを有することを特徴とする信号処理装置。 - 前記閾値は、所定の補正関数において、前記入力信号の階調値を変化させていったときに前記xビットの出力信号が変化するときの前記入力信号の値であることを特徴とする請求項1に記載の信号処理装置。
- 前記記憶手段に記憶される複数の閾値として同じ値が設定されることを特徴とする請求項1又は2に記載の信号処理装置。
- 前記第1の出力ビット決定手段は、前記xビットの出力信号と、前記xビットの出力信号を取得するためのアドレス値とが一致する場合、前記アドレス値を前記xビットの出力信号として決定することを特徴とする請求項1乃至3の何れか1項に記載の信号処理装置。
- nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理装置であって、
記憶手段から閾値を読み込み、前記入力信号のうちの(n−s)ビット(sは1以上の整数であり、さらにn>sを満たす)の入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定手段と、
前記(n−s)ビットの入力信号に対して所定の階調値を加算する加算手段と、
前記(n−s)ビットの入力信号に応じて、第1の(m−x)ビットの出力信号を決定するとともに、前記加算手段により前記所定の階調値が加算された前記(n−s)ビットの入力信号に応じて、第2の(m−x)ビットの出力信号を決定する第2の出力ビット決定手段と、
前記xビットの出力信号と前記第1の(m−x)ビットの出力信号とを結合する第1の結合手段と、
前記xビットの出力信号と前記第2の(m−x)ビットの出力信号とを結合する第2の結合手段と、
前記入力信号のうちのsビットの入力信号を所定の時間だけ遅延させる遅延手段と、
前記第1の結合手段により結合されたmビットの出力信号と、前記第2の結合手段により結合されたmビットの出力信号と、前記遅延手段により遅延された前記sビットの入力信号とに基づいて、mビットの出力信号を出力する出力手段とを有することを特徴とする信号処理装置。 - 前記閾値に応じた前記xビットの出力信号を記憶する出力ビット記憶手段を更に有し、
前記第1の出力ビット決定手段は、前記出力ビット記憶手段に記憶される情報に基づいて前記xビットの出力信号を決定することを特徴とする請求項5に記載の信号処理装置。 - nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理方法であって、
記憶手段から閾値を読み込み、前記入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定ステップと、
前記入力信号に応じて、(m−x)ビットの出力信号を決定する第2の出力ビット決定ステップと、
前記第1の出力ビット決定ステップにより決定された前記xビットの出力信号と、前記第2の出力ビット決定ステップにより決定された前記(m−x)ビットの出力信号とを結合する結合ステップとを含むことを特徴とする信号処理方法。 - nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理方法であって、
記憶手段から閾値を読み込み、前記入力信号のうちの(n−s)ビット(sは1以上の整数であり、さらにn>sを満たす)の入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定ステップと、
前記(n−s)ビットの入力信号に対して所定の階調値を加算する加算ステップと、
前記(n−s)ビットの入力信号に応じて、第1の(m−x)ビットの出力信号を決定するとともに、前記加算ステップにより前記所定の階調値が加算された前記(n−s)ビットの入力信号に応じて、第2の(m−x)ビットの出力信号を決定する第2の出力ビット決定ステップと、
前記xビットの出力信号と前記第1の(m−x)ビットの出力信号とを結合する第1の結合ステップと、
前記xビットの出力信号と前記第2の(m−x)ビットの出力信号とを結合する第2の結合ステップと、
前記入力信号のうちのsビットの入力信号を所定の時間だけ遅延させる遅延ステップと、
前記第1の結合ステップにより結合されたmビットの出力信号と、前記第2の結合ステップにより結合されたmビットの出力信号と、前記遅延ステップにより遅延された前記sビットの入力信号とに基づいて、mビットの出力信号を出力する出力ステップとを含むことを特徴とする信号処理方法。 - nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理方法をコンピュータに実行させるためのプログラムであって、
記憶手段から閾値を読み込み、前記入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定ステップと、
前記入力信号に応じて、(m−x)ビットの出力信号を決定する第2の出力ビット決定ステップと、
前記第1の出力ビット決定ステップにより決定された前記xビットの出力信号と、前記第2の出力ビット決定ステップにより決定された前記(m−x)ビットの出力信号とを結合する結合ステップとをコンピュータに実行させるためのプログラム。 - nビット(nは2以上の整数)の入力信号をmビット(mは2以上の整数)の出力信号に変換して出力する信号処理方法をコンピュータに実行させるためのプログラムであって、
記憶手段から閾値を読み込み、前記入力信号のうちの(n−s)ビット(sは1以上の整数であり、さらにn>sを満たす)の入力信号と前記閾値とに応じて、xビット(xは1以上の整数であり、さらにm>xを満たす)の出力信号を決定する第1の出力ビット決定ステップと、
前記(n−s)ビットの入力信号に対して所定の階調値を加算する加算ステップと、
前記(n−s)ビットの入力信号に応じて、第1の(m−x)ビットの出力信号を決定するとともに、前記加算ステップにより前記所定の階調値が加算された前記(n−s)ビットの入力信号に応じて、第2の(m−x)ビットの出力信号を決定する第2の出力ビット決定ステップと、
前記xビットの出力信号と前記第1の(m−x)ビットの出力信号とを結合する第1の結合ステップと、
前記xビットの出力信号と前記第2の(m−x)ビットの出力信号とを結合する第2の結合ステップと、
前記入力信号のうちのsビットの入力信号を所定の時間だけ遅延させる遅延ステップと、
前記第1の結合ステップにより結合されたmビットの出力信号と、前記第2の結合ステップにより結合されたmビットの出力信号と、前記遅延ステップにより遅延された前記sビットの入力信号とに基づいて、mビットの出力信号を出力する出力ステップとをコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293350A JP5528096B2 (ja) | 2009-12-24 | 2009-12-24 | 信号処理装置、信号処理方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293350A JP5528096B2 (ja) | 2009-12-24 | 2009-12-24 | 信号処理装置、信号処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135362A true JP2011135362A (ja) | 2011-07-07 |
JP5528096B2 JP5528096B2 (ja) | 2014-06-25 |
Family
ID=44347614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009293350A Expired - Fee Related JP5528096B2 (ja) | 2009-12-24 | 2009-12-24 | 信号処理装置、信号処理方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5528096B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033596A1 (ja) * | 2015-08-25 | 2017-03-02 | シャープ株式会社 | 映像補正装置、液晶表示装置、および映像補正方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207329A (ja) * | 1992-01-30 | 1993-08-13 | Sanyo Electric Co Ltd | デジタルビデオカメラの信号処理回路 |
JPH066733A (ja) * | 1992-06-22 | 1994-01-14 | Toshiba Corp | 映像表示装置 |
JPH06233131A (ja) * | 1993-01-29 | 1994-08-19 | Fuji Film Micro Device Kk | ディジタル画像のガンマ補正 |
JP2001320607A (ja) * | 2000-05-10 | 2001-11-16 | Ikegami Tsushinki Co Ltd | デジタルガンマ補正回路 |
JP2006270893A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | ガンマ補正装置及びこれを用いた画像変換装置並びに表示装置 |
JP2007272144A (ja) * | 2006-03-31 | 2007-10-18 | Sharp Corp | ガンマ補正および表示装置 |
-
2009
- 2009-12-24 JP JP2009293350A patent/JP5528096B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207329A (ja) * | 1992-01-30 | 1993-08-13 | Sanyo Electric Co Ltd | デジタルビデオカメラの信号処理回路 |
JPH066733A (ja) * | 1992-06-22 | 1994-01-14 | Toshiba Corp | 映像表示装置 |
JPH06233131A (ja) * | 1993-01-29 | 1994-08-19 | Fuji Film Micro Device Kk | ディジタル画像のガンマ補正 |
JP2001320607A (ja) * | 2000-05-10 | 2001-11-16 | Ikegami Tsushinki Co Ltd | デジタルガンマ補正回路 |
JP2006270893A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | ガンマ補正装置及びこれを用いた画像変換装置並びに表示装置 |
JP2007272144A (ja) * | 2006-03-31 | 2007-10-18 | Sharp Corp | ガンマ補正および表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033596A1 (ja) * | 2015-08-25 | 2017-03-02 | シャープ株式会社 | 映像補正装置、液晶表示装置、および映像補正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5528096B2 (ja) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4013887B2 (ja) | 画像処理回路、画像表示装置及び画像処理方法 | |
JP4549944B2 (ja) | 画像処理回路 | |
JP4539394B2 (ja) | ガンマ補正装置及びこれを用いた画像変換装置並びに表示装置 | |
KR20030083614A (ko) | 화상 처리 지원 시스템, 화상 처리 장치 및 화상 표시 장치 | |
JP4922091B2 (ja) | 映像信号処理装置、映像信号処理方法及び表示装置 | |
WO2007022428A2 (en) | Systems, methods, and apparatus for table construction and use in image processing | |
JP4482569B2 (ja) | 適応ガンマ変換装置及び方法 | |
JP2006145850A (ja) | データ出力方法及びその装置並びにこれを用いた液晶パネル駆動装置及び液晶表示装置 | |
JP6300444B2 (ja) | 画像処理装置、画像処理方法およびプログラム | |
JP2004140702A (ja) | 映像信号処理装置、ガンマ補正方法及び表示装置 | |
JP5528096B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
JP2009081812A (ja) | 信号処理装置および信号処理方法 | |
US20050068344A1 (en) | Image-display apparatus, image-display method, and image-display program | |
JP2009094947A (ja) | 補正演算回路 | |
JP2005260405A (ja) | 画像処理装置および画像処理方法 | |
KR102539536B1 (ko) | 표시 장치 및 이의 구동 방법 | |
US8094238B2 (en) | Video signal processing device and video signal processing method | |
US20080170051A1 (en) | Semiconductor device including correction parameter generator and method of generating correction parameters | |
JP2005215612A (ja) | 階調補正回路、画像表示装置及び画像処理方法 | |
KR102017290B1 (ko) | 색상 변환 장치 및 이의 동작 방법 | |
JP2009047851A (ja) | 画像信号処理装置 | |
JP4528532B2 (ja) | 色変換回路、画像表示装置及び画像処理方法 | |
JP2007293148A (ja) | 表示装置 | |
JP4710823B2 (ja) | 信号処理回路 | |
JP2008005319A (ja) | 階調変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5528096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |