JP2011119911A

JP2011119911A - 固体撮像装置

Info

Publication number: JP2011119911A
Application number: JP2009274603A
Authority: JP
Inventors: Yuichiro Yamashita; 雄一郎山下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-16
Anticipated expiration: 2029-12-02
Also published as: US8749676B2; US20130208156A1; US20110128424A1; US8749678B2; JP5436173B2

Abstract

【課題】保持部の電極を駆動する際に、垂直制御回路の電源に流れる電流を低減することができる固体撮像装置を提供することを課題とする。
【解決手段】全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行う固体撮像装置であって、２次元行列状に配列される複数の単位画素（１０１）を有し、前記単位画素は、光電変換により画素信号を生成する光電変換部（１３１）と、前記光電変換部により生成された画素信号を保持するための保持部（１３５）と、前記光電変換部により生成された画素信号を前記保持部に転送するための保持部ゲート電極（１３４）とを有し、さらに、同一行の前記単位画素内の前記保持部ゲート電極に共通に接続される第１の制御線と、前記単位画素をリセットするための垂直制御回路（１０８）と、前記第１の制御線に接続され、前記垂直制御回路には接続されずに独立した第１の駆動線とを有する。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

ＣＭＯＳイメージセンサのようなアクティブピクセル型固体撮像装置がある。そのような固体撮像装置において電子シャッターによる露光制御は、一般的に画素マトリクスを行毎に駆動するライン露光もしくはローリングシャッターと呼ばれる、各行毎に露光の開始時刻と終了時刻が異なるものが用いられている。一方、全行の露光の開始時刻と終了時刻をそろえるという意味のグローバル電子シャッター機能を実現する方法が提案されている。当該機能を実現するためには、露光の開始及び露光の終了を制御するために、全画素を同時に駆動することが必須となる。その際、特許文献１に示されるように、ライン露光に用いる垂直制御回路をグローバル電子シャッター用に切り替えて上記駆動を実現している。

特開平１１−１７７０７６号公報

グローバル電子シャッターを有するアクティブピクセル型固体撮像装置においては、フォトダイオードで光電変換により発生した電子を、画素外部に電圧信号として読み出す前に保持しておく保持部が必要になる。その際、一千万個を超える多数の画素内の保持部を同時に駆動する必要がある。しかしながら従来技術においては、同時に多数の保持部を駆動するための垂直制御回路とはどのようなものであるべきか、という保持部の駆動回路に特有の課題が今まで述べられたことは無かった。

本発明の目的は、保持部の電極を駆動する際に、垂直制御回路の電源に流れる電流を低減することができる固体撮像装置を提供することである。

本発明の固体撮像装置は、全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行う固体撮像装置であって、２次元行列状に配列される複数の単位画素を有し、前記単位画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部により生成された画素信号を保持するための保持部と、前記光電変換部により生成された画素信号を前記保持部に転送するための保持部ゲート電極とを有し、さらに、同一行の前記単位画素内の前記保持部ゲート電極に共通に接続される第１の制御線と、前記単位画素をリセットするための垂直制御回路と、前記第１の制御線に接続され、前記垂直制御回路には接続されずに独立した第１の駆動線とを有することを特徴とする。

保持部ゲート電極を駆動する際に、垂直制御回路の電源に流れる電流を低減することができる。その結果、垂直制御回路のラッチアップ等の回路の不安定性を低減できる。また、垂直制御回路に含まれる複雑な回路を使用する必要がなく、より簡素な回路で保持部ゲート電極を駆動できるようになり、回路の簡素化と低消費電力化を実現することができる。

第１の実施形態の固体撮像装置及び単位画素部の構成図である。図１の回路の駆動タイミング図である。図１の固体撮像装置の一部のレイアウト平面図である。第１の実施形態の固体撮像装置の別の全体構成図である。第２の実施形態の固体撮像装置の全体構成図である。第３の実施形態の固体撮像装置及び単位画素部の構成図である。図６の回路の駆動タイミング図である。

（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態の固体撮像装置の全体回路図である。本実施形態の固体撮像装置は、ＣＭＯＳイメージセンサに代表されるようなアクティブピクセル型の固体撮像装置であり、全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作（グローバル電子シャッター動作）を行う。複数の単位画素１０１は、画素リセットを司るＲ端子１０２、画素選択を司るＳ端子１０３、Ｔ１端子１０４、Ｔ２端子１０５、フォトダイオードからの電荷排出を司るＯＦ端子１０６、画素の信号を出力するＳＩＧ端子１０７を有し、２次元行列状に配列される。Ｔ１端子１０４は、フォトダイオードから画素内保持容量への転送を司る端子である。Ｔ２端子１０５は、画素内保持容量からフローティングディフュージョンへの転送を司る端子である。１０８は垂直制御回路であり、行の選択順を指定する垂直走査回路及び行を駆動する垂直駆動回路からなり、単位画素１０１のリセット等を行う。垂直走査回路の種類としては、シフトレジスタやデコーダ等の形式がある。垂直制御回路１０８は、すべての単位画素１０１のＲ端子１０２、Ｓ端子１０３及びＴ２端子１０５に接続される。１０９は、垂直駆動回路を制御するための垂直制御信号である。１１１、１１０は、それぞれ、Ｔ１端子１０４、ＯＦ端子１０６を駆動するバッファである。同一行の単位画素１０１内のＴ１端子１０４には、第１の制御線が共通に接続される。バッファ（第１の駆動回路）１１１は、垂直制御回路１０８とは独立し、第１の駆動線を介して、第１の制御線を駆動する。第１の駆動線は、第１の制御線に接続される。同一行の単位画素１０１内のＯＦ端子１０６には、第２の制御線が共通に接続される。バッファ（第２の駆動回路）１１０は、垂直制御回路１０８とは独立し、第２の駆動線を介して、第２の制御線を駆動する。第２の駆動線は、第２の制御線に接続される。第１の制御線及び第２の制御線は、垂直制御回路１０８には接続されずに独立した線である。Ｔ１端子１０４には後述するように垂直制御回路１０８の接地電位とは異なるローレベルの信号を与える必要がある。そのために、バッファはレベルシフト機能を有する。１１２，１１３は、それぞれの外部入力端子である。外部入力端子１１２，１１３には、外部との入出力の仕様で定められたロジックレベルの信号が入力され、端子はシュミットトリガやバッファ等の必要なＩ／Ｏ回路を含む場合もありうる。１１４は列毎に用意されたラインメモリであり、端子１１５で列信号線１１６との接続のオン／オフを制御する。１１７は水平制御回路であり、端子１１８、１１９、１２０を決まった順序で制御し、ラインメモリ１１４と水平信号線１２１の接続を決める。１２２は外部出力アンプであり、１２３は外部信号出力端子である。

図１（ｂ）は、図１（ａ）の単位画素１０１の詳細な回路図である。一部回路として記述が困難な部分に関しては、デバイス構造断面図を示している。１３１は光電変換により画素信号を生成するフォトダイオード（光電変換部）であり、ＯＦ端子１０６で制御されるオーバーフロードレイントランジスタ１３２を介してオーバーフロードレイン１３３に接続されている。オーバーフロードレイントランジスタ１３２は、フォトダイオード１３１及びオーバーフロードレイン１３３間に接続される。ＯＦ端子１０６は、オーバーフロードレイントランジスタ１３２のゲート電極に接続される。オーバーフロードレイン１３３は、フォトダイオード１３１で過剰に発生した電荷を電源に排出する役割を果たす。Ｔ１ゲート電極（保持部ゲート電極）１３４は、Ｔ１端子１０４で制御され、フォトダイオード１３１と保持部１３５を接続する。また、Ｔ１ゲート電極１３４は、蓄積期間中に保持部表面を強い負の電圧にバイアスすることで半導体基板表面をピニングすることで、暗電流の発生を抑制するという役割も果たしている。保持部１３５は、フォトダイオード１３１により生成された画素信号を保持する。Ｔ１ゲート電極１３４は、フォトダイオード１３１により生成された画素信号を保持部１３５に転送するための電極である。フローティングディフュージョン１３６は、画素信号を保持する。Ｔ２ゲート電極（フローティングディフュージョンゲート電極）１３７は、Ｔ２端子１０５に接続され、保持部１３５の画素信号をフローティングディフュージョン１３６に転送するための電極である。保持部１３５とフローティングディフュージョン１３６は、Ｔ２端子１０５で制御されるＴ２ゲート電極１３７で接続されている。リセットトランジスタ１３９は、フローティングディフュージョン１３６及びリセット電源（リセット電位ノード）１３８間に接続される。Ｒ端子１０２は、リセットトランジスタ１３９のゲート電極に接続される。フローティングディフュージョン１３６とリセット電源１３８は、Ｒ端子１０２で制御されるトランジスタ１３９で制御されている。ソースフォロアトランジスタ１４０のゲート電極は、フローティングディフュージョン１３６に接続される。選択トランジスタ１４１は、ドレイン電極がソースフォロアトランジスタ１４０のソース電極に接続され、ソース電極が出力端子（ＳＩＧ端子）１０７に接続される。Ｓ端子１０３は、選択トランジスタ１４１のゲート電極に接続される。画素のソースフォロアトランジスタ１４０は、Ｓ端子１０３で制御されるトランジスタ１４１を介してＳＩＧ端子１０７と接続され、列毎に設けられた抵抗負荷又は電流源と相まってフローティングディフュージョン１３６の電圧信号を列信号線１１６に出力する。オーバーフロードレイン１３３は、スイッチを介してもうけられているが、ＣＣＤで知られるように半導体基板の深さ方向に設けられたポテンシャルバリアを利用して形成してもよい。

グローバル露光動作を実現する回路の特徴として、Ｔ１ゲート電極１３４につながる端子に寄生する静電容量が、保持部１３５が大面積であるために非常に大きくなることが挙げられる。保持部１３５は飽和電荷量以上の電荷数を保持する必要があるので面積が大きく、他の端子の入力容量と比べて１０倍のオーダーで容量が増加する場合もあり得る。本実施形態の特徴は、大きい静電容量を駆動するＴ１端子１０４を垂直制御回路１０８から独立させた点である。Ｔ１端子１０４には垂直制御回路１０８とは別の電源で駆動されるバッファ１１１が設けられ駆動線の駆動力が強化されている。なお、本実施形態では、オーバーフロードレイン１３３を制御するＯＦ端子１０６も垂直制御回路１０８から独立している。この構成は、本実施形態の効果を発揮するための必須構成ではない。しかし、後述するようにＯＦ端子１０６もグローバル露光動作の際に全行で同時に駆動する必要があるので大電流が流れる端子であるので、垂直制御回路１０８から独立した駆動線を有することがより好適である。Ｔ１端子１０４と同様に垂直制御回路１０８とは別電源で、ＯＦ端子１０６を駆動するバッファ１１０を有し駆動力が強化されている。

図２は、図１（ａ）及び図１（ｂ）の回路を駆動するタイミング図である。各行のＲ，Ｓ，Ｔ１，Ｔ２，ＯＦ端子に加えられるパルスの波形を、それぞれのローレベルとハイレベルの電位と共に示してある。時刻２０１に、Ｔ１端子が全行一斉にオンしフォトダイオード１３１で発生した光信号を保持部１３５に転送する。時刻２０２に、Ｔ１端子がオフされ転送動作が終了する。次にフォトダイオード１３１を初期化するために、時刻２０３，２０４にて、ＯＦ端子の制御によりオーバーフロードレイン１３３の接続をオン／オフさせる。保持部１３５に転送された信号は、Ｒ，Ｓ，Ｔ２端子を行毎に駆動することで読み出される。この動作は従来技術と同じであるので、説明を割愛する。また、ラインメモリや水平駆動回路等の読み出しのパルスの動作も、従来技術と変わりはないので説明を割愛する。特徴としては、全画素一括で駆動されるＴ１端子１０４及びＯＦ端子１０６が垂直制御回路１０８とは独立した配線とバッファ１１１，１１０で駆動され、Ｒ，Ｓ，Ｔ２端子等その他の端子は垂直制御回路１０８により行毎に駆動されるという点である。

図３は、図１（ａ）の回路の垂直制御回路１０８と単位画素１０１群の一部のレイアウト平面図である。３０１は単位画素であり、図１における単位画素１０１と同義である。３０２は垂直制御回路１０８を構成する最終段の回路の一部であり、ここではＮ型半導体基板３０３中のＰウエル３０４に設けられたＮＭＯＳを例に示している。もちろん他のＮＭＯＳやＰＭＯＳ等も構成要素として存在するが、ここでは原理の説明には用いないので割愛する。ＮＭＯＳ３０２からの出力３０５は、行毎に駆動するＲ端子１０２に接続されている。ここで、Ｓ，Ｔ２端子等への接続は図示していない。それらについては、回路はそれぞれ異なるがウエルやトランジスタの構成は上記の構造から容易に類推される構造となっている。一方、３０６は全画素一括で駆動されるＴ１端子１０４及びＯＦ端子１０６に入力されるパルスのバッファ１１１，１１０を構成する回路の一部であり、ここではＰウエル３０７中に設けられたＮＭＯＳを例示している。例えば、出力３０８が画素３０１のＴ１端子１０４をはじめとした２行分のＴ１端子に接続されている。

本実施形態の効果を説明する。本実施形態で用いるグローバル露光を行うグローバル電子シャッター構造では、保持部１３５につながるＴ１ゲート電極１３４の画素当たりの容量が他の端子と比べて大きいため、１行あたりの負荷容量が非常に大きくなる特徴がある。たとえば蓄積時間を１６０００分の１秒のような短時間で制御する場合は、Ｔ１端子１０４を高速に駆動する必要がある。従来技術の延長で垂直制御回路１０８を用いて全画素を同時に高速に駆動すると、垂直制御回路内１０８の全行分のＮＭＯＳトランジスタが同時に放電を開始する。そのため、全画素分の、ＮＭＯＳトランジスタとそのトランジスタが存在するＰウエル間の寄生容量により、当該Ｐウエルの電位が大きく変動する。また、電源ラインには下記に説明する通り大きな寄生抵抗も存在する。そのため、Ｐウエルの変動が原因で垂直制御回路１０８がラッチアップを起こす危険性がある。Ｔ１端子１０４のローレベルは、前述の通り保持部１３５のシリコン表面をピニングさせ暗電流の発生を抑制するため強く負電位側に設定する必要がある。従って、Ｔ１端子１０４を駆動するＮＭＯＳトランジスタを配置するＰウエルの電位は、垂直制御回路１０４で使用する接地電位ではなく接地電位とは独立した−３Ｖ程度の別電源に接続する必要がある。独立した電源線をレイアウトするために、接地電位のレイアウトから分断した配線が必要となるので、配線抵抗が増大しやすくラッチアップを起こし易い。

本実施形態では、面全体で駆動されるグローバル露光用パルスであるＴ１端子１０４及びＯＦ端子１０６を、行単位で駆動するパルスとは異なる専用の駆動回路（バッファ）１１１，１１０から与える。少なくとも、行毎の前記第１の制御線同士は、二行以上が直接接続されているともいえる。そのため、駆動回路を最適化できるようになり、結果として過渡電流を制限し電源及び接地電位の変動を抑制し、ラッチアップを発生しにくくすることが可能となる。なお、本実施形態の回路図では２行分の制御線を束ねた上で駆動回路に接続しているが、これは一例であり、その束ねる制御線の本数には限定はない。たとえば、図４のように、Ｔ１端子１０４とＯＦ端子１０６を駆動する線を全行一括で束ね、バッファ４０２、４０１に集約させても良い。バッファ４０２の出力端子は、第１の制御線を介して、すべての単位画素１０１内のＴ１端子１０４に共通に接続されている。バッファ４０１の出力端子は、第２の制御線を介して、すべての単位画素１０１内のＯＦ端子１０６に共通に接続されている。

（第２の実施形態）
図５は、本発明の第２の実施形態の固体撮像装置の全体構成図である。図１（ａ）と同一の部位には同一の番号を付記している。本実施形態では、全画素同時に駆動する制御線Ｔ１端子１０４とＯＦ端子１０６はともに全行すべてで束ねられ、そのまま外部入力端子５０２，５０１に直接に接続されている点が特徴である。外部入力端子５０１、５０２は外部の信号をそのまま伝達するようになっている。外部入力端子５０１，５０２には、ロジックレベルの信号ではなく、保持部１３５が必要とするハイレベル、ローレベルを有する制御信号を加える必要がある。本構成は、外部入力端子５０１，５０２に接続される外部パルス生成回路が充分な駆動能力を有する場合に可能な構成である。この構成は、固体撮像装置内部にバッファ回路を配置する必要がないので、原理的に保持部駆動回路起因でのラッチアップが起こらないという追加の効果が得られる。

（第３の実施形態）
図６（ａ）は、本発明の第３の実施形態の固体撮像装置の全体構成図である。図１（ａ）と同一の部位には同一の番号を付記している。本実施形態が第１及び第２の実施形態と異なる点を説明する。バッファ１１１及び１１０の出力端子は、それぞれ、スイッチ６０１を介して、単位画素１０１のＴ１端子１０４及びＯＦ端子１０６に接続される。また、垂直制御回路１０８の出力端子は、スイッチ６０２を介して、単位画素１０１のＴ１端子１０４及びＯＦ端子１０６に接続される。第１のスイッチ６０１は、Ｔ１端子１０４に共通に接続される第１の制御線及びバッファ１１１の出力端子に接続される第１の駆動線間に接続される。また、第１のスイッチ６０１は、ＯＦ端子１０６に共通に接続される第２の制御線及びバッファ１１０の出力端子に接続される第２の駆動線間に接続される。また、第２のスイッチ６０２は、垂直制御回路１０８及びＴ１端子１０４に共通に接続される第１の制御線間に接続される。また、第２のスイッチ６０２は、垂直制御回路１０８及びＯＦ端子１０６に共通に接続される第２の制御線間に接続される。

図６（ｂ）は、図６（ａ）の単位画素の回路及び構造を示す図である。図１（ｂ）と同じ部位は同じ符号を付している。この構造は図１（ｂ）とは異なり、蓄積時間中に保持部１３５に信号の一部を保持する動作を行う。フォトダイオード１３１と保持部１３５の間の転送部６０３が埋め込みチャネルになっている。そのため、フォトダイオード１３１で生成された電荷は、フォトダイオード１３１からみて最もポテンシャルバリアの低い上記埋め込みチャネル部を経由して速やかに保持部１３５に送られる。この構造により、固体撮像装置の感度はフォトダイオード１３１で決まる一方、飽和電荷数はフォトダイオード１３１の寸法で制限されずにより多くの電荷を蓄積できる保持部１３５で決めることが可能となっている。

図７（ａ），（ｂ）は、図６（ａ），（ｂ）の回路動作を説明するための駆動タイミング図である。ここでは、グローバル露光とライン露光の２種類の駆動モードの駆動タイミング図を記載している。

図７（ａ）はグローバル露光モードの駆動タイミング図である。スイッチ６０１は常にオン、スイッチ６０２は常にオフとなり、全画素同時駆動の制御信号が有効になっており、Ｔ１端子１０４及びＯＦ端子１０６は行毎の駆動ができないようになっている。時刻７０１に全画素のＴ２端子をオンからオフに遷移させ、保持部１３５のリセットを解除する。次に時刻７０２にＯＦ端子をオンからオフに制御し、フォトダイオード１３１のリセットを解除する。次に時刻７０３にＴ１端子をオンし、速やかに時刻７０４でオフすることで蓄積を終了する。この期間７０７が蓄積時間となる。その後フォトダイオード１３１で生成した電子を保持部１３５に転送しないように、速やかに時刻７０５にＯＦ端子をオンしフォトダイオード１３１をリセット状態とする。時刻７０３，７０４でＴ１端子をオン／オフする理由は、蓄積時間の終了時に、フォトダイオード１３１に残った信号電荷を余すことなく保持部１３５に送り信号の欠落を防止するためである。その後、時刻７０６から、行毎の制御を行い保持部１３５に蓄積された電荷を順次読み出していく。行毎の制御の詳細及び水平信号線への読み出し等の詳細は動作の説明は割愛する。なお、ここでは、Ｔ２端子は垂直制御回路１０８側から全画素同時の制御を行った例を示した。Ｔ２端子のパルスは、駆動するゲート容量がＭＯＳトランジスタ一つで良いこと、なおかつ、蓄積時間を決めるパルスではないこと等から、垂直制御回路１０８側から制御している。もちろん、必要に応じてＴ１端子やＯＦ端子と同等の制御を行っても良い。グローバル露光モードでは、第１のスイッチ６０１をオンにして第２のスイッチ６０２をオフにして全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行う。

図７（ｂ）はライン露光モードの駆動タイミング図である。まず、スイッチ６０１は常にオフ、スイッチ６０２は常にオンとなり、各行毎の駆動の制御信号が有効になっており、Ｔ１，Ｔ２，ＯＦ端子は全画素同時の駆動ができない。ライン露光は、行毎の蓄積の開始及び終了時刻がずれており、動体を撮影すると動きの速さによってはゆがんでしまう特性を有している露光モードである。時刻７０８に第１行の制御が始まり、画素のリセットが解除され該当行が選択される。その後、その行のＴ１端子が時刻７０９にオンされ、フォトダイオード１３１にある電荷が保持部１３５へ転送される。同時にＴ２端子もオンされており、保持部１３５からフローティングディフュージョン１３６へも電荷が転送される。その後、時刻７１０にＴ１端子をオフし、時刻７１１にＴ２端子をオフすることで転送が終了する。同様の動作を行を変えて行い、次の読み出しにて同一の行のフォトダイオード１３１の転送が行われるまでの期間７１３が蓄積時間となる。本モードの特徴は、ある行の読み出しを行っているときにはその他のすべての行の蓄積を行っているので、蓄積の期間と読み出しの期間を両立することが出来るという点である。ライン露光モードでは、第１のスイッチ６０１をオフにして第２のスイッチ６０２をオンにして行毎に開始時刻と終了時刻が異なる露光を行うライン露光動作を行う。

本実施形態の追加の効果を説明する。本実施形態で用いている図６（ｂ）の画素は、蓄積期間中に保持部１３５を蓄積のためにも利用するので、読み出し動作と蓄積動作を同時に行なうことができない。従って、全行同時に蓄積を開始し全画素同時に蓄積を終了する動画撮像の動作を行うと、読み出し動作中に蓄積動作ができず、断続的な動画撮影となってしまう。しかし、本実施形態で示したように、制御線を、グローバル露光動作の経路と行毎駆動の経路とにスイッチを用いて電気的に切り替えられるようにすることで、ライン露光方式で動画撮影を行うことが出来るので時間的に連続的な撮影が可能となる。

第１〜第３の実施形態によれば、Ｔ１ゲート電極１３４を駆動する際に、垂直制御回路１０８の電源に流れる電流を低減することができる。その結果、垂直制御回路１０８のラッチアップ等の回路の不安定性を低減できる。また、垂直制御回路１０８に含まれる複雑な回路を使用する必要がなく、より簡素な回路でＴ１ゲート電極１３４を駆動できるようになり、回路の簡素化と低消費電力化を実現することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０１単位画素、１０８垂直制御回路、１３１フォトダイオード、１３４Ｔ１ゲート電極、１３５保持部

Claims

全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行う固体撮像装置であって、
２次元行列状に配列される複数の単位画素を有し、
前記単位画素は、
光電変換により画素信号を生成する光電変換部と、
前記光電変換部により生成された画素信号を保持するための保持部と、
前記光電変換部により生成された画素信号を前記保持部に転送するための保持部ゲート電極とを有し、
さらに、同一行の前記単位画素内の前記保持部ゲート電極に共通に接続される第１の制御線と、
前記単位画素をリセットするための垂直制御回路と、
前記第１の制御線に接続され、前記垂直制御回路には接続されずに独立した第１の駆動線と
を有することを特徴とする固体撮像装置。
さらに、前記垂直制御回路とは独立し、前記第１の駆動線を駆動するための第１の駆動回路を有することを特徴とする請求項１記載の固体撮像装置。
前記第１の制御線は、すべての前記単位画素内の前記保持部ゲート電極に共通に接続されていることを特徴とする請求項１又は２記載の固体撮像装置。
さらに、前記第１の駆動線及び前記第１の制御線間に接続される第１のスイッチと、
前記垂直制御回路及び前記第１の制御線間に接続される第２のスイッチとを有し、
グローバル露光モードでは、前記第１のスイッチをオンにして前記第２のスイッチをオフにして全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行い、
ライン露光モードでは、前記第１のスイッチをオフにして前記第２のスイッチをオンにして行毎に開始時刻と終了時刻が異なる露光を行うライン露光動作を行うことを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
前記単位画素は、前記光電変換部及びオーバーフロードレイン間に接続されるオーバーフロードレイントランジスタを有し、
さらに、同一行の前記単位画素内の前記オーバーフロードレイントランジスタのゲート電極に共通に接続される第２の制御線と、
前記第２の制御線に接続され、前記垂直制御回路には接続されずに独立した第２の駆動線とを有することを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
前記単位画素は、
画素信号を保持するためのフローティングディフュージョンと、
前記保持部の画素信号を前記フローティングディフュージョンに転送するためのフローティングディフュージョンゲート電極と、
前記フローティングディフュージョン及びリセット電位ノード間に接続されるリセットトランジスタとを有し、
前記垂直制御回路は、前記フローティングディフュージョンゲート電極及びリセットトランジスタのゲート電極に接続されることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
前記単位画素は、
ゲート電極が前記フローティングディフュージョンに接続されるソースフォロアトランジスタと、
ドレイン電極が前記ソースフォロアトランジスタのソース電極に接続され、ソース電極が出力端子に接続される選択トランジスタとを有し、
前記垂直制御回路は、前記選択トランジスタのゲート電極に接続されることを特徴とする請求項６記載の固体撮像装置。
全行の開始時刻と終了時刻をそれぞれそろえて露光を行うグローバル露光動作を行う固体撮像装置であって、
２次元行列状に配列される単位画素を有し、
前記単位画素は、
光電変換により画素信号を生成する光電変換部と、
前記光電変換部により生成された画素信号を保持するための保持部と、
前記光電変換部により生成された画素信号を前記保持部に転送するための保持部ゲート電極とを有し、
さらに、同一行の前記単位画素内の前記保持部ゲート電極に共通に接続される第１の制御線を有しており、
行毎の前記第１の制御線同士は、二行以上が直接接続されていることを特徴とする固体撮像装置。