JP2011114719A - 高周波デバイス - Google Patents

高周波デバイス Download PDF

Info

Publication number
JP2011114719A
JP2011114719A JP2009270760A JP2009270760A JP2011114719A JP 2011114719 A JP2011114719 A JP 2011114719A JP 2009270760 A JP2009270760 A JP 2009270760A JP 2009270760 A JP2009270760 A JP 2009270760A JP 2011114719 A JP2011114719 A JP 2011114719A
Authority
JP
Japan
Prior art keywords
substrate
layer
dielectric
frequency device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009270760A
Other languages
English (en)
Inventor
Minehiro Sotozaki
峰広 外崎
Shinya Morita
伸也 盛田
Takashi Mitarai
俊 御手洗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009270760A priority Critical patent/JP2011114719A/ja
Publication of JP2011114719A publication Critical patent/JP2011114719A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

【課題】基板に開口を有する高周波デバイスの高周波特性の低下を抑制することが可能な高周波デバイスを提供する。
【解決手段】基板11上に誘電体層15A、高周波素子16(スロットアンテナ16A、マイクロストリップライン16B)、誘電体層15B、RFIC回路18を順に形成する。高周波素子16(スロットアンテナ16A、マイクロストリップライン16B)に対向する位置の基板11に開口17(17A,17B)を設ける。誘電体層15上の開口17(17A,17B)に対向する位置には、誘電体材料または磁性材料からなる補充層21(21A,21B)を設ける。これにより開口17の形成により生じた基板11の誘電率または透磁率の低下が補われ、高周波デバイス1の高周波特性の低下を抑制することが可能となる。
【選択図】図2

Description

本発明は、MEMS(Micro Electro Mechanical Systems;マイクロマシン)技術を用いた高周波デバイスに関する。
テレビやラジオ放送、あるいは無線LAN(Local Area Network)の電波を送受信する回路の要素として、バンドパスフィルタやローパスフィルタは必須の要素であり、伝送信号の品質に多大な影響を与える重要なデバイスとなっている。この分野における代表的な製品としてはセラミックフィルタが挙げられる。セラミックフィルタとしては周波数帯ごとに種々のデバイスが提供されている。例えばテレビやラジオの送受信回路に用いられるMHz帯域ではSAW(Surface Acoustic Wave )フィルタが、無線LANや携帯機器の送受信回路に用いられるGHz帯域では積層セラミックフィルタが提供されている。
セラミックフィルタは高いフィルタ特性を提供する優れたデバイスであるが、サイズが大きいという課題を有している。近年では携帯電話、携帯プレイヤーおよびネットPC(Personal Computer)といった携帯機器にも、テレビ、ラジオおよび無線LANの機能が備わるようになってきたことから、これまでの特性を保ちつつ格段に小さいフィルタ素子が望まれている。
このようなセラミックフィルタの他に、高性能かつ小型のフィルタ素子の開発が進められている。その一例として、シリコン基板上に形成されるフィルタ素子があり、近年のCMOS(Complementary Metal Oxide Semiconductor)回路の高周波特性の向上に伴って特に注目度が高い。シリコン基板上にCMOSプロセスによって所望のフィルタ回路を形成することができれば、他のCMOS回路との混載回路も可能になり、セラミックフィルタを用いた場合よりも一桁以上小さな回路を実現することができる。
しかしながら、上記に例示したシリコン基板上のフィルタ素子では、同一周波数帯のセラミックフィルタと比較すると性能面でやや劣るという問題があった。シリコンはセラミック材料と比較して比抵抗値が小さいため、基板内で生じる渦電流や信号線と基板との間あるいは信号線間の不要な寄生容量により、信号損失が発生することが原因である。このような渦電流や寄生容量に対する対策としては、基板上の電子素子に対向する位置に開口を設けることにより、基板部分と素子との間での寄生容量や渦電流の発生を抑制する方法が提案されている(例えば、特許文献1,2参照)。
特開2003−101168号公報 特開2004−179380号公報
しかしながら、基板に開口を設けて基板を薄型化すると基板の誘電率または透磁率は空気の誘電率または透磁率にまで低下し、高周波特性が低下する。従って、高周波特性の低下を抑制するためには基板の薄型化によって低下した誘電率または透磁率を補う必要がある。上記寄生容量や渦電流の発生を抑制しつつ基板の薄型化によって低下した基板の誘電率または透磁率を補う方法としては、基板を面方向へ大きくする手法が挙げられ。しかし、このような手法では、素子の小型化の要求に反するものである。
本発明はかかる問題点に鑑みてなされたもので、その目的は、開口を有する基板を面方向へ大きくすることなく高周波特性の低下を抑制することが可能な高周波デバイスを提供することにある。
本発明による高周波デバイスは、開口を有する基板と、基板上の開口の少なくとも一部に対向する位置に設けられた高周波素子と、誘電体材料または磁性体材料により構成され、高周波素子上の開口の少なくとも一部に対向する位置に設けられた補充層とを備えたものである。
補充層は、前述のように開口を設け、薄型化したことによる基板の誘電率または透磁率の低下を補うものである。この補充層は、誘電体材料または磁性体材料のうちの一方からなる単層構造でもよいが、両材料の2層以上からなる積層構造としてもよい。
本発明の高周波デバイスでは、高周波素子上に設けた補充層により、薄型化によって生じた基板の誘電率または透磁率の低下が補われる。
本発明の高周波デバイスによれば、高周波素子上の開口に対向する位置に補充層を設けるようにしたので、基板の薄型化によって生じた誘電率または透磁率の低下を補うことができる。よって、基板を大型化することなく、基板に開口を有するメンブレン構造の高周波特性の低下を抑制することが可能になる。
本発明の第1の実施の形態に係る高周波デバイスの構成を表す平面図である。 図1に示した高周波デバイスの構成を表す断面図である。 図1に示した高周波デバイスの製造工程の一例を表す断面図である。 図3に続く工程を表す断面図である。 本発明の第2の実施の形態に係る高周波デバイスの構成を表す平面図である。 図5に示した高周波デバイスの構成を表す断面図である。 本発明の第3の実施の形態に係る高周波デバイスの構成を表す平面図である。 図7に示した高周波デバイスの構成を表す断面図である。
以下、本発明の実施の形態について、以下の順序で図面を参照しつつ詳細に説明する。
1.第1の実施の形態
(1−1)全体構成
(1−2)製造方法
2.第2の実施の形態
3.第3の実施の形態
1.第1の実施の形態
(1−1)全体構成
図1は本発明の第1の実施の形態に係る高周波デバイス1の平面構成を表したものである。図2は図1のI−I線における断面構成を表したものである。なお、図1ではプリント基板25は省略している。この高周波デバイス1では、基板11上に誘電体層15A、高周波素子16(スロットアンテナ16A,マイクロストリップライン16B)、誘電体層15BおよびRFIC(Radio Frequency Integrated Circuit)20がこの順に積層されている。誘電体層15上には補充層21(21A,21B)が設けられている。高周波デバイス1は貫通電極13および基板11上の電極パッド14B,14C、バンプ23A,23B、プリント基板25上のパッド24A,24Bを介してプリント基板25に実装されている。
基板11は例えばシリコン基板であるが、その他、合成石英、ガラス、金属、樹脂または樹脂フィルムなどからなるものでもよい。基板11には、スロットアンテナ16Aおよびマイクロストリップライン16Bに対向する位置にそれぞれ開口17A,17Bが設けられている。ここでは基板11に設けられた開口17Aでは基板11が完全に除去され、開口17Bでは基板11の一部が残っているが、開口17Aおよび開口14Bがいずれも基板11を貫通していてもよい。基板11に開口17を設ける理由は、高周波素子16とRFIC20との間に生じる高周波信号(タンジェントデルタ、tanδ)の減衰を低減することにある。通常、シリコンによって4dB/mm程度の高周波信号の減衰があるが、高周波素子16に対向する位置のシリコン基板を除去して開口17を設けることにより、後述する誘電体層15による高周波信号の減衰(例えばBCBでは0.4dB/mm程度の減衰)のみに低減することができる。
なお、開口17と高周波素子16とが対向するとは、両者が少なくとも一部において上下方向(基板11の厚さ方向)で重なる関係にあることをいう。すなわち、開口17の大きさおよび形状が高周波素子16のそれに完全に一致する場合だけではなく,上記効果を得ることができる程度であれば、両者の一部のみが上下方向(基板11の厚さ方向)で重なる関係にある場合も含むものである。これは後述の開口17と補充層21との対向関係においても同様である。
誘電体層15としては例えばベンゾシクロブテン(BCB)、ポリイミド(PI)、パリレンおよびダイヤモンドライクカーボン(DLC)などの有機材料の他に、酸化ケイ素(SiO2)などの無機材料を用いることができる。なお、誘電体層15は基板11と、高周波素子16、RFIC20および補充層21との接着層としても働き、特にBCBを用いることによって、これらの接続処理を280度程度の低温で行うことが可能となる。
貫通電極13は基板11を貫通しており、その上下に電極パッド14A,14Bが設けられている。貫通電極13の材料としては、例えば銅(Cu)を用いることができるが、アルミニウム(Al)を用いてもよく特に限定されない。電極パッド14A,14Bの材料としては、例えばアルミニウムを用いることができるが、その他の金属材料を用いてもよい。
高周波デバイス1に実装される高周波素子16は、例えばスロットアンテナ16Aおよびその伝送路としてのマイクロストリップライン16Bから構成されている。高周波素子16は、マイクロストリップライン16Bにおいて、ビア19および電極パッド19Bを介して誘電体層15上に設けられたRFIC20に接続されている。スロットアンテナ16Aおよびマイクロストリップライン16Bの材料としては、例えばアルミニウムを用いることができるがその他の金属材料を用いてもよい。
RFIC20は、電極パッド19Bおよびビア19を介して高周波素子16に接続されると共に、電極パッド18B、ビア18および電極パッド14Aを介して貫通電極13に接続されている。RFIC20、ビア18,19および電極パッド18B, 19Bは、例えば高周波素子16と同様にアルミニウムを用いることができるが、金等のその他の金属材料を用いてもよい。
誘電体層15上の補充層21(21A,21B)は基板11に設けられた開口17(17A,17B)に対向する位置にある。具体的には、補充層21A、開口17Bおよびマイクロストリップライン16B、補充層21B、開口17Aおよびマイクロストリップライン16Aがそれぞれ対向する位置関係になっている。この補充層21は基板11に開口17を設けることによって低下した基板11の誘電率または透磁率を補うためのものである。そのため、その材料としては誘電率または透磁率が大きく、高周波(ミリ波)における誘電損失や磁性損失が小さいものを用いることが好ましい。このような材料としては、誘電体材料または磁性体材料がある。誘電体材料としては、例えば石英(合成石英)、酸化マグネシウム(MgO)、アルミナ(Al23)、チタン化マグネシウム、ポリテトラフルオロエチレン、チタン酸バリウム(BaTiO3)、PZT(鉛、ジルコニア、チタンセラミック)チタン酸ストロンチウム(SrTiO3)およびミリ波用セラミックなどが挙げられる。磁性体材料としては、例えばフェライト材料としてFe,Co,Ni,Mn,Zn等の磁性金属およびその酸化物、ガーネット型結晶構造(組成式はRFe512(Rは希土類元素))のYIG(Yttrium Iron Garnet)等が挙げられる。これらの誘電率は1000台であり、誘電体層15の誘電率と合成することにより、低下した基板11の誘電率が補われる。なお、ここでは補充層は、補充層21A,21Bのように2つに分割されているが、両者を一体化してもよく,更には基板全面に渡るように設けてもよい。
シールド層22は補充層21B上に積層され、電磁遮蔽効果(シールド効果)を有するものである。シールド層22を高周波素子16に対応する位置に適宜設けることによって、高周波素子16から放射される電磁波の指向性が制御される。シールド層22は、例えば補充層21B上に銅がスパッタされた厚さ0.3mmのアルミナ基板を用いることができる。シールド層22の材料としてはこの他に、例えば渦電流損失が大きなフェライト材料または鉄板などを用いてもよい。また、誘電体損失の大きな材料を用いてもよく、例えばABS(Acrylonitrile butadiene styrene )材等のプラスチックが挙げられる。渦電流損失および誘電体損失はエネルギー損失であるため、電磁波は熱エネルギーとして消費される。すなわち、スロットアンテナ16Aから放射される電磁波は、スロットアンテナ16Aに対応する位置(ここでは補充層21B上)にシールド層22を設けたことにより、上方への放射が遮蔽され、下方(基板11の裏面側)への指向性が高められる。
因みに、渦電流損失をPe、シールド層22の厚みをt、高周波素子16の周波数をf、最大磁束密度をBm、シールド層22の抵抗率をρ、比例定数をkeとすると、渦電流損失は以下の式(1)で表される。
Figure 2011114719
式(1)からわかるように、シールド層22の厚みを調整することで渦電流損失、すなわちシールド効果を制御できる。なお、誘電体損失はtanδで表される。
次に、高周波デバイス1の製造方法について、図3および図4を用いて説明する。
(1−2)製造方法
まず、図3(A)に示したように基板11に貫通電極13を形成する。具体的には、例えば厚さ500μmの基板11の表面にエッチングマスクをパターニングする。次に、DRIE (Deep Reactive Ion Etching)装置による1000ステップのボッシュプロセスを真空条件下にて行い、基板11を厚み方向にエッチングする。続いて、裏面を例えばアルミナ研磨剤にて基板11の厚みが400μmになるまで研磨して貫通孔11Aを形成する。そののち、基板11を例えば熱酸化パージ炉(酸素雰囲気常圧下、1000℃)内に3時間以上保持して貫通孔11Aの表面および基板11全体に熱酸化膜(図示せず)を形成する。次に、シード層12として貫通孔11Aの表面、基板11の表面および裏面に、例えばスパッタにより厚さ50nmの下地チタン(Ti)および厚さ300nmの銅薄膜(Cu)を形成する。次に、電解銅メッキにより貫通孔11Aに銅を充填する。続いて化学処理(塩化第二鉄エッチング)またはレーザ加工処理をし、応力を解除するために過酸化水素水と専用高速CMP液によって片面ずつ交互に複数回、基板11を研磨して貫通電極12を形成する。次に、CMPによる研磨後の貫通電極12の銅は経時変化により酸化されているため10%硫酸により還元する。そののち、電極パッド14A,14B,14Cとしてフォトリソグラフィおよびリフトオフ工程によって、直径100μm、厚さ100nmのアルミニウム薄膜を形成する。電極パッド14A、14B,14Cとしては金薄膜を用いることも可能であるが、次の工程でのBCBのデスカム処理におけるフッ素プラズマの照射によって金薄膜はダメージを受けるため、アルミニウム薄膜を用いることが好ましい。
続いて、図3(B)に示したように、基板11の表面および電極パッド14A上に誘電体層15Aしたのち、高周波素子16としてスロットアンテナ16Aおよびマイクロストリップライン16Bを形成する。具体的には、基板11の表面上に感光性樹脂(ダウケミカル社製BCB4024−40)を例えば厚みが20μm程度になるように1500r.p.mにてスピンコート塗布して3分間露光したのち、メシチレン35℃で10分間の攪拌現像を行いスピン乾燥させる。次に、乾燥させた誘電体層15A上に、上記フォトリソ工程を用いて厚さ50nmの下地チタンおよび厚さ100nmのアルミニウム薄膜をスパッタしてスロットアンテナ16Aおよびマイクロストリップライン16Bを形成する。
続いて、図3(C)に示したように誘電体層15A、スロットアンテナ16Aおよびマイクロストリップライン16B上に、上記誘電体層15Aの形成と同様の方法を用いて例えば厚さ200μmの誘電体層15Bを形成する。
続いて、図3(D)に示したように、基板11の裏面に開口17を形成する。具体的には、例えばフォトリソグラフィ法を用いて基板11の裏面にアルミニウム薄膜のエッチングマスクをパターニングする。次に、DRIE(Deep Reactive Ion Etching)装置によって例えば850ステップのボッシュプロセスを真空条件下、例えば圧力0.01パスカル程度にまで減圧して基板11をエッチングすることによって開口17を形成する。
続いて、図4(A)に示したようにRFIC20と貫通電極13および高周波素子16とを接続させるビア18,19および電極パッド18B,19Bを形成する。具体的には電極パッド14Aおよびマイクロストリップライン16Bに対応する位置に、例えばSF6および酸素プラズマを用いた反応性イオンエッチングによって直径30μmの貫通孔18A,19Aを形成する。そののち、上記貫通電極13の形成と同様の方法を用いてビア18,19および電極パッド18B,19Bを形成する。
続いて、図4(B)に示したようにRFIC20、補充層21(21A,21B)およびシールド層22を形成する。具体的には、上記フォトリソ工程を用いて厚さ50nmの下地チタンおよび厚さ100nmのアルミニウム薄膜をスパッタしてRFIC20および補充層21 (21A,21B)を形成する。次に、補充層21B上に銅をスパッタしたのち、0.3mmのアルミナ薄膜を成膜し150℃,100kPaにて熱圧着する。そののち280℃,1時間の加熱処理を行うことによって誘電体層15Aおよび誘電体層15Bの重合と、誘電体層15を介した基板11とRIFC20および補充層21との接着が完了する。これにより高周波デバイス1が完成する。
最後に、図4(C)に示したように、高周波デバイス1の電極パッド14B,14Cと、プリント基板上のパッド24A,24Bとをバンプ23A,23Bを介して接続し、高周波デバイス1をプリント基板25に実装する。
前述のように高周波デバイス1では基板11に開口17を設けることにより、基板11と高周波素子16との間に生じる寄生容量や渦電流の発生が抑制される。ところが、開口17を設けたことによって基板11の誘電率または透磁率が低下するため、高周波デバイス1の高周波特性が低下する。
これに対して、本実施の形態の高周波デバイス1では、誘電体層15上の開口17に対向する位置に誘電体材料または磁性材料からなる補充層21が設けられているので、基板11、誘電体層15および補充層21による合成誘電率または合成透磁率が大きくなる。すなわち開口17を設けたことによる誘電率および透磁率の低下を抑制することが可能となる。
以上のように本実施の形態の高周波デバイス1では、誘電体層15上の開口17に対向する位置に補充層21を設けるようにしたので、開口17を形成したことにより低下した基板11の誘電率または透磁率が補われる。これにより基板を面方向に大型化することなく、高周波デバイス1の高周波特性の低下を抑制することができる。
また、基板11、誘電体層15および補充層21として用いる材料および厚み等の条件を調整することによって、基板11を小型化することができる。すなわち、高周波デバイス1の小型化を図ることも可能となる。
加えて、基板11に設けられた開口17に対向する位置に補充層21を設けることにより、メンブレンの機械的強度の低下を補強することができるという効果がある。
以下、他の実施の形態について説明するが、上記第1の実施の形態と同一構成部分については同一符号を付してその説明は省略する。各実施の形態の作用効果については、第1の実施の形態と同様である。
2.第2の実施の形態
図5は、本発明の第2の実施の形態に係る高周波デバイス2の平面構成を表したものである。図6は図5のII−II線における断面構成を表したものである。この高周波デバイス2は、6
0GHzの逆F型アンテナ26Aおよび60GHzのバンドパスフィルタ26Bから構成された高周波素子26を誘電体層15A上に有している。高周波素子26(26A,26B)に対向する基板11には開口27(27A,27B)が設けられ、誘電体層15B上には補充層31(31A,31B)およびシールド層32がこの順に設けられている。なお、ここでは開口27Bはバンドパスフィルタ26Bに対向する基板11の一部に設けられているが、バンドパスフィルタ26Bに対向する基板11のすべてに開口27を設けてもよい。
逆F型アンテナ26Aは、金属材料、例えばアルミニウムにより形成されている。バンドパスフィルタ30Bには、バンド幅7GHzで、4分の1の波長が3段階で形成されている。このバンドパスフィルタ30Bも逆Fアンテナ30Aと同様に、例えばアルミニウムを用いることができるがその他の金属材料を用いてもよい。
補充層31(31A,31B)としては、例えば厚さ0.5mmのアルミナが用いることができるが、その他の誘電体材料または磁性体材料を用いてもよい。
補充層31B上のシールド層32としては、例えば厚さ0.2mmの銅板を用いることができるが、シールド効果を有する材料であればその他の材料を用いて形成するようにしてもよい。このようなシールド層32を誘電体層15上のバンドパスフィルタ26Bに対向する位置に設けることにより、バンドパスフィルタ26Bから放射される電磁波の指向性を下に向けることができる。
3.第3の実施の形態
図7は、本発明の第3の実施の形態に係る高周波デバイス3の平面構成を表したものである。図8は図3のIII−III線における断面構成を表したものである。この高周波デバイス3は、擬
似八木アンテナ36Aおよびマイクロストリップライ36Bから構成された高周波素子36を誘電体層15A上に有している。高周波素子36(36A,36B)に対向する基板11には開口37(37A,37B)が設けられている。誘電体層15B上における基板11に形成された開口37Bに対向する位置には補充層41が設けられている。更に、補充層41を挟み込むようにシールド層42(42A,42B)が設けられている。
疑似八木アンテナ36Aおよびマイクロストリップライン36Bとしては、例えばアルミニウムを用いることができるが、これに限らずその他の誘電体材料または磁性体材料を用いてもよい。
誘電体層15上の補充層41は例えば厚さ0.2mmの銅薄膜により形成されたものであり、マイクロストリップライン40Bに対向して設けられた開口37Bの上にある。
シールド層42としては、例えば厚さ0.3mmのフェライト板を用いることができるがその他のシールド効果を有する材料を用いてもよい。このシールド層42を誘電体層15上に設けることにより、マイクロストリップライン36Bによる電磁放射を減衰させることができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では補充層として誘電体材料または磁性体材料からなる単層膜を用いたが、誘電体材料および磁性体材料をからなる層を少なくとも2層以上積層した多層膜を用いてもよい。
1,2,3…高周波デバイス、11…基板、11A…貫通孔、12…シード層、13…貫通電極、14A,14B,14C…電極パッド、15(15A,15B)…誘電体層、16,26,36…高周波素子、16A…スロットアンテナ、16B,36B…マイクロストリップライン、26A…逆F型アンテナ、26B…バンドパスフィルタ、36A…擬似八木アンテナ17(17A,17B)…開口、18,19…ビア、18A,19A…貫通孔、18B,19B…電極パッド、20…RFIC、21(21A,21B),31(31A,31B),41…補充層、22,32,42(42A,42B)…シールド層、23(23A,23B)…バンプ、24(24A,24B)…パッド、25…プリント基板。

Claims (4)

  1. 開口を有する基板と、
    前記基板上の前記開口の少なくとも一部に対向する位置に設けられた高周波素子と、
    誘電体材料または磁性体材料により構成され、前記高周波素子上の前記開口の少なくとも一部に対向する位置に設けられた補充層と
    を備えた高周波デバイス。
  2. 前記基板と前記高周波素子との間に誘電体層を有する、請求項1に記載の高周波デバイス。
  3. 前記高周波素子と前記補充層との間に他の誘電体層を有する、請求項2に記載の高周波デバイス。
  4. 前記補充層上に金属材料からなるシールド層を有する、請求項1に記載の高周波デバイス。
JP2009270760A 2009-11-27 2009-11-27 高周波デバイス Pending JP2011114719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009270760A JP2011114719A (ja) 2009-11-27 2009-11-27 高周波デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270760A JP2011114719A (ja) 2009-11-27 2009-11-27 高周波デバイス

Publications (1)

Publication Number Publication Date
JP2011114719A true JP2011114719A (ja) 2011-06-09

Family

ID=44236709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270760A Pending JP2011114719A (ja) 2009-11-27 2009-11-27 高周波デバイス

Country Status (1)

Country Link
JP (1) JP2011114719A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792104A (zh) * 2016-09-15 2019-05-21 索尼移动通讯有限公司 多层陶瓷基结构的突起上的天线

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792104A (zh) * 2016-09-15 2019-05-21 索尼移动通讯有限公司 多层陶瓷基结构的突起上的天线
JP2019530327A (ja) * 2016-09-15 2019-10-17 ソニーモバイルコミュニケーションズ株式会社 多層セラミック系構造体の突出部上のアンテナ
US11005156B2 (en) 2016-09-15 2021-05-11 Sony Mobile Communications Inc. Antenna on protrusion of multi-layer ceramic-based structure
CN109792104B (zh) * 2016-09-15 2021-09-14 索尼移动通讯有限公司 天线装置、天线组装件和通信装置

Similar Documents

Publication Publication Date Title
US7741162B2 (en) Method for manufacturing high-frequency module device
US9911530B2 (en) Coil component and method of manufacturing the same
US6714422B2 (en) High frequency module device and method for its preparation
US9147512B2 (en) Coil parts and method of fabricating the same
CN111345121A (zh) 玻璃配线基板、其制造方法以及半导体装置
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
JP2003264348A (ja) 高周波モジュール
US20130234820A1 (en) Common mode filter and fabrication method thereof
TWI692845B (zh) 使用具有導電性的模製材料之電子電路封裝
JP2003188338A (ja) 回路基板装置及びその製造方法
TW201138054A (en) Interposer, module, and electronics device including the same
JP2002270462A (ja) マイクロ機電技術を応用して製作された高周波通信用集積受動素子とその設計方法
JP2009290606A (ja) 分波器および無線通信機器
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
US11006516B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP5710560B2 (ja) 導体パターン及びこれを含む電子部品
JP5054413B2 (ja) アンテナ素子及び半導体装置
US9406427B2 (en) Transformer devices
JP2011114719A (ja) 高周波デバイス
KR101514500B1 (ko) 공통 모드 필터용 기판 제조 방법 및 이에 따라 제조된 공통 모드 필터용 기판
JP2010114302A (ja) インダクタモジュール,半導体装置
TW202111743A (zh) 包含用於信號洩漏減少之電感耦合器之基板
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JPH09252191A (ja) 回路基板装置
JP2006333127A (ja) 高周波フィルタ部品、デュプレクサ、高周波モジュール及び無線通信機器