JP2010114302A - インダクタモジュール,半導体装置 - Google Patents
インダクタモジュール,半導体装置 Download PDFInfo
- Publication number
- JP2010114302A JP2010114302A JP2008286481A JP2008286481A JP2010114302A JP 2010114302 A JP2010114302 A JP 2010114302A JP 2008286481 A JP2008286481 A JP 2008286481A JP 2008286481 A JP2008286481 A JP 2008286481A JP 2010114302 A JP2010114302 A JP 2010114302A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- magnetic
- region
- isolation region
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】インダクタ特性の向上とモジュールの小型化とを実現する。
【解決手段】第1インダクタ201と第2インダクタ202との間に、アイソレーション領域301を形成する。ここでは、第1インダクタ201と第2インダクタ202との間にて、このアイソレーション領域301を挟む一対の領域とは、異なる透磁率の材料を用いて、アイソレーション領域301を形成する。
【選択図】図1
【解決手段】第1インダクタ201と第2インダクタ202との間に、アイソレーション領域301を形成する。ここでは、第1インダクタ201と第2インダクタ202との間にて、このアイソレーション領域301を挟む一対の領域とは、異なる透磁率の材料を用いて、アイソレーション領域301を形成する。
【選択図】図1
Description
本発明は、インダクタモジュール、半導体装置に関する。特に、本発明は、複数のインダクタが基板に並んで形成されているインダクタモジュール、および、このインダクタモジュールを含む半導体装置に関する。
テレビチューナは、数十MHzから1GHzの広い周波数帯に対応する必要がある。このため、テレビチューナにおいては、多くのインダクタを必要とし、装置の小型化が困難な場合がある。
この不具合の改善のために、テレビチューナにおいては、複数のインダクタが基板の面に並んで形成されているインダクタモジュールが用いられている。
具体的には、SiやSiGeなどの半導体にアナログ高周波回路が集積されたシリコンチューナなどの半導体装置に、インダクタモジュールを用いることで、装置の小型化を実現している。
そして、インダクタモジュールは、たとえば、磁性体基板を磁性コアとして用いており、この磁性体基板の面にコイルパターンを導電材料で設けることで形成される(たとえば、特許文献1参照)。
しかしながら、インダクタモジュールにおいては、インダクタにて発生する磁束が、他のインダクタの磁束に作用して、渦電流の損失が発生する場合があり、インダクタ特性に悪影響を与える場合がある。また、たとえば、基板において近傍に並ぶインダクタ間において、磁場が相互作用して、インダクタ特性にバラツキが生ずる場合がある。
これらの不具合が発生することを防止するためには、複数のインダクタ間の距離を長くして、互いを離すことが考えられる。しかし、この場合には、モジュールの面積が大きくなり、装置の小型化の実現が困難になる。
したがって、本発明は、インダクタ特性の向上とモジュールの小型化とを実現可能なインダクタモジュール,半導体装置を実現する。
本発明のインダクタモジュールは、少なくとも第1インダクタと第2インダクタとが面に並んで形成されている基板を含み、前記基板は、前記第1インダクタと前記第2インダクタとの間に位置する第1透磁率領域が、第1の透磁率の材料で形成されていると共に、前記第1インダクタと前記第2インダクタとの間にて前記第1透磁率領域を挟む一対の第2透磁率領域が、前記第1の透磁率と異なる第2の透磁率の材料で形成されている。
本発明の半導体装置は、少なくとも第1インダクタと第2インダクタとが基板の面に並んで形成されているインダクタモジュールを含み、前記基板は、前記第1インダクタと前記第2インダクタとの間に位置する第1透磁率領域が、第1の透磁率の材料で形成されていると共に、前記第1インダクタと前記第2インダクタとの間にて前記第1透磁率領域を挟む一対の第2透磁率領域が、前記第1の透磁率と異なる第2の透磁率の材料で形成されている。
本発明においては、基板において第1インダクタと第2インダクタとの間に位置する第1透磁率領域を、第1の透磁率の材料で形成する。そして、第1インダクタと第2インダクタとの間にて第1透磁率領域を挟む一対の第2透磁率領域を、第1の透磁率と異なる第2の透磁率の材料で形成する。これにより、第1インダクタにて発生する磁束が第2インダクタへ漏れること、および、第2インダクタにて発生する磁束が第1インダクタへ漏れることを、第1透磁率領域が防止し、第1インダクタと第2インダクタとを第1透磁率領域がアイソレーションする。
本発明によれば、インダクタ特性の向上とモジュールの小型化とを実現可能なインダクタモジュール,半導体装置を実現することができる。
以下より、本発明の実施形態について説明する。説明は、下記の手順で行う。
1.第1実施形態(磁性体基板)
2.第2実施形態(ハイブリッド基板)
1.第1実施形態(磁性体基板)
2.第2実施形態(ハイブリッド基板)
<1.第1実施形態>
[構成]
図1と図2は、本発明の第1実施形態に係るインダクタモジュールの要部について、模式的に示す図である。ここで、図1は、インダクタモジュールの上面図である。一方で、図2は、インダクタモジュールの断面図である。図2においては、図1に示すX1−X2部分の断面について示している。
[構成]
図1と図2は、本発明の第1実施形態に係るインダクタモジュールの要部について、模式的に示す図である。ここで、図1は、インダクタモジュールの上面図である。一方で、図2は、インダクタモジュールの断面図である。図2においては、図1に示すX1−X2部分の断面について示している。
インダクタモジュール1は、図1に示すように、基板101を含む。
この基板101は、図2に示すように、上層磁性体111と、下層磁性体112とを有しており、上層磁性体111と下層磁性体112とのそれぞれは、垂直方向zに積み重なっており、互いの面が対面するように配置されている。
本実施形態においては、上層磁性体111と下層磁性体112とのそれぞれは、たとえば、フェライトであって、磁性体によって形成されている。
具体的には、これらは、MnZn系フェライト,NiZn系フェライト,NiZnCu系フェライト,Ba系フェライト,CoFe系軟磁性合金,Fe系軟磁性合金,Co系軟磁性合金,NiFe系軟磁性合金などのいずれかの磁性体によって形成されている。
基板101においては、図1に示すように、第1インダクタ201と第2インダクタ202とが、内部に設けられている。第1インダクタ201と第2インダクタ202とのそれぞれは、水平面(xy面)において、平面のコイルパターンが、中心から外側に向かって、時計回りで螺旋状に回転するように設けられている。
ここでは、第1インダクタ201と第2インダクタ202とのそれぞれは、図2に示すように、下層磁性体112において、上層磁性体111に対面する面に形成されている。第1インダクタ201と第2インダクタ202とのそれぞれは、平面コイルであって、下層磁性体112の水平面(xy面)にコイル面が沿っており、この水平面にてx方向に並んでいる。
本実施形態においては、第1インダクタ201と第2インダクタ202とのそれぞれは、たとえば、銅(Cu)などの金属の導電材料によって形成されている。
そして、第1インダクタ201と第2インダクタ202とのそれぞれにおいては、図1および図2に示すように、中心に位置する一端部に、第1電極211,212が電気的に接続するように設けられている。また、第1インダクタ201と第2インダクタ202とのそれぞれにおいては、図1に示すように、他端部に、第2電極221,222が電気的に接続するように設けられている。
この第1電極211,212と、第2電極221,222とのそれぞれは、たとえば、金(Au)などの金属の導電材料によって形成されている。
基板101においては、図1および図2に示すように、アイソレーション領域301が設けられている。
アイソレーション領域301は、図1に示すように、基板101の水平面(xy面)において、第1インダクタ201の周囲を囲うように設けられている。
ここでは、アイソレーション領域301は、図2に示すように、上層アイソレーション領域311と下層アイソレーション領域312とを含む。
上層アイソレーション領域311は、上層磁性体111において、垂直方向zに貫通するように設けられている。そして、下層アイソレーション領域312は、下層磁性体112において、垂直方向zに貫通するように設けられている。
このアイソレーション領域301は、基板101の面において、アイソレーション領域301を挟む一対の領域302に対して、透磁率が異なる材料で形成されている。
本実施形態においては、上述したように、アイソレーション領域301を挟む一対の領域302は、上層磁性体111と下層磁性体112とであって、フェライトのような、透磁率が高い磁性体によって形成されている。これに対して、アイソレーション領域301は、この領域302よりも透磁率が低い非磁性体によって形成されている。
具体的には、アイソレーション領域301は、ポリイミド,エポキシ樹脂,BCB(ベンゾシクロブテン),フッ素系樹脂,ガラス系,二酸化ケイ素のいずれかの非磁性体である絶縁材料によって、形成されている(上記材料は、すべて透磁率が1)。特に、アイソレーション領域301と、このアイソレーション領域301を挟む一対の領域302との間においては、アイソレーション領域301が一対の領域302に対して1/1000〜1/2程度の透磁率であることが好適である。
なお、透磁率は、磁性体の磁気特性を示す量であって、磁束密度(B)と磁界(H)の比(μ=B/H)である。一般に、透磁率としては、「初透磁率」と「最大透磁率」が用いられるが、本実施形態においては、「初透磁率」を指す。
[製造方法]
以下より、本実施形態において、上記のインダクタモジュールを製造する製造方法の要部について説明する。
以下より、本実施形態において、上記のインダクタモジュールを製造する製造方法の要部について説明する。
図3から図13は、本発明の第1実施形態に係るインダクタモジュールの製造方法において、各工程にて製造される要部を示す図である。この図3から図13において、(a)は、上面図であり、(b)は、拡大上面図である。(a)においては、マトリクス状に複数のインダクタモジュールが並んでおり、(b)は、この(a)においてマトリクス状に並んだ一のインダクタモジュールを拡大して示している。また、図3から図13において、(c)は、断面図である。(c)は、(b)のX1−X2部分について示している。
まず、図3に示すように、下層磁性体112を準備すると共に、図4に示すように、下層磁性体111を準備する。
ここでは、図3(a),(b),(c)に示すように、下層磁性体112として、フェライト基板を用意する。
たとえば、Ba系フェライトなどのように強磁性体からなる板状なフェライト基板を、950℃の大気中において焼成することによって、焼成後の厚みが400μmである下層磁性体112を用意する。
そして、これと同様に、図4(a),(b),(c)に示すように、上層磁性体111として、フェライト基板を用意する。
つぎに、図5に示すように、下層磁性体112に孔H2を形成すると共に、図6に示すように、上層磁性体111に、孔H1を形成する。
ここでは、図5(a),(b),(c)に示すように、下層磁性体112において下層アイソレーション領域312を形成する領域に、孔H2を形成する。たとえば、ドリルを用いて、下層磁性体112を削ることで、この孔H2を形成する。たとえば、孔H2の幅が、20〜200μmになるように、形成する。
具体的には、図5(a),(b)に示すように、下層磁性体112の面において、孔H2が矩形を描くように連続的に形成する。また、図5(c)に示すように、下層磁性体112の一方面から他方面の間において貫通するように、この孔H2を形成する。
そして、これと同様に、図6(a),(b),(c)に示すように、上層磁性体111において上層アイソレーション領域311を形成する領域に、孔H1を形成する。
なお、ドリルの他に、レーザやブラストなどを用いて、孔H1,H2の形成を行っても良い。
つぎに、図7に示すように、下層磁性体112に下層アイソレーション領域312を形成すると共に、図8に示すように、上層磁性体111に上層アイソレーション領域311を形成する。
ここでは、図7(a),(b),(c)に示すように、下層磁性体112に形成した孔H2に、非磁性体を埋め込むことによって、下層アイソレーション領域312を形成する。
具体的には、たとえば、エポキシ樹脂などの絶縁材料が溶解された塗布液を、下層磁性体112の孔H2に充填するように、下層磁性体112の一方の面に塗布する。その後、熱処理を実施した後に、バフまたはグラインディングによって、その下層磁性体112の面を研磨する。このようにすることによって、図7(a),(b),(c)に示すように、孔H2の内部に、下層アイソレーション領域312を形成する。
そして、これと同様に、図8(a),(b),(c)に示すように、上層磁性体111に上層アイソレーション領域311を形成する。
なお、上記においては、上層磁性体111と下層磁性体112との面において、孔H1,H2が矩形を描くように連続的に形成されている。このため、上層磁性体111と下層磁性体112とにおいては、孔H1,H2が設けられた内部の位置が、変化してしまう場合がある。このため、これを防止するために、たとえば、上層磁性体111と下層磁性体112との一方の面に、支持基板(図示なし)を貼り付けた後に、孔H1,H2を形成しても良い。
また、上記においては、孔H1,H2の内部に絶縁材料を充填して、アイソレーション領域301を形成する場合について説明したが、これに限定されない。孔H1,H2以外の部分に、絶縁材料が残っていても良い。このため、バフまたはグラインディングによる研磨を実施しなくても良い。
つぎに、図9に示すように、下層磁性体112の表面に、コイル溝CMを形成する。
ここでは、図9(a),(b),(c)に示すように、第1インダクタ201と第2インダクタ202とを形成する領域に、コイル溝CMを形成する。
具体的には、図9(a),(b)に示すように、下層磁性体112の水平面(xy面)において、中心から外側に向かって、時計回りで螺旋状に回転するように、コイル溝CMを形成する。また、図9(c)に示すように、下層磁性体112の水平面(xy面)の一部を除去することで、このコイル溝CMを形成する。
たとえば、感光性樹脂からなるドライ・フィルム(Dry Film)(図示なし)を、下層磁性体112の表面に形成する。その後、フォトリソグラフィ技術によって、ドライフィルムについて、パターン露光処理と現像処理とを順次実施することで、下層磁性体112の表面にマスクパターン(図示なし)を形成する。ここでは、第1インダクタ201と第2インダクタ202とを形成する領域を、マスクパターンが被覆し、その他の領域をマスクパターンが被覆しないように、このマスクパターンを形成する。そして、このマスクパターンをマスクとして、下層磁性体112の表面の一部を、ブラスターで除去する。このようにすることで、下層磁性体112の表面に、コイル溝CMを形成する。たとえば、コイル溝CMは、深さが、30μmになるように形成される。そして、有機溶剤でマスクパターンを溶解させて、下層磁性体112の表面から取り除く。
つぎに、図10に示すように、第1インダクタ201と第2インダクタ202とを下層磁性体112に形成する。
ここでは、図10(a),(b),(c)に示すように、コイル溝CMに対応するように、第1インダクタ201と第2インダクタ202とを形成する。
具体的には、図10(a),(b)に示すように、下層磁性体112の水平面(xy面)において、コイルパターンが、中心から外側に向かって、時計回りで螺旋状に回転するように、第1インダクタ201と第2インダクタ202とを形成する。また、図10(c)に示すように、下層磁性体112のコイル溝CMを埋め込むことで、第1インダクタ201と第2インダクタ202とを形成する。
たとえば、下層磁性体112にてコイル溝CMが形成された表面に、シードメタル層(図示なし)を形成する。たとえば、厚みが100nmのニッケル(Ni)層(図示なし)と厚みが500nmの銅(Cu)層とを、スパッタ装置を用いて、スパッタリング法によって、順次、成膜することで、このシードメタル層を形成する。その後、電解めっき法によって、シードメタル層上に、たとえば、厚みが30μmの銅(Cu)層(図示なし)を成膜する。そして、CMP(Chemical Mechanical Polish)装置を用いて、下層磁性体112にてコイル溝CMが形成された表面について、平坦化処理を施す。このようにすることによって、コイル溝CMに導電材料を埋め込んで、第1インダクタ201と第2インダクタ202とを形成する。
つぎに、図11に示すように、上層磁性体111と下層磁性体112とを接合する。
ここでは、図11(a),(b),(c)に示すように、上層磁性体111に設けられた上層アイソレーション領域311と、下層磁性体112に設けられた下層アイソレーション領域312とを互いに対応させて、接合を行い、基板101が構成される。
たとえば、磁性体を含む接着シート(図示なし)を、上層磁性体111の下面に圧着して固定する。そして、上層磁性体111にて接着シートが設けられた下面と、下層磁性体112にて第1および第2のインダクタ201,202が設けられた上面とを、対面させて重ねる。その後、加重を与えた状態において、約200℃で熱硬化させて、上層磁性体111と下層磁性体112とを接合させる。
なお、上記の接着シートの接着材料としては、磁性樹脂接着剤、非磁性樹脂接着剤のいずれを用いても良い。
つぎに、図12に示すように、上層磁性体111に開口K11,K12,K21,K22を形成する。
ここでは、図12(a),(b)に示すように、上層磁性体111において、第1電極211,212および第2電極221,222を形成する領域に、開口K11,K12,K21,K22を形成する。
具体的には、図12(b)に示すように、下層磁性体112に設けられた第1および第2のインダクタ201,202にて中心に位置する一端部に対応するように、上層磁性体111に開口K11,K21を形成する。さらに、図12(b)に示すように、下層磁性体112に設けられた第1および第2のインダクタ201,202にて中心から外側へ螺旋状に描かれて設けられた他端部に対応するように、上層磁性体111に、開口K12,K22を形成する。
上記においては、図12(c)に示すように、下層磁性体112に設けられた第1および第2のインダクタ201,202にて中心に位置する一端部の表面が露出するように、上層磁性体111を貫通させて、開口K11,K21を形成する。図示を省略しているが、開口K21,K22についても同様に、上層磁性体111を貫通させて形成する。
たとえば、レーザを用いて、上層磁性体111の一部を除去することで、この開口K11,K12,K21,K22を形成する。
なお、ブラスターや、ウェットエッチング処理などの他の処理によって、この開口K11,K12,K21,K22を形成してもよい。
つぎに、図13に示すように、第1電極211,212および第2電極221,222を形成する。
ここでは、図13(b)に示すように、開口K11,K12,K21,K22に対応するように、第1電極211,212および第2電極221,222を形成する。
具体的には、図13(c)に示すように、上層磁性体111に設けられた開口K11,K21に導電材料を埋め込むことによって、第1電極211,212を形成する。図示されていないが、第2電極221,222についても、同様にして、第1電極211,212と同時に形成する。
たとえば、厚みが5μmである、ニッケル(Ni)と金(Au)との積層体を、無電解めっき法によって成膜して、開口K11,K12,K21,K22に導電材料を埋め込み、第1電極211,212および第2電極221,222を形成する。
そして、各部が設けられた基板101をダイシングすることによって、図1,図2に示したように、第1および第2のインダクタ201,202を含むインダクタモジュール1が形成される。
[動作]
以下より、本実施形態において、上記のインダクタモジュール1の動作について説明する。
以下より、本実施形態において、上記のインダクタモジュール1の動作について説明する。
図14と図15は、本発明の第1実施形態に係るインダクタモジュールにて発生する磁束の磁場を示す断面図である。図14と図15において、(a)は、本発明の第1実施形態に係るインダクタモジュール1の場合を示しており、(b)は、インダクタモジュール1に対してアイソレーション領域301が設けられていない場合を示している。そして、図14,図15においては、矢印の太さが太い程、磁場強度が強いことを示している。
第1インダクタ201の第1電極211と第2電極221との間に電流を流した場合には、図14にて矢印で示すように、磁場が発生する。
ここでは、第1インダクタ201の右側部分においては、上部から下部へ円弧を描くように、外側へ向けて磁場が発生する。一方で、第1インダクタ201の左側部分においては、下部から上部へ円弧を描くように、磁場が発生する。第1インダクタ201においては、近傍に強磁場SJが生じ、第1インダクタ201から離れるに伴って、中磁場MJ、弱磁場JJが生ずる。
第1インダクタ201の外側部分は、透磁率が高い磁性体によって形成されているので、強磁場SJは、近傍から外側に向けて発生する。
しかし、本実施形態のインダクタモジュール1においては、図14(a)に示すように、第1インダクタ201と第2インダクタ202との間に位置するアイソレーション領域301は、透磁率が低い非磁性体によって形成されている。このため、本実施形態では、強磁場SJは、アイソレーション領域301よりも外側へ回り込まずに、第1インダクタ201に近い領域を通り、第2インダクタ202に対して影響を与えない。また、中磁場MJ、弱磁場JJについても、アイソレーション領域301によって、第2インダクタ202に対して、磁束が回り込むことを防止できる。
これに対して、図14(b)に示すように、第1インダクタ201と第2インダクタ202との間にアイソレーション領域301が設けられていない場合には、中磁場MJ、弱磁場JJが、第2インダクタ202まで回り込んで鎖交する。このため、渦電流損の発生によって、インダクタ特性が悪化する。
このように、本実施形態においては、アイソレーション領域301を設けて磁束が回り込むことを防止可能である。したがって、本実施形態は、渦電流の損失によるインダクタ特性の劣化の発生を防止することができる。
また、第1インダクタ201および第2インダクタ202に電流を流した場合には、図15にて矢印で示すように、それぞれにおいて、磁場が発生する。
ここでは、第1および第2のインダクタ201,202の右側部分では、上部から下部へ円弧を描くように外側へ向けて磁場が発生すると共に、左側部分では下部から上部へ円弧を描くように、磁場が発生する。上記と同様に、第1インダクタ201と第2インダクタ202においては、近傍に強磁場SJが生じ、離れるに伴って、中磁場MJ、弱磁場JJが生ずる。
本実施形態の場合には、図15(a)に示すように、第1インダクタ201では、弱磁場JJが、アイソレーション領域301よりも外側へ回り込む。しかし、強磁場SJは、アイソレーション領域301よりも外側へ回り込まずに、第1インダクタ201に近い領域を通る。同様に、第2インダクタ202においても、弱磁場JJが、アイソレーション領域301よりも外側へ回り込むが、強磁場SJは、アイソレーション領域301よりも外側へ回り込まずに、第2インダクタ202に近い領域を通る。
一方で、本実施形態と異なり、アイソレーション領域301を設けない場合には、図15(b)に示すように、第1インダクタ201で生じた中磁場MJ、弱磁場JJが、第2インダクタ202へ回り込む。同様に、第2インダクタ202で生じた中磁場MJ、弱磁場JJが、第1インダクタ201へ回り込む。このため、第1,第2のインダクタ201,202の間において、磁場が相互に干渉するので、インダクタ特性の劣化が生ずる。
しかし、本実施形態では、上記のように、アイソレーション領域301を設けて、他のインダクタの側へ磁場が回り込むことを抑制している。このため、本実施形態は、第1,第2のインダクタ201,202の間において、磁場が相互に干渉することを抑制することが可能であるのでインダクタ特性の劣化の発生を防止することができる。
以上のように、本実施形態のインダクタモジュール1においては、第1インダクタ201と第2インダクタ202とが面に並んで形成されている基板101を含む。この基板101においては、第1インダクタ201と第2インダクタ202との間に位置するアイソレーション領域301が形成されている。このアイソレーション領域301は、第1インダクタ201と第2インダクタ202との間にて、このアイソレーション領域301を挟む一対の領域とは、異なる透磁率の材料で形成されている。つまり、アイソレーション領域301は、第1の透磁率の材料で形成されており、このアイソレーション領域301(第1透磁率領域)を挟む一対の領域(第2透磁率領域)が、第1の透磁率よりも低い第2の透磁率の材料で形成されている。
このため、本実施形態においては、上述したように、インダクタ特性の劣化の発生を防止することができる。
また、インダクタ特性の劣化発生を防止するためには、第1インダクタ201と第2インダクタ202との間を広げることが好適であるが、アイソレーション領域301によって解決可能であるので、この間を広げる必要がない。よって、本実施形態は、装置の小型化を実現することができる。
<2.第2実施形態>
本発明の第2実施形態について説明する。
本発明の第2実施形態について説明する。
[構成]
図16と図17は、本発明の第2実施形態に係るインダクタモジュールの要部について、模式的に示す図である。ここで、図16は、インダクタモジュールの上面図である。一方で、図17は、インダクタモジュールの断面図である。図17においては、図16に示すX1b−X2b部分の断面について示している。
図16と図17は、本発明の第2実施形態に係るインダクタモジュールの要部について、模式的に示す図である。ここで、図16は、インダクタモジュールの上面図である。一方で、図17は、インダクタモジュールの断面図である。図17においては、図16に示すX1b−X2b部分の断面について示している。
本実施形態のインダクタモジュール1bは、図16と図17とに示すように、基板101bに、非磁性体領域120が設けられている。つまり、本実施形態では、磁性体と非磁性体を含むハイブリッド基板を用いている。この点、および、これに関連する点を除き、第1実施形態と同様である。このため、重複する個所については、記載を省略する。
非磁性体領域120は、図16と図17とに示すように、磁性体で形成された基板101bに設けられている。ここでは、非磁性体領域120は、図16に示すように、矩形状であって、その内部には、第2インダクタ202が設けられている。そして、基板101bにて、非磁性体領域120以外の磁性体領域においては、第1インダクタ201が設けられている。
そして、図17に示すように、非磁性体領域120は、上層非磁性体領域121と、下層非磁性体領域122とを含む。上層非磁性体領域121は、基板101bを構成する上層磁性体111bにおいて、垂直方向zに貫通するように設けられている。そして、下層非磁性体領域122は、基板101bを構成する下層磁性体112bにおいて、垂直方向zに貫通するように設けられている。
本実施形態においては、非磁性体領域120は、ポリイミド,エポキシ樹脂,BCB(ベンゾシクロブテン),フッ素系樹脂,ガラス系,二酸化ケイ素のいずれかの非磁性体である絶縁材料によって、形成されている。
[製造方法]
以下より、本実施形態において、上記のインダクタモジュールを製造する製造方法の要部について説明する。
以下より、本実施形態において、上記のインダクタモジュールを製造する製造方法の要部について説明する。
図18から図26は、本発明の第2実施形態に係るインダクタモジュールの製造方法において、各工程にて製造される要部を示す図である。この図18から図26において、(a)は、上面図であり、(b)は、拡大上面図である。(a)においては、マトリクス状に複数のインダクタモジュールが並んでおり、(b)は、この(a)においてマトリクス状に並んだ一のインダクタモジュールを拡大して示している。また、図3から図10において、(c)は、断面図である。(c)は、(b)のX1−X2部分について示している。
まず、第1実施形態の場合と同様にして、上層磁性体111bと下層磁性体112bとを準備する。
つぎに、図18に示すように、下層磁性体112bに孔H2bおよび開口KK2を形成すると共に、図19に示すように、上層磁性体111bに、孔H1bおよび開口KK1を形成する。
ここでは、図18(a),(b),(c)に示すように、下層磁性体112bにおいて下層アイソレーション領域312を形成する領域に、孔H2bを形成する。また、これと共に、下層磁性体112bにおいて下層非磁性体領域122を形成する領域に、開口KK2を形成する。たとえば、ドリルを用いて、下層磁性体112bを削ることで、この孔H2bおよび開口KK2を形成する。
具体的には、図18(a),(b)に示すように、下層磁性体112bの面において、孔H2bが矩形を描くように連続的に形成する。そして、下層磁性体112bの面において、開口KK2が矩形形状になるように形成する。ここでは、図18(c)に示すように、下層磁性体112bの一方面から他方面の間において貫通するように、この孔H2bおよび開口KK2を形成する。
そして、これと同様に、図19(a),(b),(c)に示すように、上層磁性体111bにおいて上層アイソレーション領域311を形成する領域に、孔H1bを形成する。また、これと共に、上層磁性体111bにおいて上層非磁性体領域121を形成する領域に、開口KK1を形成する。
つぎに、図20に示すように、下層磁性体112bに下層アイソレーション領域312および下層非磁性体領域122を形成する。そして、これと共に、図21に示すように、上層磁性体111bに上層アイソレーション領域311および上層非磁性体領域121を形成する。
ここでは、図20(a),(b),(c)に示すように、下層磁性体112bに形成した孔H2bに、非磁性体を埋め込むことによって、下層アイソレーション領域312を形成する。また、これと共に、下層磁性体112bに形成した開口KK2に、非磁性体を埋め込むことによって、下層非磁性体領域122を形成する。
具体的には、たとえば、エポキシ樹脂などの絶縁材料が溶解された塗布液を、下層磁性体112bの孔H2bおよび開口KK2に充填するように、下層磁性体112bの一方の面に塗布する。その後、熱処理を実施した後に、バフまたはグラインディングによって、その下層磁性体112bの面を研磨する。このようにすることによって、図20(a),(b),(c)に示すように、孔H2bの内部に、下層アイソレーション領域312を形成し、開口KK2の内部に、下層非磁性体領域122を形成する。
そして、これと同様にして、図21(a),(b),(c)に示すように、上層磁性体111bに上層アイソレーション領域311および上層非磁性体領域121を形成する。
つぎに、図22に示すように、下層磁性体112bの表面に、コイル溝CMを形成する。
ここでは、図22(b),(c)に示すように、第1実施形態の場合と同様にして、第1インダクタ201と第2インダクタ202とを形成する領域に、コイル溝CMを形成する。
つぎに、図23に示すように、第1インダクタ201と第2インダクタ202とを下層磁性体112に形成する。
ここでは、図23(b),(c)に示すように、第1実施形態の場合と同様にして、コイル溝CMに対応するように、第1インダクタ201と第2インダクタ202とを形成する。
つぎに、図24に示すように、上層磁性体111bと下層磁性体112bとを接合する。
ここでは、図24(b),(c)に示すように、上層アイソレーション領域311と下層アイソレーション領域312の間、および、上層非磁性体領域121と下層非磁性体領域122との間を、互いに対応させて接合を行う。たとえば、第1実施形態と同様にして、この接合を行う。
つぎに、図25に示すように、上層磁性体111bに開口K11,K12,K21,K22を形成する。
ここでは、図25(b)に示すように、上層磁性体111において、第1電極211,212および第2電極221,222を形成する領域に、開口K11,K12,K21,K22を形成する。たとえば、第1実施形態と同様にして、この開口K11,K12,K21,K22を形成する。
つぎに、図26に示すように、第1電極211,212および第2電極221,222を形成する。
ここでは、図26(b)に示すように、開口K11,K12,K21,K22に対応するように、第1電極211,212および第2電極221,222を形成する。たとえば、第1実施形態の場合と同様にして、第1電極211,212および第2電極221,222を形成する。
そして、各部が設けられた基板101bをダイシングすることによって、図16,図17に示したように、第1および第2のインダクタ201,202を含むインダクタモジュール1bが形成される。
[動作]
以下より、本実施形態において、上記のインダクタモジュール1bの動作について説明する。
以下より、本実施形態において、上記のインダクタモジュール1bの動作について説明する。
図27と図28は、本発明の第2実施形態に係るインダクタモジュールにて発生する磁束の磁場を示す断面図である。図27と図28において、(a)は、本発明の第2実施形態に係るインダクタモジュール1bの場合を示しており、(b)は、インダクタモジュール1bに対してアイソレーション領域301が設けられていない場合を示している。そして、図27,図28においては、矢印の太さが太い程、磁場強度が強いことを示している。
第1インダクタ201の第1電極211と第2電極221との間に電流を流した場合には、図27にて矢印で示すように、磁場が発生する。
ここでは、第1実施形態で示した場合と同様に、第1インダクタ201においては、近傍に強磁場SJが生じ、第1インダクタ201から離れるに伴って、中磁場MJ、弱磁場JJが生ずる。
図27(b)のように、アイソレーション領域301を設けない場合には、非磁性体領域120が低透磁率な非磁性体で形成されているので、第1インダクタ201にて生ずる中磁場MJ,弱磁場JJが、より外側へ流れやすくなる。このため、第1インダクタ201にて生ずる中磁場MJ、弱磁場JJが、第2インダクタ202まで回り込んで鎖交するので、渦電流損によって、インダクタ特性が悪化する。
本実施形態のインダクタモジュール1においては、図27(a)に示すように、第1インダクタ201と第2インダクタ202との間に位置するアイソレーション領域301が形成されている。このため、本実施形態では、強磁場SJは、アイソレーション領域301よりも外側へ回り込まずに、第1インダクタ201に近い領域を通り、第2インダクタ202に対して影響を与えない。また、中磁場MJ、弱磁場JJについても、アイソレーション領域301によって、第2インダクタ202に対して、磁束が回り込むことを抑制できる。よって、本実施形態は、第1実施形態と同様に、渦電流の損失によるインダクタ特性の劣化の発生を防止することができる。
また、第1インダクタ201および第2インダクタ202に電流を流した場合には、図28にて矢印で示すように、それぞれにおいて、磁場が発生する。
ここでは、第1実施形態で示した場合と同様に、第1インダクタ201と第2インダクタ202においては、近傍に強磁場SJが生じ、離れるに伴って、中磁場MJ、弱磁場JJが生ずる。第2インダクタ202は、非磁性体領域120にて非磁性体に覆われているため、第1インダクタ201よりも強い磁場強度の磁場が、内側に発生するが、第1実施形態の場合とほぼ同様に生ずる。
本実施形態では、図28(a)に示すように、アイソレーション領域301を設けて、他のインダクタの側へ磁場が回り込むことを抑制している。このため、図28(b)に示した場合と異なり、本実施形態においては、第1実施形態と同様に、第1インダクタ201と第2インダクタ202との間において、磁場が相互に干渉することを抑制することが可能である。よって、本実施形態は、インダクタ特性の劣化の発生を防止することができる。
以上のように、本実施形態のインダクタモジュール1においては、アイソレーション領域301は、第1インダクタ201と第2インダクタ202との間にて、このアイソレーション領域301を挟む一対の領域とは、異なる透磁率の材料で形成されている。つまり、アイソレーション領域301は、第1の透磁率の材料で形成されており、このアイソレーション領域301(第1透磁率領域)を挟む一対の領域(第2透磁率領域)が、第1の透磁率より低い第2の透磁率の材料で形成されている。
したがって、本実施形態においては、第1実施形態と同様に、インダクタ特性の劣化の発生を防止することができる。
<3.その他>
本発明の実施に際しては、上記の実施形態に限定されるものではなく、種々の変形形態を採用することができる。
本発明の実施に際しては、上記の実施形態に限定されるものではなく、種々の変形形態を採用することができる。
たとえば、上記の実施形態においては、アイソレーション領域301(第1透磁率領域)を挟む一対の領域(第2透磁率領域)が、アイソレーション領域301の透磁率よりも低い透磁率の材料で形成されている場合について説明したが、これに限定されない。アイソレーション領域301(第1透磁率領域)を挟む一対の領域(第2透磁率領域)が、アイソレーション領域301の透磁率よりも高い透磁率の材料で形成されていても、同様な効果を得ることができる。
具体的には、図1,図2に示したインダクタモジュール1の基板101において、アイソレーション領域301を、非磁性体でなく、磁性体で形成する。たとえば、フェライトを用いて、アイソレーション領域301を形成する。また、インダクタモジュール1の基板101において、アイソレーション領域301以外の部分については、磁性体でなく、非磁性体で形成する。たとえば、ポリイミドなどの絶縁材料によって形成する。
また、上記の実施形態においては、アイソレーション領域301について、ポリイミドなどの単一な絶縁材料を用いて形成したが、これに限定されない。ポリイミドなどの絶縁材料に、磁性体粉末を混在させて、アイソレーション領域301を形成しても良い。この場合には、たとえば、磁性体粉末を、40〜70wt%程度の割合になるように、混在させることが好適である。
また、上記の実施形態では、基板101の水平面(xy面)において、アイソレーション領域301を、第1インダクタ201の周囲に形成する場合について説明したが、これに限定されない(図1など参照)。本実施形態のように、第1および第2のインダクタ201,202の2つのインダクタを、インダクタモジュール1に設ける場合には、第1インダクタ201と第2インダクタ202との間にアイソレーション領域301を設け、他に設けなくても良い。
また、上記の実施形態では、第1および第2のインダクタ201,202の2つのインダクタを、インダクタモジュール1に設ける場合について説明したが、これに限定されない。たとえば、3つ以上の複数のインダクタを設けてもよい。この場合には、基板の面にて並ぶ複数のインダクタの間に、上記のようなアイソレーション領域を設ける。
また、上記の実施形態では、インダクタモジュールについて説明したが、半導体装置において、第1および第2のインダクタ201,202を設ける場合に適用しても良い。具体的には、半導体装置に設けた半導体チップに、第1および第2のインダクタ201,202を電気的に接続するように構成してもよい。
なお、上記の実施形態において、基板101,101bは、本発明における基板に相当する。また、上記の実施形態において、第1インダクタ201は、本発明における第1インダクタに相当する。また、上記の実施形態において、第2インダクタ202は、第2インダクタに相当する。また、上記の実施形態において、アイソレーション領域301は、本発明における第1透磁率領域に相当する。また、上記の実施形態において、領域302は、本発明における第2透磁率領域に相当する。また、上記の実施形態において、非磁性体領域120は、本発明の非磁性体領域に相当する。また、上記の実施形態において、基板101bにて非磁性体領域120以外の領域は、本発明の磁性体領域に相当する
101,101b:基板、111,111b:上層磁性体、112,112b:下層磁性体、120:非磁性体領域、121:上層非磁性体領域、122:下層非磁性体領域、201:第1インダクタ、202:第2インダクタ、211:第1電極、221:第2電極、301:アイソレーション領域、302:領域、311:上層アイソレーション領域、312:下層アイソレーション領域
Claims (7)
- 少なくとも第1インダクタと第2インダクタとが並んで形成されている基板
を含み、
前記基板は、
前記第1インダクタと前記第2インダクタとの間に位置する第1透磁率領域が、第1の透磁率の材料で形成されていると共に、
前記第1インダクタと前記第2インダクタとの間にて前記第1透磁率領域を挟む一対の第2透磁率領域が、前記第1の透磁率と異なる第2の透磁率の材料で形成されている
インダクタモジュール。 - 前記第1透磁率領域は、非磁性体によって形成されており、
前記第2透磁率領域は、磁性体によって形成されている、
請求項1に記載のインダクタモジュール。 - 前記基板は、磁性体によって形成された磁性体領域と、非磁性体によって形成された非磁性体領域とを含み、
前記第1インダクタは、前記磁性体領域に設けられ、
前記第2インダクタは、前記非磁性体領域に設けられている、
請求項2に記載のインダクタモジュール。 - 前記第1透磁率領域は、磁性体によって形成されており、
前記第2透磁率領域は、非磁性体によって形成されている、
請求項1に記載のインダクタモジュール。 - 前記磁性体は、MnZn系フェライト,NiZn系フェライト,NiZnCu系フェライト,Ba系フェライト,CoFe系軟磁性合金,Fe系軟磁性合金,Co系軟磁性合金,NiFe系軟磁性合金のいずれかである、
請求項2から4にいずれかに記載のインダクタモジュール。 - 前記非磁性体は、ポリイミド,エポキシ樹脂,フッ素系樹脂,ガラス系,二酸化ケイ素のいずれかである、
請求項2から4にいずれかに記載のインダクタモジュール。 - 少なくとも第1インダクタと第2インダクタとが並んで形成されている基板
を含み、
前記基板は、
前記第1インダクタと前記第2インダクタとの間に位置する第1透磁率領域が、第1の透磁率の材料で形成されていると共に、
前記第1インダクタと前記第2インダクタとの間にて前記第1透磁率領域を挟む一対の第2透磁率領域が、前記第1の透磁率と異なる第2の透磁率の材料で形成されている
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286481A JP2010114302A (ja) | 2008-11-07 | 2008-11-07 | インダクタモジュール,半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286481A JP2010114302A (ja) | 2008-11-07 | 2008-11-07 | インダクタモジュール,半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114302A true JP2010114302A (ja) | 2010-05-20 |
Family
ID=42302635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286481A Pending JP2010114302A (ja) | 2008-11-07 | 2008-11-07 | インダクタモジュール,半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114302A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031680A1 (ja) * | 2011-08-26 | 2013-03-07 | ローム株式会社 | 磁性金属基板およびインダクタンス素子 |
US20130106500A1 (en) * | 2011-10-29 | 2013-05-02 | Intersil Americas Llc. | Inductor structure including inductors with negligible magnetic coupling therebetween |
CN105428002A (zh) * | 2016-01-06 | 2016-03-23 | 深圳振华富电子有限公司 | 片式电感器及其制备方法和应用 |
CN105679512A (zh) * | 2016-01-06 | 2016-06-15 | 深圳振华富电子有限公司 | 片式电感器及其制备方法和应用 |
-
2008
- 2008-11-07 JP JP2008286481A patent/JP2010114302A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031680A1 (ja) * | 2011-08-26 | 2013-03-07 | ローム株式会社 | 磁性金属基板およびインダクタンス素子 |
JP2013065828A (ja) * | 2011-08-26 | 2013-04-11 | Rohm Co Ltd | 磁性金属基板およびインダクタンス素子 |
CN103765533A (zh) * | 2011-08-26 | 2014-04-30 | 罗姆股份有限公司 | 磁性金属基板和电感元件 |
US20130106500A1 (en) * | 2011-10-29 | 2013-05-02 | Intersil Americas Llc. | Inductor structure including inductors with negligible magnetic coupling therebetween |
US10529475B2 (en) * | 2011-10-29 | 2020-01-07 | Intersil Americas LLC | Inductor structure including inductors with negligible magnetic coupling therebetween |
CN105428002A (zh) * | 2016-01-06 | 2016-03-23 | 深圳振华富电子有限公司 | 片式电感器及其制备方法和应用 |
CN105679512A (zh) * | 2016-01-06 | 2016-06-15 | 深圳振华富电子有限公司 | 片式电感器及其制备方法和应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6750593B2 (ja) | インダクタ部品 | |
US11735353B2 (en) | Inductor component and method of manufacturing same | |
US8350639B2 (en) | Transformer signal coupling for flip-chip integration | |
JP5136056B2 (ja) | 半導体装置 | |
US20130300527A1 (en) | Method of manufacturing coil element and coil element | |
JP2007250924A (ja) | インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール | |
JP2013191846A (ja) | コモンモードフィルタ及びその製造方法 | |
US20090079529A1 (en) | Integrated circuit including inductive device and ferromagnetic material | |
JP2014531742A (ja) | 接着剤を用いて積層したナノコンポジット膜を使用する磁気装置 | |
JP2010114302A (ja) | インダクタモジュール,半導体装置 | |
JP4161911B2 (ja) | 集積回路装置 | |
JP2007150022A (ja) | 電子基板、その製造方法および電子機器 | |
JP2008103603A (ja) | 電子基板および電子機器 | |
JP2019179902A (ja) | 磁気抵抗効果デバイス | |
WO2022074983A1 (ja) | 回路部品および半導体装置 | |
US11942255B2 (en) | Inductor component | |
JP4779606B2 (ja) | 電子基板、その製造方法および電子機器 | |
JPH11135327A (ja) | 薄膜インダクタ | |
US10923457B2 (en) | Multi-die module with contactless coupler and a coupling loss reduction structure | |
JP2020107879A (ja) | Lc複合部品 | |
US20180033541A1 (en) | Coil component and method of manufacturing the same | |
JP7411590B2 (ja) | インダクタ部品およびその製造方法 | |
JP2008159654A (ja) | 半導体装置及び電子機器 | |
KR102306712B1 (ko) | 코일 부품 및 그 제조방법 | |
JP2009246326A (ja) | ハイブリッド基板、ハイブリッド基板の製造方法、インダクタモジュールおよびインダクタモジュールの製造方法ならびに回路モジュール |