JP2011097062A5

JP2011097062A5 -

Info

Publication number: JP2011097062A5
Application number: JP2010243863A
Authority: JP
Filing date: 2010-10-29
Publication date: 2013-06-27
Anticipated expiration: 2030-10-29

Claims

半導体基板と、半導体基板の上部にＧａＮタイプの層スタックとを備え、
ＧａＮタイプ層スタックは、少なくとも１つのバッファ層と、第１活性層と、第２活性層とを備え、
第１活性層と第２活性層の界面において、能動素子領域が規定可能であり、
半導体基板は、絶縁層の上に存在しており、所定のパターンに従って溝を規定するようにパターン化され、
そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝を含み、
前記溝は、絶縁層から、ＧａＮタイプ層スタックの少なくとも１つのバッファ層の中まで延びて、前記少なくとも１つのバッファ層の範囲で過成長しており、
第１および第２活性層は、少なくとも能動素子領域の範囲で連続しているようにした半導体基板構造。
少なくとも１つのバッファ層は、ガリウム、窒化物、追加のＩＩＩ族元素を含有する三元またはより複雑な組成を有し、
少なくとも１つのバッファ層は、第１副層と、第１副層の上部に第２副層とを備え、
第２副層は、第１副層のＧａ含有量より大きいＧａ含有量を有し、
溝は、第２副層において過成長している請求項１記載の半導体基板構造。
第２副層は、Ｇａリッチであり、
Ｇａ含有量は、追加のＩＩＩ族元素と比べて５０原子％より大きい請求項２記載の半導体基板構造。
溝は、絶縁層の中まで、あるいはそれを超えて延びている請求項１記載の半導体基板構造。
絶縁層は、ハンドリングウエハと半導体基板との間に存在する埋め込み絶縁層であり、
溝は、埋め込み絶縁層を通って延びており、ハンドリングウエハを露出させている請求項４記載の半導体基板構造。
溝のパターンは、能動素子領域の下地となる一連の平行な矩形状ストライプを含む請求項１記載の半導体基板構造。
少なくとも１つのバッファ層は、溝付きの表面を有し、
その表面は、半導体基板の上面に対してある角度を有し、
その角度は、４５°より小さい請求項１記載の半導体基板構造。
少なくとも１つのバッファ層は、溝付きの表面を有し、
その表面は、半導体基板の上面に対してある角度を有し、
その角度は、１０〜４０°である請求項１記載の半導体基板構造。
半導体基板と、半導体基板の上部にＧａＮタイプの層スタックとを備え、
ＧａＮタイプ層スタックは、少なくとも１つのバッファ層と、第１活性層と、第２活性層とを備え、
第１活性層と第２活性層の界面において能動素子領域が規定されており、
能動素子領域は、ソース電極およびドレイン電極の間のチャネルとして機能し、
ゲート電極が、前記能動素子領域での電荷キャリア分布に影響を与えるために存在しており、
半導体基板は、絶縁層の上に存在し、所定のパターンに従って溝を規定するようにパターン化され、
そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝を含み、
前記溝は、絶縁層から、ＧａＮタイプ層スタックの少なくとも１つのバッファ層の中まで延びており、前記少なくとも１つのバッファ層の範囲で過成長しており、第１および第２活性層は少なくとも能動素子領域の範囲で連続しているようにした半導体素子。
溝のパターンは、こうした能動素子領域の下地となる一連の平行な矩形状ストライプを含み、
そのストライプは少なくとも、ゲート電極と実質的に整列している請求項９記載の半導体素子。
ソース電極およびドレイン電極は、櫛歯形フィンガー対の形状で規定され、
ゲート電極は、ソース電極およびドレイン電極の前記フィンガーに対して平行に延びるフィンガーを有し、
前記少なくとも１つの溝は、ゲート電極とドレイン電極との間で能動素子領域の下地となるように、電極に対して規定されている請求項９記載の半導体素子。
半導体基板は、ソース電極およびドレイン電極の半導体基板への垂直投影と実質的に重なる第１領域および第２領域を備え、
第１領域および第２領域は、互いに電気絶縁されている請求項９記載の半導体素子。
少なくとも１つのバッファ層は、ガリウム、窒化物、追加のＩＩＩ族元素を含有する三元またはより複雑な組成を有し、
少なくとも１つのバッファ層は、第１副層と、第１副層の上部に第２副層とを備え、
第２副層は、第１副層のＧａ含有量より大きいＧａ含有量を有し、
溝は、第２副層において過成長している請求項９記載の半導体素子。
溝は、絶縁層の中まで、あるいはそれを超えて延びている請求項９記載の半導体素子。
絶縁層は、ハンドリングウエハと半導体基板との間に存在する埋め込み絶縁層であり、
溝は、埋め込み絶縁層を通って延びており、ハンドリングウエハを露出させている請求項１４記載の半導体素子。
少なくとも１つのバッファ層は、溝付きの表面を有し、
その表面は、半導体基板の上面に対してある角度を有し、
その角度は、１０〜４０°である請求項９記載の半導体素子。