JP2011079311A - 金型上への保護層の形成及び保護層を有する金型 - Google Patents

金型上への保護層の形成及び保護層を有する金型 Download PDF

Info

Publication number
JP2011079311A
JP2011079311A JP2010224565A JP2010224565A JP2011079311A JP 2011079311 A JP2011079311 A JP 2011079311A JP 2010224565 A JP2010224565 A JP 2010224565A JP 2010224565 A JP2010224565 A JP 2010224565A JP 2011079311 A JP2011079311 A JP 2011079311A
Authority
JP
Japan
Prior art keywords
mold
flat surface
substantially flat
cavities
mandrels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010224565A
Other languages
English (en)
Other versions
JP5731160B2 (ja
Inventor
Bradley P Jones
ブラッドリー・ポール・ジョーンズ
Sarah H Knickerbocker
サラ・エイチ・ニッカーボッカー
Richard Paul Volant
リチャード・ポール・ボラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011079311A publication Critical patent/JP2011079311A/ja
Application granted granted Critical
Publication of JP5731160B2 publication Critical patent/JP5731160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1431Logic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 保護層を有する金型を形成する方法を提供する。
【解決手段】 保護層を有する金型を形成する方法が、少なくとも1つの実質的に平坦な面を有する金型基板を形成することと、少なくとも1つの実質的に平坦な面の上に金型保護材料の層を堆積させることと、金型保護層を通って、少なくとも1つの実質的に平坦な面内に複数のキャビティをエッチングすることとを含む。
【選択図】 図5

Description

本発明は、金型(mold)の技術に関し、より具体的には、金型上に保護層を形成する方法に関する。
半導体、プロセッサ、論理チップ等のような電子デバイスは、他の構成要素への相互接続部としてはんだボールを使用する。つまり、はんだボールは、電子デバイスとの間の通信経路を提供する。さらに、はんだボールは、電子デバイスを別の構成要素に固定するための取り付け要素として働くことができる。はんだボールは、金型内に形成され、次に、電子デバイスに取り付けられる。時間と共に、多様な使用及び関連した処理を通じて、金型内に形成されたキャビティへの金属のブレーディング(blading)又は通常の処理から、金型にはスクラッチ(scratch)即ち傷がつくようになる。小さいスクラッチは、検査中に混乱をもたらす疑似欠陥を引き起こすことが多い。さらに、時間と共に、小さいスクラッチがクラック(crack)即ちひび割れになり、このクラックが金型の破局的な故障をもたらす可能性がある。さらに、一部幾つかの大きいスクラッチ又はガウジ(gouge)即ち溝は、金型キャビティ間ではんだを捕捉して移送する経路のように作用することがある。
金型のスクラッチ、クラック、損傷及び他の欠陥に対処する必要性がある。
1つの例示的な実施形態によると、保護層を有する金型を形成する方法が、少なくとも1つの実質的に平坦な面を有する金型基板を形成することと、少なくとも1つの実質的に平坦な面の上に金型保護材料の層を堆積させることと、金型保護材料の層を通って少なくとも1つの実質的に平坦な面内に複数のキャビティをエッチングすることとを含む。
例示的な実施形態の別の態様によると、複数の金型キャビティが設けられた少なくとも1つの実質的に平坦な面を有する金型を保護する方法が、複数の金型キャビティのそれぞれのものに複数のマンドレルを挿入することと、少なくとも1つの実質的に平坦な面及び複数のマンドレルの上に金型保護材料の層を堆積させることと、金型基板から複数のマンドレルを除去することとを含む。
例示的な実施形態の別の態様によると、はんだボールを形成するための金型が、第1の実質的に平坦な面及び対向する第2の実質的に平坦な面を含む本体を有する基板であって、ホウケイ酸ガラス(BSG)から形成される基板を含む。この金型は、第1の実質的に平坦な面内に形成される複数のキャビティをさらに含む。複数のキャビティは、本体部分内に延び、かつ、第2の実質的に平坦な面の手前で停止する。保護層は、第1の実質的に平坦な面上に形成される。保護層は、基板への損傷を防ぐように構成され、配置される。
付加的な特徴及び利点が本発明の技術を通して実現される。本発明の他の実施形態及び態様は、本明細書において詳細に説明され、特許請求された本発明の一部分であると見なされる。利点及び特徴を有する本発明のより良い理解のために、説明及び図面を参照する。
本発明と考えられる主題は、明細書の最後の特許請求の範囲において具体的に示され、明確に特許請求される。本発明の上記の及び他の特徴及び利点は、添付の図面と併せて説明される以下の詳細な説明から明らかになる。
例示的な実施形態による、金型のための第1及び第2の実質的に平坦な面を有する基板の断面図である。 一方の第1の実質的に平坦な面上に堆積された保護層を示す、図1の基板の断面図である。 保護層上に配置されたフォトレジスト層を示す、図2の基板の断面図である。 フォトレジスト層及び保護層を通ってエッチングされたパターンを示す、図3の基板の断面図である。 例示的な実施形態による、フォトレジスト層が除去され、基板内に複数のキャビティがエッチングされ、保護層を有する金型が形成された、図4の金型組立体の断面図である。 フォトレジスト層及び保護層を通ってエッチングされたキャビティを示す、図3の基板の断面図である。 例示的な実施形態の別の態様による、保護層を有する金型を形成するためのフォトレジスト層の除去を示す、図6の基板の断面図である。 例示的な実施形態の別の態様による、保護コーティングを必要とする複数のキャビティを有する金型組立体の断面図である。 マンドレルが複数のキャビティに挿入された、図8の金型組立体の断面図である。 保護層がマンドレルの上に堆積された、図9の金型組立体の断面図である。 保護層と同一平面になるようにマンドレルが研磨された、図10の金型組立体の断面図である。 例示的な実施形態の別の態様による、保護層を有する図8の金型組立体を示すようにマンドレルが除去された、図11の金型組立体の断面図である。
金型キャビティへの金属のブレーディング、又は通常の処理から、金型基板、特にはんだボールの形成に使用されるものには傷がつく。小さいスクラッチは、有害なものになるか、又は、検査中に混乱をもたらす疑似欠陥を引き起こすことがある。時間と共に、スクラッチがクラックになり、このクラックが破局的な故障になり、それにより金型の破壊を招く可能性がある。さらに、大きいスクラッチ又はガウジは、キャビティのように作用し、隣接する金型キャビティ間ではんだを捕獲し、移送することがある。このため、スクラッチ、クラック、損傷及び他の欠陥に対する耐性がある面をもつ金型を形成することが望ましい。
図1−図5に最も良く示されるように、例示的な実施形態に従って構築された金型基板が、全体的に2で示される。金型基板2は、ホウケイ酸ガラス(BSG)から形成されることが好ましく、中間部分10を通って第2の実質的に平坦な面8まで延びる第1の実質的に平坦な面6を有する本体4を含む。例示的な実施形態によると、図2に示されるように、金型保護材料の保護層20が、第1の実質的に平坦な面6上に堆積される。金型保護材料は、SiC、ダイヤモンド・ライク・カーボン(DLC)、Si、TiCN、TiN、Al及びポリテトラフルオロエチレン(PTFE)のような種々の形をとることができる。勿論、耐スクラッチ性を有する他の材料を用いることもできる。保護層20は、化学気相成長(CVD)のような方法を用いて、第1の実質的に平坦な面6上に堆積される。勿論、物理気相成長(PVD)のような他の方法を用いて、基板2の上に保護層を堆積させることもできる。基板2の上に金型保護材料を堆積させ、金型保護層20を形成した後、フォトレジスト層30が適用される。フォトレジスト層30は、リソグラフィ膜の形をとる。適用された後、フォトレジスト層30は、リソグラフィによりパターン形成され、現像され、保護層20内にエッチングされるキャビティ位置31−33を定める。この時点で、フォトレジスト層が除去され、キャビティ位置31−33において基板2内に複数のキャビティ34−36がエッチングされ、図5に示されるような金型40が形成される。示されるように、キャビティ34−36は、第1の実質的に平坦な面6から中間部分10内に延び、第2の実質的に平坦な面8の手前で停止する。一旦形成されると、キャビティ34−36を、例えばはんだで充填して、当技術分野において周知の方法ではんだボールを形成することができる。保護層20により、第1の実質的な平坦な面6には、金型40の中に形成されるはんだボール内に凹凸を生じさせ得る損傷がないままであることが保証される。勿論、金型40は、種々の成形品の形成に用いることができ、はんだボールの形成に限定されると考えるべきではないことを理解すべきである。
ここで、例示的な実施形態の代替的な態様の説明において、図6−図7を参照する。図6に示されるように、フォトレジスト層30内に画定されたキャビティ42−44が、保護層20及び基板2の両方の中にエッチングされる。次に、フォトレジスト層30が除去され、よって、図7における保護層20を有する金型50を定める。一旦金型50が形成されると、キャビティ42−44をはんだで充填し、上述したものと類似した方法ではんだボールを作成する。同じく上述したものと類似した方法で、金型50は、種々の成形品の形成に用いることができ、はんだボールの形成に限定されると考えるべきではないことを理解すべきである。
ここで保護層を既存の金型60に適用する方法の説明において、図8を参照する。上述したものと類似した方法で、金型60が、BSGから形成された基板64を含む。基板64は、中間部分70を通って第2の実質的に平坦な面68まで延びる第1の実質的に平坦な面66を含む。金型60は、図示される例示的な実施形態において、上述のものと類似した方法ではんだボールを作成するように構成され、配置された複数のキャビティ80−82を含むように示される。
保護層を適用する前に、各キャビティ80−82は、図9において内部に堆積される対応する犠牲マンドレル87−89で充填される。犠牲マンドレル87−89は、例えば、ポリイミド等のポリマー材料から形成される。このように、マンドレル87−89は、より十分に後述される方法で保護層を金型60の上に堆積させるのに使用される温度に耐えることが可能である。各マンドレルは実質的に類似しているので、詳細な説明は、マンドレル87の参照に従うものとし、残りのマンドレル88及び89は同様に形成されることを理解されたい。
図9に最も良く示されるように、マンドレル87は、キャビティ80内に延びる下部92と、第1の実質的に平坦な面66の上方に突出する上部93とを有する本体部材90を含む。一旦マンドレル87−89が所定の位置に置かれると、図10に示されるように、保護層100が、マンドレル87−89を覆うように、第1の実質的に平坦な面6の上に堆積される。つまり、保護層100は、実質的に平坦な面66を覆うだけでなく、マンドレル87−89の露出部分又は上部93も覆う。上述のものと類似した方法で、保護層100は、スピンオン、硬化、及びフォトレジスト・パターン形成アッシング・プロセスを用いて適用されるが、他の種々のプロセスを用いて適用することもできる。保護層100を適用した後、マンドレル87−89の上部93、並びに、その上の保護層100の部分が、研磨により取り除かれ、これにより、図11に示される保護層のパターン、及びこれと同一平面上にあるマンドレル87−89の残りの部分がもたらされる。次に、図12に示されるように、マンドレル87−89がキャビティ80−82から除去され、図12に見られるような、保護層を有する一新された金型120が残される。マンドレル87−89は、化学エッチング、反応性イオンエッチング(RIE)、アッシング、及び/又は幾つかの他のプロセスによって除去される。
保護層を既存の金型に適用することに加えて、この例示的な実施形態を用いて、既存の保護層を有する金型を一新させることもできる。つまり、時間と共に、特定の金型上の保護層が摩耗することがある。このような場合、保護層を除去し、上述の方法を用いて、新しい保護層を適用する。つまり、古い保護層を除去した後、新しい保護層を適用する前に、上述したものと類似した方法で、複数の金型キャビティの各々の中にマンドレルを堆積させる。次に、マンドレルの上に保護層を適用する。この時点で、マンドレルを研磨し、除去して、既存の金型上に新しい保護層を形成する。
この時点で、本発明の例示的な実施形態は、金型の、特に、はんだボールの形成に関連して使用される金型の稼働寿命を増すための方法を提供することを理解すべきである。保護コーティングにより、金型キャビティ内に形成された、粒子、はんだボールの品質に影響を及ぼし得る欠陥及び/又はクラックが、ホウケイ酸ガラス基板に実質的にないままであることが保証される。この時点で、はんだボールの生成のために金型に関連して使用されるのに加えて、この例示的な実施形態は、損傷が最終成形品に悪影響を及ぼす、損傷を受けやすい金型基板を用いる他の成形作業に関連して使用できることも理解すべきである。
本明細書において用いられる用語は、特定の実施形態を説明する目的のみのためのものであり、本発明を限定することを意図するものではない。本明細書において用いられる場合、文脈から明らかにそうでないことが示されていない限り、単数形は、複数形も同様に含むことが意図される。「含む」及び/又は「含んでいる」という用語は、この明細書に使用される場合、言明された特徴、整数、ステップ、動作、要素、及び/又はコンポーネントの存在を特定するものではあるが、1つ又は複数の特徴、整数、ステップ、動作、要素、コンポーネント、及び/又はそれらの群の存在又は追加を排除するものではないことが、さらに理解される。
以下の特許請求の範囲における全ての「手段又はステップと機能との組合せ(ミーンズ又はステップ・プラス・ファンクション)」要素の対応する構造、材料、行為及び均等物は、その機能を、明確に特許請求されているように他の特許請求された要素と組み合わせて実行するための、いかなる構造、材料又は行為をも含むことが意図される。本発明の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び精神から逸脱することのない多くの変更及び変形が、当業者には明らかである。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に好適なものとして理解することを可能にするために、選択及び記載された。
本明細書に示される図は、一例にすぎない。本発明の精神から逸脱することなく、ここに説明されるこれらの図又はステップ(或いは、動作)に対する多くの変形があり得る。例えば、ステップを異なる順序で実行することができ、或いは、ステップを付加し、削除し、又は変更することができる。これらの変形の全てが、本発明の特許請求の範囲の一部と考えられる。
本発明の好ましい実施形態が説明されたが、当業者であれば、現在においても将来においても、上記の特許請求の範囲内に含まれる種々の改良及び向上を行ない得ることが理解されるであろう。これらの特許請求の範囲は、最初に説明された本発明に関する適切な保護を維持するように解釈すべきである。
2、64:基板
4:本体
6、66:第1の実質的に平坦な面
8、68:第2の実質的に平坦な面
10、70:中間部分
20、100:保護層
30:フォトレジスト層
31、32、33:キャビティ位置
34、35、36、42、43、44、80、81、82:キャビティ
40、50、60、120:金型
87、88、89:マンドレル
90:本体部材
92:下部
93:上部

Claims (20)

  1. 保護層を有する金型を形成する方法であって、
    少なくとも1つの実質的に平坦な面を有する金型基板を形成することと、
    前記少なくとも1つの実質的に平坦な面の上に金型保護材料の層を堆積させることと、
    前記金型保護材料の層を通って、前記少なくとも1つの実質的に平坦な面内に複数のキャビティをエッチングすることと、
    を含む方法。
  2. リソグラフィ膜を前記金型保護材料の層に適用することと、
    前記リソグラフィ膜をパターン形成して、前記複数のキャビティに対応する複数のキャビティ位置を定めることと、
    をさらに含む、請求項1に記載の方法。
  3. 前記少なくとも1つの実質的に平坦な面内に前記複数のキャビティをエッチングすることは、各キャビティ位置において前記少なくとも1つの実質的に平坦な面内に前記複数のキャビティをエッチングすることを含む、請求項2に記載の方法。
  4. 前記少なくとも1つの実質的に平坦な面内に前記複数のキャビティをエッチングする前に、前記金型保護材料の層から前記リソグラフィ膜を除去することをさらに含む、請求項2に記載の方法。
  5. リソグラフィ膜を前記金型保護材料の層に適用することと、
    前記リソグラフィ膜及び前記金型保護層を通って、前記少なくとも1つの実質的に平坦な面内に前記複数のキャビティをエッチングすることと、
    をさらに含む、請求項1に記載の方法。
  6. 前記少なくとも1つの実質的に平坦な面内に前記キャビティがエッチングされた後、前記リソグラフィ膜を除去することをさらに含む、請求項5に記載の方法。
  7. 前記金型基板を形成することは、ホウケイ酸ガラスから前記金型基板を形成することを含む、請求項1に記載の方法。
  8. 前記金型保護材料の層を堆積させることは、SiC、ダイヤモンド・ライク・カーボン(DLC)、Si、TiCN、TiN、Al及びPTFEのうちの少なくとも1つを堆積させることを含む、請求項1に記載の方法。
  9. 前記金型のキャビティ内にはんだボールを形成することをさらに含む、請求項1に記載の方法。
  10. 複数の金型キャビティが設けられた少なくとも1つの実質的に平坦な面を有する金型基板を保護する方法であって、
    前記複数の金型キャビティのそれぞれのものに複数のマンドレルを挿入することと、
    前記少なくとも1つの実質的に平坦な面及び前記複数のマンドレルの上に金型保護材料層を堆積させることと、
    前記金型基板から前記複数のマンドレルを除去することと、
    を含む方法。
  11. 前記複数の金型キャビティのそれぞれのものに前記複数のマンドレルを挿入することは、前記複数の金型キャビティのそれぞれのものの中に延びる第1の端部と、前記実質的に平坦な面の上方に延びる第2の端部とを有する前記複数のマンドレルを挿入することを含む、請求項10に記載の方法。
  12. 前記少なくとも1つの実質的に平坦な面及び前記複数のマンドレルの上に前記金型保護材料層を堆積させることは、前記複数のマンドレルの各々の前記第2の端部の上に前記金型保護材料層を堆積させることを含む、請求項11に記載の方法。
  13. 前記複数のマンドレルの各々の前記第2の端部から前記金型保護材料層を除去することをさらに含む、請求項12に記載の方法。
  14. 前記複数のマンドレルの各々の前記第2の端部から前記金型保護材料層を除去することは、前記複数のマンドレルの各々を研磨して、前記第2の端部が前記金型保護材料層と実質的に同一平面上にあるようにすることを含む、請求項13に記載の方法。
  15. 前記金型保護材料層を堆積させることは、SiC、ダイヤモンド・ライク・カーボン(DLC)、Si、TiCN、TiN、Al及びPTFEのうちの少なくとも1つを堆積させることを含む、請求項10に記載の方法。
  16. 前記複数の金型キャビティのそれぞれのものに前記複数のマンドレルを挿入することは、ポリマー材料から形成されたマンドレルを挿入することを含む、請求項10に記載の方法。
  17. 前記ポリマー材料から形成されたマンドレルを挿入することは、ポリイミドから形成されたマンドレルを挿入することを含む、請求項16に記載の方法。
  18. はんだボールを形成するための金型であって、
    第1の実質的に平坦な面及び対向する第2の実質的に平坦な面を含む本体を有する基板であって、ホウケイ酸ガラス(BSG)から形成された基板と、
    前記第1の実質的に平坦な面内に形成された複数のキャビティであって、前記本体の部分内に延び、かつ、前記第2の実質的に平坦な面の手前で停止する複数のキャビティと、
    前記第1の実質的に平坦な面上に形成され、前記基板への損傷を防ぐように形成され、配置された保護層と、
    を含む金型。
  19. 前記保護層は、SiC、ダイヤモンド・ライク・カーボン(DLC)、Si、TiCN、TiN、Al及びPTFEのうちの1つから形成される、請求項18に記載の金型。
  20. 前記複数のキャビティは、複数のはんだボールを生成するように形成され、配置される、請求項18に記載の金型。
JP2010224565A 2009-10-06 2010-10-04 金型上への保護層の形成及び保護層を有する金型 Expired - Fee Related JP5731160B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/573904 2009-10-06
US12/573,904 US20110079702A1 (en) 2009-10-06 2009-10-06 Forming a protective layer on a mold and mold having a protective layer

Publications (2)

Publication Number Publication Date
JP2011079311A true JP2011079311A (ja) 2011-04-21
JP5731160B2 JP5731160B2 (ja) 2015-06-10

Family

ID=43822462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224565A Expired - Fee Related JP5731160B2 (ja) 2009-10-06 2010-10-04 金型上への保護層の形成及び保護層を有する金型

Country Status (3)

Country Link
US (2) US20110079702A1 (ja)
JP (1) JP5731160B2 (ja)
KR (1) KR101599075B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103603026B (zh) * 2013-11-15 2016-03-16 中国科学院宁波材料技术与工程研究所 一种完全褪除工件表面类金刚石碳膜的方法
KR20230137667A (ko) * 2022-03-22 2023-10-05 한국재료연구원 연속 자연 무늬 복제가 가능한 임프린팅 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US20070290367A1 (en) * 2006-06-19 2007-12-20 Samsung Electronics Co., Ltd. Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61272362A (ja) 1985-05-29 1986-12-02 Hitachi Ltd 成形型の製作方法
JPS6483529A (en) * 1987-09-28 1989-03-29 Hoya Corp Production of glass forming mold
JPH01301864A (ja) * 1988-05-31 1989-12-06 Hoya Corp ガラス成形型の製造方法
US5112025A (en) * 1990-02-22 1992-05-12 Tdk Corporation Molds having wear resistant release coatings
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US6523803B1 (en) * 1998-09-03 2003-02-25 Micron Technology, Inc. Mold apparatus used during semiconductor device fabrication
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US20020149107A1 (en) * 2001-02-02 2002-10-17 Avery Dennison Corporation Method of making a flexible substrate containing self-assembling microstructures
US6875379B2 (en) * 2000-12-29 2005-04-05 Amkor Technology, Inc. Tool and method for forming an integrated optical circuit
US20050008821A1 (en) * 2003-07-07 2005-01-13 Pricone Robert M. Process and apparatus for fabricating precise microstructures and polymeric molds for making same
US7399421B2 (en) * 2005-08-02 2008-07-15 International Business Machines Corporation Injection molded microoptics
US7348270B1 (en) * 2007-01-22 2008-03-25 International Business Machines Corporation Techniques for forming interconnects
US20090004840A1 (en) * 2007-06-27 2009-01-01 Farinelli Matthew J Method of Creating Molds of Variable Solder Volumes for Flip Attach
US8148255B2 (en) * 2007-09-18 2012-04-03 International Business Machines Corporation Techniques for forming solder bump interconnects
KR20090076050A (ko) * 2008-01-07 2009-07-13 세크론 주식회사 솔더 범프들을 형성하기 위한 템플릿, 이를 제조하는 방법및 이를 이용하여 솔더 범프들을 검사하는 방법
KR101427690B1 (ko) * 2008-01-07 2014-08-07 세메스 주식회사 솔더 범프들을 형성하기 위한 템플릿 및 이를 이용하여웨이퍼를 정렬하는 방법
JP2010102820A (ja) * 2008-09-29 2010-05-06 Fujifilm Corp モールド構造体、並びにそれを用いたインプリント方法及び磁気転写方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US20070290367A1 (en) * 2006-06-19 2007-12-20 Samsung Electronics Co., Ltd. Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold

Also Published As

Publication number Publication date
KR20110037864A (ko) 2011-04-13
KR101599075B1 (ko) 2016-03-02
JP5731160B2 (ja) 2015-06-10
US8668834B2 (en) 2014-03-11
US20120207920A1 (en) 2012-08-16
US20110079702A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
DE602004020181D1 (de) Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
WO2007043056A3 (en) Novel integrated circuit support structures and the fabrication thereof
JP2007508693A (ja) 有機層の粘着性を改良するための非晶質炭素層を含むデバイス及びその製造方法
WO2009031270A1 (ja) ウエハ再生方法およびウエハ再生装置
JP5731160B2 (ja) 金型上への保護層の形成及び保護層を有する金型
US20050280171A1 (en) Mold for diffractive aspheric lenses and method for making the mold
US8772153B2 (en) Semiconductor device with air gap therein and manufacturing method thereof
US20060290026A1 (en) Soft mold having back-plane attached thereto and method for fabricating the soft mold
US6821886B1 (en) IMP TiN barrier metal process
US9941214B2 (en) Semiconductor devices, methods of manufacture thereof, and inter-metal dielectric (IMD) structures
JP2012530362A (ja) 金属/有機誘電体界面でのクラックの低減
JP6532465B2 (ja) 表面上に堆積パターンを形成する方法
US20200163215A1 (en) Carrier structure and manufacturing method thereof
US20170312950A1 (en) Replication tool
Yang et al. Implementation of thick copper inductor integrated into chip scaled package
KR102365285B1 (ko) 제품 기판을 코팅하기 위한 방법 및 장치
US20080233490A1 (en) Mask rework method
JP2006517351A (ja) 高圧処理の間に半導体基板を強固に保持するためにコーティングを用いる方法および装置
JP2013125905A (ja) 配線パターンの形成方法及び半導体装置
CN103435003A (zh) 用于mems amr的接触孔刻蚀方法及mems amr接触孔制造方法
JP7330134B2 (ja) 半導体装置の製造方法と半導体製造装置
US20080260946A1 (en) Clean method for vapor deposition process
CN102376567B (zh) 金属刻蚀方法
JP2020534685A (ja) プラズマ耐性が強化されたボンディング材及び関連付けられた方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150409

R150 Certificate of patent or registration of utility model

Ref document number: 5731160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees