JP2011078305A - トランジスタハーフブリッジ回路の中点電圧検知装置 - Google Patents

Abstract

【課題】トランジスタのハーフブリッジ回路の中点電圧の検知装置を提供する。
【解決手段】第１トランジスタＭ１及び第２トランジスタＭ２からなるハーフブリッジ回路は、中点電圧が低電圧値から高電圧値へ及びその逆への遷移を経験するように駆動され、コンデンサ内を流れる電流信号Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅに対して低インピーダンスノードを形成すべく適合されている。装置は、電流信号Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅを検知すべく適合されており且つ電流信号に基いて低電圧値から高電圧値への又は高電圧値から低電圧値への遷移を表す少なくとも１個の第１信号ＨＬ＿ｃｏｍｍ，ＬＨ＿ｃｏｍｍを出力すべく適合されている検知手段１０を有している。
【選択図】図２

Description

本発明は、トランジスタハーフブリッジ回路の中点電圧検知装置に関するものである。

高電圧トランジスタハーフブリッジを具備する回路は、モータ制御、蛍光灯用のバラスト、及び電源回路などの種々の適用例において使用されている。ハーフブリッジ回路は、図１に示されているように、高電源電圧Ｖｉｎと接地ＧＮＤとの間に配置された一対のスタックされたトランジスタから構成されている。

トランジスタＱ１及びＱ２はＭＯＳＦＥＴタイプのパワーデバイスであり、それらの共通接続点であるノード「Ａ」は負荷へ接続されている出力である。各トランジスタＱ１及びＱ２は、その駆動ドライバＤＲＶ１及びＤＲＶ２がそれらをオン又はオフへスイッチングさせるための便利な信号を供給する。

多くの適用例において、中点ノードであるノードＡをモニタすることは、例えば、これが図１におけるＬＬＣ直列共振回路１などを何時高状態から低状態又はその逆にスイッチしたかを決定するために便利である。該回路の通常動作期間中、トランジスタＱ１及びＱ２は交互にスイッチオン及びオフされてノードＡに接続されている共振負荷内に電流を流させる。トランジスタＱ１がスイッチオンされると、ノードＡの電圧は実質的に電源電圧である高電位とされ、従って共振負荷において電流は増加することを開始する。トランジスタＱ１がスイッチオフされると、共振負荷内に流れる電流はノードＡの電圧を低電位へ向かって減少させる。トランジスタＱ１及びＱ２は負荷回路の共振周波数よりも一層高い周波数においてスイッチするものと仮定される。ノードＡの電圧が典型的に０Ｖ、即ち接地ＧＮＤ、である低電圧へ減少したことを確保するために或るアイドル時間の後に、トランジスタＱ２はスイッチオンされる。該アイドル時間は、トランジスタＱ１及びＱ２の両方が同時にオンされ高電圧と低電圧との間に短絡回路を発生させることとなることを回避するためである。該アイドル時間は、ノードＡの電圧、即ち中点ノードの電圧、の遷移が他方のトランジスタをスイッチオンさせる前に既に通過していることを確保することである。

トランジスタＱ２をスイッチオンさせる前に、ノードＡの電圧の高電圧から低電圧への完全な遷移は有限時間量を使用する。或る条件下においては、トランジスタＱ２がスイッチオンされる時に、ノードＡへの電圧は完全に低電位へ減少されていない場合がある。この場合には、トランジスタＱ２はノードＡの電圧を強制的に低電圧レベルとさせる。このスイッチングは「ハードスイッチング（hard-switching）」と呼ばれており、それはこれら２個のトランジスタを不可逆的に損傷させることがあるようにトランジスタＱ１及びＱ２を過熱させるようなスイッチング損失である。

従って、これらのトランジスタをスイッチオンさせる前に、ノードＡが高電圧から低電圧又はその逆の遷移を終了していることを確保することによって、該スイッチング損失を最小とさせることが可能である。

該技術水準に鑑み、本発明の目的とするところは、上述した欠点を解消したトランジスタハーフブリッジ回路の中点ノード電圧検知装置を提供することである。

本発明によれば、この様な目的は、第１及び第２トランジスタを有しているトランジスタハーフブリッジ回路の中点電圧検知装置であって、前記ハーフブリッジが電圧源と基準電圧との間に接続されており且つ負荷を駆動するように適合されており、前記第１及び第２トランジスタは前記中点電圧が低電圧値から高電圧値へ及びその逆に遷移するように駆動され、前記ハーフブリッジ回路はブートストラップコンデンサを有していて前記ブートストラップコンデンサの一方の端子は該中点ノードへ接続しており且つ他方の端子は前記ブートストラップコンデンサの電源回路へ接続している中点電圧検知装置において、該中点電圧検知装置は、更なるコンデンサであって前記ブートストラップコンデンサの前記他方の端子と、該中点電圧の該低電圧値から該高電圧値及び該高電圧値から該低電圧値への遷移期間中に前記更なるコンデンサ内に流れる電流信号に対して低インピーダンスノードを形成すべく適合されている回路手段と、の間に接続されるべく適合されている更なるコンデンサと、前記更なるコンデンサ内を流れる前記電流信号を検知すべく適合されており且つ前記電流信号に従って該中点電圧の該低電圧値から該高電圧値へ又は該高電圧値から該低電圧値への遷移を表す少なくとも第１信号を出力すべく適合されている検知手段と、を有していることを特徴としている。

本発明の特徴及び利点は、添付図面における非制限的な例によって示されている実際的な実施例の以下の詳細な説明から明らかなものとなる。

既知の技術に基づくトランジスタハーフブリッジ回路の概略図。 本発明に基づくトランジスタハーフブリッジ回路の中点電圧検知装置の概略図。 図２の回路における関連性のある信号のタイムチャート図。

図２は、本発明に基くトランジスタハーフブリッジ回路の中点電圧検知装置又は回路１０を示している。該図は電源電圧Ｖｃｃと接地ＧＮＤとの間に直列に配置されたＭＯＳトランジスタＭ１及びＭ２のハーフブリッジを示している。中点ノードＡ、即ちトランジスタＭ１及びＭ２の間の共通端子、は接地ＧＮＤへ接続されている、好適には共振負荷である負荷ＬＯＡＤへ接続されている。トランジスタＭ１及びＭ２は、夫々、入力信号ＨＶＧ及びＬＶＧを持っている２個のドライバ１１及び２１によって夫々駆動される。ドライバ１１及び２１は、トランジスタＭ１及びＭ２を交互にスイッチオン及びオフさせるべく適合されており、従って、トランジスタＭ１がオンでトランジスタＭ２がオフである場合には、ノードＡは高電位であって実質的には、例えば４００Ｖ等である、電圧Ｖｃｃにあり、一方、トランジスタＭ２がオンで且つトランジスタＭ１がオフである場合には、ノードＡは低電位、実質的には接地電圧ＧＮＤ、にある。

トランジスタＭ１がスイッチオフされると、該共振負荷内に流れる電流はノードＡの電圧を低電位ＬＷへ向かって減少させる。トランジスタＭ１及びＭ２は、負荷ＬＯＡＤの共振周波数よりも一層高い周波数においてスイッチすることが仮定されている。或るアイドル時間Ｔｍ１の後、即ちノードＡの電圧が典型的に０Ｖ、即ち接地ＧＮＤ、である低電圧とされた後に、トランジスタＭ２がスイッチオンされる。アイドル時間Ｔｍ１は、高電圧と低電圧との間に短絡回路を発生させることとなるトランジスタＭ１及びＭ２が同時的にスイッチオンされることを回避し、アイドル時間Ｔｍ１は、ノードＡの電圧、即ち中点ノードの電圧、の遷移が他方のトランジスタＭ１をスイッチオンさせる前に既に通過していることを確保する。

同様に、トランジスタＭ２がスイッチオフされると、共振負荷内に流れる電流はノードＡの電圧をして高電位ＨＷへ向かって増加させる。或るアイドル時間Ｔｍ２の後に、即ちノードＡの電圧が典型的に電源電圧Ｖｃｃである高電圧とされた後に、トランジスタＭ１はスイッチオンされる。アイドル時間Ｔｍ２は、高電圧と低電圧との間に短絡回路を発生させるようなトランジスタＭ１及びＭ２の両方が同時的にスイッチオンされることを回避し、アイドル時間Ｔｍ２は、ノードＡの電圧、即ち中点ノードの電圧、の遷移が他方のトランジスタＭ２をスイッチオンさせる前に、既に通過していることを確保する。

回路１０は、中点ノードＡにおける電圧変動を検知し且つ前記変動において論理信号を供給すべく適合されており、特に、中点電圧Ｖａの低電圧値ＬＷから高電圧値ＨＷへの及びその逆の遷移を検知すべく適合されている。

ハーフブリッジ回路は、通常、ブートストラップコンデンサＣｂｏｏｔを有しており、それは、中点ノードＡと前記ブートストラップコンデンサＣｂｏｏｔの特定の電源回路１５との間に接続されている。該ブートストラップコンデンサは、トランジスタＭ１の駆動段が正確に電圧供給されることを可能とし、非常に短い時間でブートストラップコンデンサＣｂｏｏｔを充電することを確保するために、回路１５はその電圧供給を短い時間で行うことを可能とすべきである。

回路１０は、更なるコンデンサを具備する回路を有しており、該更なるコンデンサはブートストラップコンデンサＣｂｏｏｔへ且つ回路手段１２、Ｃｐｕｍｐ、Ｑ３、Ｑ４へ接続可能なものであり、それらは、中点電圧Ｖａの低電圧値ＬＷから高電圧値ＨＷへの遷移及び高電圧値ＨＷから低電圧値ＬＷへの遷移の期間中に前記更なるコンデンサを横断して流れる電流信号に対して低インピーダンスノードを形成している。高電圧値ＨＷは実質的には電源電圧Ｖｃｃであり、一方、低電圧値ＬＷは基準電圧で、好適には、接地ＧＮＤである。回路１５は、好適には、ＬＤＭＯＳトランジスタＭ１０を有しており、その非駆動可能端子、例えば、ソース端子、は電源電圧Ｖｃｃよりも一層低い例えば２０Ｖの電圧Ｖｄｄへ接続しており、且つその他方の非駆動可能端子、例えばドレイン端子、はブートストラップコンデンサＣｂｏｏｔによって中点ノードＡへ接続している。この様な場合には、該更なるコンデンサは、トランジスタＭ１０のゲート端子とドレイン端子との間のインヒアレント（inherent）、即ち内在的、なコンデンサＣｇｄである。

トランジスタＭ１０を同期的に駆動するためには、電源電圧Ｖｄｄよりも一層高い電圧が必要とされ、それは内部的なチャージポンプ１２によって得られるものであり、該チャージポンプは、好適には信号ＬＶＧによって制御される駆動回路１２Ａと、駆動回路１２Ａの出力とトランジスタＭ１０のゲート端子Ｇとの間に接続されているポンピングコンデンサＣｐｕｍｐと、アノードを電源電圧Ｖｄｄへ接続しており且つカソードをトランジスタＭ１０のゲート端子Ｇへ結合しているダイオードＤ１と、を有している。ポンピング回路１２は、好適には、電源電圧Ｖｄｄと接地ＧＮＤとの間に接続されており且つ出力端子をコンデンサＣｐｕｍｐへ接続している少なくとも１個のインバータを有しており、該出力端子は該インバータの２個のトランジスタの共通端子である。

回路１０は、ノードＡ上の電圧変動をモニタするためにＬＤＭＯＳトランジスタＭ１０の内在的なゲート・ドレインコンデンサＣｇｄを利用し、該コンデンサＣｇｄは、通常、０．５と１ｐＦの間の範囲内にある。トランジスタＭ１０のゲート端子とコンデンサＣｐｕｍｐの端子とダイオードＤ１のカソードとの間の結合は抵抗Ｒｓｗｉｔｃｈによって達成されている。

回路１０は、ＮＰＮ型のバイポーラトランジスタＱ３を具備する回路を有しており、そのエミッタ端子はトランジスタＭ１０のゲート端子Ｇへ直接接続されており且つ抵抗Ｒｓｗｉｔｃｈの一方の端子へ接続されており、そのベース端子は抵抗Ｒｓｗｉｔｃｈの他方の端子へ接続しており、且つそのコレクタ端子は、電流発生器Ｉ１へ接続されているＰチャンネルＭＯＳトランジスタＴ１及びＴ２を有するカレントミラーＴ１−Ｔ２へ接続されている。回路２０もＰＮＰ型のバイポーラトランジスタＱ４を有しており、そのエミッタ端子はトランジスタＭ１０のゲート端子Ｇへ直接接続されており且つ抵抗Ｒｓｗｉｔｃｈの一方の端子へ接続されており、そのベース端子は抵抗Ｒｓｗｉｔｃｈの他方の端子へ接続されており、且つそのコレクタ端子は、電流発生器Ｉ２へ接続されているＮチャンネルＭＯＳトランジスタＴ３及びＴ４を有するカレントミラーＴ３−Ｔ４へ接続されている。トランジスタＱ３及びＱ４はＭＯＳトランジスタから構成することも可能であり、その場合には、そのゲート端子をトランジスタＭ１０のゲート端子Ｇへ接続させ且つ抵抗Ｒｓｗｉｔｃｈの一方の端子へ接続させ、その両方のゲート端子を抵抗Ｒｓｗｉｔｃｈの他方の端子へ接続させ、且つそのドレイン端子をカレントミラーＴ１−Ｔ２及びＴ３−Ｔ４へ接続させる。

中点ノードＡの低電位から高電位へのスイッチングが発生する場合に、電流ＩｓｉｎｋがコンデンサＣｇｄによってトランジスタＭ１０のゲート端子Ｇ内に注入される。前記電流は抵抗Ｒｓｗｉｔｃｈを横断し且つコンデンサＣｐｕｍｐ上を流れ、該コンデンサは、電流信号の観点からは、低インピーダンス点であり且つ抵抗Ｒｓｗｉｔｃｈ上で電圧降下を発生し、そのことは、バイポーラトランジスタＱ４をスイッチオンさせ、そのトランジスタＱ４は電流ＩｓｉｎｋをカレントミラーＴ３−Ｔ４へ向けて逸らさせる傾向となる。電流Ｉｓｉｎｋは電流発生器Ｉ２からの基準電流Ｉ２と比較され、且つインバータＩ３を介して、電流Ｉｓｉｎｋが電流Ｉ２よりも一層高い場合に、高論理出力信号ＬＨ＿ｃｏｍｍを供給する。

中点ノードＡの高電位から低電位へのスイッチングが発生すると、電流ＩｓｏｕｒｃｅがコンデンサＣｇｄによってトランジスタＭ１０のゲート端子Ｇからピックアップされる。前記電流は抵抗Ｒｓｗｉｔｃｈを横断し且つコンデンサＣｐｕｍｐ上を流れ、該コンデンサは、電流信号の観点からは、低インピーダンス点であって且つ該電圧を抵抗Ｒｓｗｉｔｃｈ上で降下させ、このことはバイポーラトランジスタＱ３をスイッチオンさせ、そのトランジスタＱ３は電流ＩｓｏｕｒｃｅをカレントミラーＴ１−Ｔ２へ向かって逸らさせる傾向となる。電流Ｉｓｏｕｒｃｅは電流発生器Ｉ１からの基準電流Ｉ１と比較され且つ、バッファ１４を介して、電流Ｉｓｏｕｒｃｅが電流Ｉ１よりも一層高い場合に、高論理出力信号ＨＬ＿ｃｏｍｍを与える。

信号電流Ｉｓｉｎｋ及びＩｓｏｕｒｃｅは、中点ノードＡの電圧の微分値に比例する。該電流がトランジスタＭ１０のゲートノードＧ内に注入されるか又はそれからピックアップされる場合に、２個のトランジスタの内の一方、Ｑ３又はＱ４、がスイッチオンされる場合に、接地に対してのゲートノードからの電流によって見られるインピーダンスは比較的低く、即ち該バイポーラトランジスタのエミッティング（emitting）抵抗である。ブートストラップコンデンサＣｂｏｏｔは通常約１００ｎＦの値を持っておりそれは典型的にＬＤＭＯＳトランジスタＭ１０の寄生コンデンサＣｇｄ（０．５−１ｐＦ）よりも一層高い値を有している。従って、コンデンサＣｂｏｏｔを横断しての電圧Ｖｂｏｏｔは、

であり、即ち、それはノードＡ上の電圧Ｖａに実質的に等しい。

従って、コンデンサＣｇｄ内に注入されるか又はそれからピックアップされる電流Ｉｓｉｎｋ又はＩｓｏｕｒｃｅは、

である。

従って、信号電流Ｉｓｉｎｋ及びＩｓｏｕｒｃｅは、中点電圧Ｖａの微分値に比例している。従って、論理信号ＬＨ＿ｃｏｍｍ及びＨＬ＿ｃｏｍｍは、電圧Ｖａの正／負微分値が基準電流Ｉ１及びＩ２によって決定される或る値を超える場合にアクティブ高であり、ノードＡの遷移が何時発生するかを表す。基準電流Ｉ１及びＩ２の値を適宜設定することによって、論理信号ＨＬ＿ｃｏｍｍ及びＬＨ＿ｃｏｍｍの活性化感度は電圧Ｖａの変動に設定することが可能である。その代わりに、抵抗Ｒｓｗｉｔｃｈの値は検知回路を活性化させる信号電流Ｉｓｉｎｋ及びＩｓｏｕｒｃｅの最小スレッシュホールドを決定する。

上述した回路１０は、付加的な外部コンポーネントを使用すること無しに、従って最終的な適用回路を簡単化して、ブートストラップ及び制御回路を包含するのと同じ回路内に集積化させることが可能である。

図３は、信号ＨＶＧ及びＬＶＧ、中点電圧Ｖａ、及び信号ＨＬ＿ｃｏｍｍ及びＬＨ＿ｃｏｍｍ、及びアイドル時間期間Ｔｍ１及びＴｍ２のタイムチャートを示している。

Ｖａ：中点電圧
Ｍ１，Ｍ２：トランジスタ
ＬＷ：低電圧値
ＨＷ：高電圧値
Ｃｂｏｏｔ：ブートストラップコンデンサ
１５：電源回路
Ｃｇｄ：更なるコンデンサ
１２、Ｃｐｕｍｐ，Ｑ３，Ｑ４：回路手段
Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅ：電流信号
１０：検知手段

Claims (11)

1. トランジスタ（Ｍ１，Ｍ２）のハーフブリッジ回路の中点電圧（Ｖａ）に対する検知装置であって、前記ハーフブリッジ回路は第１（Ｍ１）及び第２（Ｍ２）トランジスタを有しており、前記ハーフブリッジ回路は電圧供給源（Ｖｃｃ）と基準電圧（ＧＮＤ）との間に接続されており且つ負荷（ＬＯＡＤ）を駆動すべく適合されており、前記第１及び第２トランジスタは前記中点電圧（Ｖａ）が低電圧値（ＬＷ）から高電圧値（ＨＷ）への及びその逆の遷移を経験するように駆動され、前記ハーフブリッジ回路はブートストラップコンデンサ（Ｃｂｏｏｔ）を有しており、前記ブートストラップコンデンサの一方の端子は該中点ノードへ接続しており且つその他方の端子は前記ブートストラップコンデンサの電源回路（１５）へ接続している検知装置において、
   前記検知装置は前記ブートストラップコンデンサの前記他方の端子と回路手段（１２、Ｃｐｕｍｐ，Ｑ３，Ｑ４）との間に接続されるべく適合されている更なるコンデンサ（Ｃｇｄ）を有しており、前記回路手段は該中点電圧（Ｖａ）の該低電圧値から該高電圧値への及び該高電圧値から該低電圧値への遷移期間中に前記更なるコンデンサ（Ｃｇｄ）内を流れる電流信号（Ｉｓｉｎｋ、Ｉｓｏｕｒｃｅ）に対して低インピーダンスノードを形成すべく適合されており、検知手段（１０）が前記更なるコンデンサ内を流れる前記電流信号を検知すべく適合されており且つ前記電流信号に従って該中点電圧の該低電圧値から該高電圧値への又は該高電圧値から該低電圧値への遷移を表す少なくとも１個の第１信号（ＨＬ＿ｃｏｍｍ、ＬＨ＿ｃｏｍｍ）を出力すべく適合されていることを特徴とする検知装置。
2. 請求項１に基く装置において、前記検知手段（１０）が前記電流信号を少なくとも一つの基準電流（Ｉ１，Ｉ２）と比較し且つ前記更なるコンデンサ内を流れる電流信号（Ｉｓｉｎｋ、Ｉｓｏｕｒｃｅ）が該基準電流よりも一層高い強度を有している場合に前記少なくとも一つの第１信号（ＨＬ＿ｃｏｍｍ，ＬＨ＿ｃｏｍｍ）を出力すべく適合されていることを特徴とする装置。
3. 請求項２に基く装置において、前記検知手段（１０）が該中点電圧の該低電圧値から該高電圧値への及び該高電圧値から該低電圧値への遷移に応答して該電流信号（Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅ）のいずれかの方向を検知すべく適合されており、且つ該検知された信号電流の方向に従って２つの異なる第１信号を出力すべく適合されていることを特徴とする装置。
4. 請求項３に基く装置において、前記検知手段が、前記更なるコンデンサと直列に配置されている抵抗（Ｒｓｗｉｔｃｈ）と、一対の第１（Ｑ３）及び第２（Ｑ４）トランジスタとを有しており、前記第１又は第２トランジスタのいずれかが該電流方向に従ってアクティブであることを特徴とする装置。
5. 請求項４に基く装置において、前記検知手段に属している前記一対のトランジスタの該トランジスタ（Ｑ３，Ｑ４）がバイポーラトランジスタであり且つそのベース端子を両方共前記抵抗（Ｒｓｗｉｔｃｈ）の一方の端子へ接続しており、そのエミッタ端子を両方共該抵抗の他方の端子へ接続しており、且つそのコレクタ端子を前記電流信号（Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅ）のいずれかをミラー動作すべく適合されている２個の異なるカレントミラー（Ｔ１−Ｔ２，Ｔ３−Ｔ４）へ接続されると共に該ミラー動作された電流を２つの異なる基準電流（Ｉ１，Ｉ２）と比較し且つ前記２つの第１信号（ＨＬ＿ｃｏｍｍ，ＬＨ＿ｃｏｍｍ）を出力すべく適合されている２個の比較器へ接続されていることを特徴とする装置。
6. 請求項４に基く装置において、前記検知手段に属する前記一対のトランジスタの該トランジスタ（Ｑ３，Ｑ４）がＭＯＳトランジスタであり、そのゲート端子は両方共前記抵抗（Ｒｓｗｉｔｃｈ）の一方の端子へ接続されており、そのソース端子は両方共該抵抗の他方の端子へ接続されており、且つそのドレイン端子は前記電流信号（Ｉｓｉｎｋ，Ｉｓｏｕｒｃｅ）のいずれかをミラー動作すべく適合されている２個の異なるカレントミラー（Ｔ１−Ｔ２，Ｔ３−Ｔ４）へ接続されると共に該ミラー動作された電流を２つの異なる基準電流（Ｉ１，Ｉ２）と比較し且つ前記２つの第１信号（ＨＬ＿ｃｏｍｍ，ＬＨ＿ｃｏｍｍ）を出力すべく適合されている２個の比較器へ接続されていることを特徴とする装置。
7. 請求項１に基く装置において、前記低電圧値（ＬＷ）及び前記高電圧値（ＨＷ）が、夫々、実質的に、接地（ＧＮＤ）及び電源電圧（Ｖｃｃ）であることを特徴とする装置。
8. 請求項１に基く装置において、前記ブートストラップコンデンサ（Ｃｂｏｏｔ）の前記電源回路（１５）が電源電圧（Ｖｃｃ）よりも一層低い電圧（Ｖｄｄ）へ接続されている非駆動可能端子を具備している第３トランジスタ（Ｍ１０）を有しており、その他方の非駆動可能端子は該ブートストラップコンデンサへ接続されており、且つその駆動可能端子はポンピング回路（１２）のポンピングコンデンサ（Ｃｐｕｍｐ）へ結合されていることを特徴とする装置。
9. 請求項８に基く装置において、前記第３トランジスタ（Ｍ１０）がＬＤＭＯＳトランジスタであり且つ前記更なるコンデンサ（Ｃｇｄ）が前記第３トランジスタのゲート端子とドレイン端子との間の内在的なコンデンサであることを特徴とする装置。
10. 請求項８に基く装置において、前記回路手段が該ポンピング回路（１２）の前記ポンピングコンデンサ（Ｃｐｕｍｐ）を有していることを特徴とする装置。
11. 第１（Ｍ１）及び第２（Ｍ２）トランジスタを有するトランジスタハーフブリッジ回路を有する集積回路において、前記ハーフブリッジ回路は電源電圧（Ｖｃｃ）と基準電圧（ＧＮＤ）との間に接続されており且つ負荷（ＬＯＡＤ）を駆動すべく適合されており、前記第１及び第２トランジスタは前記中点電圧（Ｖａ）が低電圧値（ＬＷ）から高電圧値（ＨＷ）へ及びその逆への遷移を経験するように駆動され、前記ハーフブリッジ回路はブートストラップコンデンサ（Ｃｂｏｏｔ）を有しており、該ブートストラップコンデンサは該中点ノードへ接続されている一方の端子と前記ブートストラップコンデンサの電源回路（１５）へ接続されている他方の端子とを具備しており、前記集積回路は先行する請求項のいずれか一つに定義したトランジスタハーフブリッジ回路の中点電圧（Ｖａ）に対する検知装置を有している集積回路。

Images