CN115498873B - 电荷泵单元以及芯片 - Google Patents

Abstract

本申请提供一种电荷泵单元以及芯片，电荷泵单元包括第一电容、第二电容；第一开关、第二开关、第三开关以及第四开关，其中，第一开关的开启时间与第二开关的关闭时间相异，且第三开关的开启时间与第四开关的关闭时间相异。本申请通过第一脉冲信号控制第一开关开启或关闭，第二脉冲信号控制第三开关开启或关闭，同时利用第一脉冲电压信号控制第四开关开启或闭合，利用第二脉冲电压信号控制第二开关开启或闭合，使得第一开关的开启时间与第二开关的关闭时间相异，且第三开关的开启时间与第四开关的关闭时间相异，避免了第一开关、第二开关同时开启或者第三开关、第四开关同时开启的现象，进而规避了电流倒灌流向电源电压的风险。

Description

电荷泵单元以及芯片

技术领域

本申请涉及集成电路技术领域，具体涉及一种电荷泵单元以及芯片。

背景技术

电荷泵是一种电压变换器，通过电容储能-放能交替循环实现对应开关的控制并输出比输入电压高的输出电压，常用于显示设备、存储器等电子设备，以便于为其提供所需的电压。

目前电荷泵通常采用MOS管作为开关元件，然而MOS管的导通状态变为截止状态并不是瞬间完成的，这导致了在电荷泵开关的开关状态需要互斥时，存在开关同时开启的现象，这导致了电流倒灌流向电源电压的风险。

发明内容

本申请提供一种电荷泵单元以及芯片，旨在解决目前电荷泵开关时电流倒灌流向电源电压的技术问题。

第一方面，本申请提供一种电荷泵单元，包括：

第一电容；

第二电容；

第一开关以及第二开关，第一开关与第二开关连接，第一开关和第二开关中的一者与电源电压连接；

第三开关以及第四开关，第三开关与第四开关连接，第三开关和第四开关中的一者与电源电压连接；

第一开关的控制端接入第一脉冲信号，并基于第一脉冲信号控制第一开关开启或关闭；第三开关的控制端接入第二脉冲信号，并基于第二脉冲信号控制第三开关开启或关闭；

第一电容的一端连接至第一开关和第二开关之间的第一节点，另外一端用于接入第一脉冲电压信号，第四开关的控制端连接至第一节点，以通过第一电容控制第四开关开启或闭合；

第二电容的一端连接至第三开关和第四开关之间的第二节点，另外一端用于接入第二脉冲电压信号，第二开关的控制端连接至第二节点，以通过第二电容控制第二开关开启或闭合；

在第一开关、第二开关、第三开关和第四开关每切换一次开关状态后，第一开关和第二开关的开关状态互斥，第三开关和第四开关的开关状态互斥，且第一开关和第四开关的开关状态相同；

其中，第一开关的开启时间与第二开关的关闭时间相异，且第三开关的开启时间与第四开关的关闭时间相异。

在一些实施例中，第二开关的关闭时间领先于第一开关的开启时间，第四开关的关闭时间领先于第三开关的开启时间。

在一些实施例中，第一开关的关闭时间领先于第二开关的开启时间，第三开关的关闭时间领先于第四开关的开启时间。

在一些实施例中，第一开关为第一NMOS管，第二开关为第一PMOS管，第三开关为第二NMOS管，第四开关为第二PMOS管；

第一NMOS管的漏极用于接入电源电压，第一NMOS管的源极与第一PMOS管的源极连接，第一NMOS管的栅极连接于第二节点；

第二NMOS管的漏极用于接入电源电压，第二NMOS管的源极与第二PMOS管的源极连接，第二NMOS管的栅极连接于第一节点；

第一PMOS管的栅极连接于第二节点，第二PMOS管的栅极连接于第一节点，第一PMOS管的漏极与第二PMOS管的漏极连接。

在一些实施例中，第一脉冲电压信号、第二脉冲电压信号、第一脉冲信号以及第二脉冲信号的周期相等；

第一脉冲电压信号的下降沿领先第二脉冲信号的上升沿第一预设时间；

第二脉冲电压信号的下降沿领先第一脉冲信号的上升沿第二预设时间。

在一些实施例中，第一脉冲信号的下降沿领先第二脉冲电压信号的上升沿第三预设时间；

第二脉冲信号的下降沿领先第一脉冲电压信号的上升沿第四预设时间。

在一些实施例中，第一预设时间等于第二预设时间；

第三预设时间等于第四预设时间，且第一脉冲电压信号与第二脉冲电压信号在各自单个信号周期内高电平时间和低电平时间均相等。

在一些实施例中，还包括第三PMOS管、第三NMOS管、第四PMOS管以及第四NMOS管；

第三PMOS管的源极用于接入电源电压，第三PMOS管的漏极与第三NMOS管的漏极连接，第三PMOS管的栅极用于接入第三脉冲信号；

第四PMOS管的源极用于接入电源电压，第四PMOS管的漏极与第四NMOS管的漏极连接，第四PMOS管的栅极用于接入第四脉冲信号；

第一电容的一端连接于第一节点，另外一端连接于第三PMOS管与第三NMOS管之间的第三节点；第二电容的一端连接于第二节点，另外一端连接于第四PMOS管与第四NMOS管之间的第四节点；

第三NMOS管的栅极用于接入第五脉冲信号，第三NMOS管的源极接地；第四NMOS管的栅极用于接入第六脉冲信号，第四NMOS管的源极接地；

其中，第三PMOS管和第三NMOS管分别在第三脉冲信号和第五脉冲信号作用下于第三节点产生第一脉冲电压信号，第四PMOS管和第四NMOS管分别在第四脉冲信号和第六脉冲信号作用下于第四节点产生第二脉冲电压信号。

在一些实施例中，第一脉冲信号、第二脉冲信号、第三脉冲信号、第四脉冲信号、第五脉冲信号以及第六脉冲信号周期相等；

第三脉冲信号的下降沿领先于第六脉冲信号的上升沿，第四脉冲信号的下降沿领先于第五脉冲信号的上升沿。

在一些实施例中，第三脉冲信号的上升沿与第六脉冲信号的下降沿位于同一时刻；

第四脉冲信号的上升沿与第五脉冲信号的下降沿位于同一时刻。

在一些实施例中，第六脉冲信号的上升沿领先于第二脉冲信号的上升沿；

第五脉冲信号的上升沿领先于第一脉冲信号的上升沿。

在一些实施例中，第六脉冲信号的下降沿与第二脉冲信号的下降沿位于同一时刻；

第五脉冲信号的下降沿与第一脉冲信号的下降沿位于同一时刻。

在一些实施例中，第三脉冲信号与第四脉冲信号在各自单个信号周期内的高电平时间和低电平时间均相等。

在一些实施例中，还包括第五PMOS管和第六PMOS管；

第五PMOS的源极连接于第一节点，第五PMOS的栅极连接于第二节点，第一PMOS管和第二PMOS管的衬底与第五PMOS的漏极连接；

第六PMOS的源极连接于第二节点，第五PMOS的栅极连接于第一节点，第一PMOS管和第二PMOS管的衬底与第六PMOS的漏极连接，且第一PMOS管和第二PMOS管的衬底相互连接。

第二方面，本申请提供一种芯片，包括多个如第一方面所述的电荷泵单元。

本申请通过第一脉冲信号控制第一开关开启或关闭，第二脉冲信号控制第三开关开启或关闭，同时利用第一脉冲电压信号控制第四开关开启或闭合，利用第二脉冲电压信号控制第二开关开启或闭合，使得第一开关的开启时间与第二开关的关闭时间相异，且第三开关的开启时间与第四开关的关闭时间相异，避免了第一开关、第二开关同时开启或者第三开关、第四开关同时开启的现象，进而规避了电流倒灌流向电源电压的风险。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中电荷泵单元的一种电路示意图；

图2是本申请实施例中提供的电荷泵单元的一种电路示意图；

图3是本申请实施例中提供的电荷泵单元的另一种电路示意图；

图4是本申请实施例中提供的第一节点和第二节点的电压变化示意图；

图5是本申请实施例中提供的电荷泵单元的另一种电路示意图；

图6是本申请实施例中提供的第一脉冲信号、第二脉冲信号、第一脉冲电压信号和第二脉冲电压信号的一种脉冲信号时序图；

图7是本申请实施例中提供的电荷泵单元的另一种电路示意图；

图8是本申请实施例中提供的第一脉冲信号、第二脉冲信号、第三脉冲信号、第四脉冲信号、第五脉冲信号以及第六脉冲信号的一种脉冲信号时序图；

图9是本申请实施例中提供的第一脉冲电压信号、第三脉冲信号以及第五脉冲信号一种脉冲信号时序图；

图10是本申请实施例中提供的第二脉冲电压信号、第四脉冲信号以及第六脉冲信号的一种脉冲信号时序图；

图11是本申请实施例中提供的第一脉冲信号、第二脉冲信号、第三脉冲信号、第四脉冲信号、第五脉冲信号以及第六脉冲信号的另一种脉冲信号时序图；

图12是本申请实施例中提供的电荷泵单元的另一种电路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

在介绍本申请电荷泵单元以及芯片之前，先介绍本申请技术问题所产生的原因。参阅图1，图1示出了现有技术中电荷泵单元的一种电路示意图，其中，由于Va、Vb电压并不能直接被控制，同时由于MOS管Ma1、Ma2、Mb1以及Mb2的栅极电压来源于电容Ca以及Cb的电压，而MOS管的开启或关闭并不是瞬间完成的，其开启关闭存在中间状态，使得MOS管Ma1、Ma2、Mb1以及Mb2存在同时开启的状态。

具体的，当Va和Vb在某时刻满足：Va&Vb>VDD+Vtn时，Vtn为NMOS管的阈值电压，VDD为电源电压，Ma1和Mb1同时开启，此时电容Ca就会有流向VDD的反向电流；而当Va和Vb在某时刻满足：Va&Vb<Vo-|Vtp|，Vtp为PMOS管的阈值电压，此时Ma2和Mb2开启，此时电容CL就会有流向电容Ca和电容Cb的反向电流，当上述两种情况同时发生时，这样就导致了接地端流向电源端的反向电流。

本申请实施例提供一种电荷泵单元以及芯片，以下分别进行详细说明。

首先，参阅图2，图2示出了本申请实施例中电荷泵单元的一种电路示意图，其中电荷泵单元包括：

第一电容C1；

第二电容C2；

第一开关S1以及第二开关S2，第一开关S1与第二开关S2连接，第一开关S1和第二开关S2中的一者与电源电压连接；

第三开关S3以及第四开关S4，第三开关S3与第四开关S4连接，第三开关S3和第四开关S4中的一者与电源电压连接；

第一开关S1的控制端接入第一脉冲信号PH1，并基于第一脉冲信号PH1控制第一开关S1开启或关闭；第三开关S3的控制端接入第二脉冲信号PH2，并基于第二脉冲信号PH2控制第三开关S3开启或关闭；

第一电容C1的一端连接至第一开关S1和第二开关S2之间的第一节点M1，另外一端用于接入第一脉冲电压信号U1，第四开关S4的控制端连接至第一节点M1，以通过第一电容C1控制第四开关S4开启或闭合；

第二电容C2的一端连接至第三开关S3和第四开关S4之间的第二节点M2，另外一端用于接入第二脉冲电压信号U2，第二开关S2的控制端连接至第二节点M2，以通过第二电容C2控制第二开关S2开启或闭合；

在第一开关S1、第二开关S2、第三开关S3和第四开关S4每切换一次开关状态后，第一开关S1和第二开关S2的开关状态互斥，第三开关S3和第四开关S4的开关状态互斥，且第一开关S1和第四开关S4的开关状态相同；

其中，第一开关S1的开启时间与第二开关S2的关闭时间相异，且第三开关S3的开启时间与第四开关S4的关闭时间相异。

具体的，第一电容C1和第二电容C2在电荷泵单元中通过其极板积累电荷，并间接地控制第三开关S3和第四开关S4。例如，当第一电容C1一端用于接入的第一电压脉冲信号为低电平时，此时第一电容C1另外一端向第四开关S4输入高电平信号，那么第四开关S4则可以基于高电平信号处于关闭状态；而当第一电容C1一端用于接入的第一电压脉冲信号为高电平时，此时第一电容C1另外一端向第四开关S4输入低电平信号，那么第四开关S4则可以基于低电平信号处于开启状态。第二电容C2基于第二电压脉冲信号控制第二开关S2同理，此处不再赘述。在本申请的一些实施例中，第一电压脉冲信号和第二电压脉冲信号的高电平电压等于电源电压VDD。

第一开关S1、第二开关S2、第三开关S3以及第四开关S4通过其开启状态和关闭状态的交替改变，使第一电容C1连接第一节点M1的一端和第二电容C2连接第二节点M2的一端电性相异，从而使得第一节点M1和第二节点M2之间的电压差为第一电容C1连接第一节点M1的一端的电压与第二电容C2连接第二节点M2的一端的电压之和，进而实现电荷泵电压倍增功能。

在本申请的一些实施例中，如图2所示，第一开关S1的一端与电源电压VDD连接，另外一端与第二开关S2连接，第三开关S3的一端与电源电压VDD连接，另外一端与第四开关S4连接。在本申请的另外一些实施例中，参阅图3，图3示出了本申请实施例中电荷泵单元的另外一种电路示意图，其中，第二开关S2的一端与电源电压VDD连接，另外一端与第一开关S1连接，第四开关S4的一端与电源电压VDD连接，另外一端与第三开关S3连接。

可以理解地，还可以保持第一开关S1的一端与电源电压VDD连接，另外一端与第二开关S2连接，而使第四开关S4的一端与电源电压VDD连接，另外一端与第三开关S3连接；或者保持第三开关S3的一端与电源电压VDD连接，另外一端与第四开关S4连接，而使第二开关S2的一端与电源电压VDD连接，另外一端与第一开关S1连接。

在本申请的一些实施例中，参阅图2以及图4，图4示出了本申请实施例中第一节点M1和第二节点M2的电压变化示意图，其中，当第一节点M1的电压为负电压、第二节点M2的电压为正电压时，第一开关S1为关闭状态，第二开关S2为开启状态，第三开关S3为开启状态，第四开关S4为关闭状态，此时第一节点M1与第二节点M2之间的电压差近似2倍电源电压VDD；当第一节点M1的电压为正电压、第二节点M2的电压为负电压时，第一开关S1为开启状态，第二开关S2为关闭状态，第三开关S3为关闭状态，第四开关S4为开启状态，此时第一节点M1与第二节点M2之间的电压差近似2倍电源电压VDD。也就是说，在第一开关S1、第二开关S2、第三开关S3和第四开关S4每切换一次开关状态后，第一开关S1和第二开关S2的开关状态互斥，第三开关S3和第四开关S4的开关状态互斥，且第一开关S1和第四开关S4的开关状态相同，第一开关S1、第二开关S2、第三开关S3以及第四开关S4在上述交替开启和关闭过程中，从而使得第一节点M1和第二节点M2的电压交替变化并且电压差保持在近似2倍电源电压VDD。

在本申请实施例中，通过第一脉冲信号PH1控制第一开关S1开启或关闭，第二脉冲信号PH2控制第三开关S3开启或关闭，同时利用第一脉冲电压信号U1控制第四开关S4开启或闭合，利用第二脉冲电压信号U2控制第二开关S2开启或闭合，使得第一开关S1的开启时间与第二开关S2的关闭时间相异，且第三开关S3的开启时间与第四开关S4的关闭时间相异，避免了第一开关S1、第二开关S2同时开启或者第三开关S3、第四开关S4同时开启的现象，进而规避了电流倒灌流向电源电压VDD的风险。

在本申请的一些实施例中，第二开关S2的关闭时间领先于第一开关S1的开启时间，第四开关S4的关闭时间领先于第三开关S3的开启时间。也就是说，第一开关S1开启时第二开关S2已处于关闭状态，而第三开关S3开启时第四开关S4已处于关闭状态，因此可以避免在第一开关S1和第三开关S3开启时的电流倒灌至电源电压VDD的现象。

进一步的，在本申请的一些实施例中，第一开关S1的关闭时间领先于第二开关S2的开启时间，第三开关S3的关闭时间领先于第四开关S4的开启时间。也就是说，第二开关S2开启时第一开关S1已处于关闭状态，而第四开关S4开启时第三开关S3已处于关闭状态，因此可以避免在第二开关S2和第四开关S4开启时的电流倒灌至电源电压VDD的现象，结合本申请中第二开关S2的关闭时间领先于第一开关S1的开启时间，第四开关S4的关闭时间领先于第三开关S3的开启时间的实施例，在第一开关S1、第二开关S2、第三开关S3以及第四开关S4在交替开启和关闭的过程均不会产生电流倒灌的现象。

作为一示例性的，参阅图5，图5示出了本申请实施例中电荷泵单元的另外一种结构示意图，其中，第一开关S1为第一NMOS管Ma1，第二开关S2为第一PMOS管Mb1，第三开关S3为第二NMOS管Ma2，第四开关S4为第二PMOS管Mb2；第一NMOS管Ma1的漏极用于接入电源电压VDD，第一NMOS管Ma1的源极与第一PMOS管Mb1的源极连接，第一NMOS管Ma1的栅极连接于第二节点M2；第二NMOS管Ma2的漏极用于接入电源电压VDD，第二NMOS管Ma2的源极与第二PMOS管Mb2的源极连接，第二NMOS管Ma2的栅极连接于第一节点M1；第一PMOS管Mb1的栅极连接于第二节点M2，第二PMOS管Mb2的栅极连接于第一节点M1，第一PMOS管Mb1的漏极与第二PMOS管Mb2的漏极连接。

需要说明的是，第一NMOS管Ma1根据第一脉冲信号PH1的高电平信号和低电平信号进行导通状态与截止状态的切换，第一PMOS管Mb1根据第一脉冲电压信号U1的高电平信号和低电平信号进行导通状态与截止状态的切换，第二NMOS管Ma2根据第二脉冲信号PH2的高电平信号和低电平信号进行导通状态与截止状态的切换，第二PMOS管Mb2根据第二脉冲电压信号U2的高电平信号和低电平信号进行导通状态与截止状态的切换，通过第一脉冲信号PH1、第二脉冲信号PH2、第一脉冲电压信号U1以及第二脉冲电压信号U2实现了第一开关S1、第二开关S2、第三开关S3以及第四开关S4的分别控制。

此外，由于分别对第一NMOS管Ma1、第二NMOS管Ma2直接采用第一脉冲信号和第二脉冲信号进行控制，而第一PMOS管Mb1、第二PMOS管Mb2通过第一电容C1和第二电容C2间接地控制，因此无需对第一PMOS管Mb1、第二PMOS管Mb2设计nF级的偏上电容，节约了电荷泵模块的版图面积；同时，第一NMOS管Ma1、第二NMOS管Ma2可以利用电源通过电平转换而得到驱动信号，无需设计额外的脉冲信号，同样可以减少芯片上电荷泵模块的面积，进而有利于降低芯片的制造成本。

可以理解地，上述开关采用MOS管的型号还可以改变，例如，第一开关S1、第二开关S2、第三开关S3以及第四开关S4全部采用NMOS管；又例如，第一开关S1、第二开关S2、第三开关S3以及第四开关S4全部采用PMOS管；再例如，第一开关S1、第三开关S3采用PMOS管，而第二开关S2以及第四开关S4采用NMOS管；或者，上述开关还可以采用其他方式实施，例如采用IGBT管。

进一步的，在本申请的一些实施例中，继续参阅图6，图6示出了本申请实施例中第一脉冲信号PH1、第二脉冲信号PH2、第一脉冲电压信号U1和第二脉冲电压信号U2的一种脉冲信号时序图，其中，第一脉冲电压信号U1、第二脉冲电压信号U2、第一脉冲信号PH1以及第二脉冲信号PH2的周期相等。第一脉冲电压信号U1的下降沿领先第二脉冲信号PH2的上升沿第一预设时间t1(例如1秒)；第二脉冲电压信号U2的下降沿领先第一脉冲信号PH1的上升沿第二预设时间t2(例如1秒)。

需要说明的是，第一脉冲电压信号U1的下降沿使得第一电容C1连接第一节点M1的一端电压升高，那么就使得第二PMOS管Mb2接收到高电平信号，进而第二PMOS管Mb2由导通状态转换为截止状态；而第二脉冲信号PH2的上升沿使得第二NMOS管Ma2接收到高电平信号，进而第二NMOS管Ma2由截止状态转换为导通状态，由于第一脉冲电压信号U1的下降沿领先第二脉冲信号PH2的上升沿第一预设时间t1，因此在同一个周期内，第二PMOS管Mb2是先被关闭再打开第二NMOS管Ma2的，从而避免电流经第二PMOS管Mb2和第二NMOS管Ma2倒灌至电源电压VDD的现象。

同样的，第二脉冲电压信号U2的下降沿使得第二电容C2连接第二节点M2的一端电压升高，那么就使得第一PMOS管Mb1接收到高电平信号，进而第一PMOS管Mb1由导通状态转换为截止状态；而第一脉冲信号PH1的上升沿使得第一NMOS管Ma1接收到高电平信号，进而第一NMOS管Ma1由截止状态转换为导通状态，由于第二脉冲电压信号U2的下降沿领先第一脉冲信号PH1的上升沿第二预设时间t2，因此在同一个周期内，第一PMOS管Mb1是先被关闭再打开第一NMOS管Ma1的，从而避免了在第一NMOS管Ma1开启时电流经第一PMOS管Mb1和第一NMOS管Ma1倒灌至电源电压VDD的现象。

进一步的，在本申请的一些实施例中，继续参阅图6，其中，第一脉冲信号PH1的下降沿领先第二脉冲电压信号U2的上升沿第三预设时间t3(例如1秒)；第二脉冲信号PH2的下降沿领先第一脉冲电压信号U1的上升沿第四预设时间t4(例如1秒)。

需要说明的是，第二脉冲电压信号U2的上升沿使得第二电容C2连接第二节点M2的一端电压降低，那么就使得第一PMOS管Mb1接收到低电平信号，进而第一PMOS管Mb1由截止状态转换为导通状态；而第一脉冲信号PH1的下降沿使得第一NMOS管Ma1接收到低电平信号，进而第一NMOS管Ma1由导通状态转换为截止状态，第一脉冲信号PH1的下降沿领先第二脉冲电压信号U2的上升沿第三预设时间t3，因此在同一个周期内，第一NMOS管Ma1是先被关闭再打开第一PMOS管Mb1的，从而避免了第一PMOS管Mb1开启时电流经第一PMOS管Mb1和第一NMOS管Ma1倒灌至电源电压VDD的现象。

同样的，第一脉冲电压信号U1的上升沿使得第一电容C1连接第一节点M1的一端电压降低，那么就使得第二PMOS管Mb2接收到低电平信号，进而第二PMOS管Mb2由截止状态转换为导通状态；而第二脉冲信号PH2的下降沿使得第二NMOS管Ma2接收到低电平信号，进而第二NMOS管Ma2由导通状态转换为截止状态，由于第二脉冲信号PH2的下降沿领先第一脉冲电压信号U1的上升沿第四预设时间t4，因此在同一个周期内，第二NMOS管Ma2是先被关闭再打开第二PMOS管Mb2的，从而避免了在第二PMOS管Mb2开启时电流经第二PMOS管Mb2和第二NMOS管Ma2倒灌至电源电压VDD的现象。

在本申请的一些实施例中，第一预设时间t1等于第二预设时间t2，第三预设时间t3等于第四预设时间t4，且第一脉冲电压信号U1与第二脉冲电压信号U2在各自单个信号周期内高电平时间和低电平时间均相等，使得第一电容C1和第二电容C2被充电和放电的时间基本一致。

在本申请的一些实施例中，为了便于产生第一脉冲电压信号U1以及第二脉冲电压信号U2，继续参阅图7以及图8，图7示出了本申请实施例中电荷泵单元的另一种电路示意图，图8示出了本申请实施例中第一脉冲信号PH1、第二脉冲信号PH2、第三脉冲信号PH3、第四脉冲信号PH4、第五脉冲信号PH5以及第六脉冲信号PH6的一种脉冲信号时序图，其中，电荷泵单元还包括第三PMOS管Mb3、第三NMOS管Ma3、第四PMOS管Mb4以及第四NMOS管Ma4；第三PMOS管Mb3的源极用于接入电源电压VDD，第三PMOS管Mb3的漏极与第三NMOS管Ma3的漏极连接，第三PMOS管Mb3的栅极用于接入第三脉冲信号PH3；第四PMOS管Mb4的源极用于接入电源电压VDD，第四PMOS管Mb4的漏极与第四NMOS管Ma4的漏极连接，第四PMOS管Mb4的栅极用于接入第四脉冲信号PH4；第一电容C1的一端连接于第一节点M1，另外一端连接于第三PMOS管Mb3与第三NMOS管Ma3之间的第三节点M3；第二电容C2的一端连接于第二节点M2，另外一端连接于第四PMOS管Mb4与第四NMOS管Ma4之间的第四节点M4；第三NMOS管Ma3的栅极用于接入第五脉冲信号PH5，第三NMOS管Ma3的源极接地；第四NMOS管Ma4的栅极用于接入第六脉冲信号PH6，第四NMOS管Ma4的源极接地；其中，第三PMOS管Mb3和第三NMOS管Ma3分别在第三脉冲信号PH3和第五脉冲信号PH5作用下于第三节点M3产生第一脉冲电压信号U1，第四PMOS管Mb4和第四NMOS管Ma4分别在第四脉冲信号PH4和第六脉冲信号PH6作用下于第四节点M4产生第二脉冲电压信号U2。

具体的，参阅图9，图9示出了本申请实施例中第一脉冲电压信号U1、第三脉冲信号PH3以及第五脉冲信号PH5一种脉冲信号时序图，第三脉冲信号PH3的下降沿使得第三PMOS管Mb3由截止状态转换为导通状态，因此使得第三节点M3接入电源电压VDD，进而产生第一脉冲电压信号U1的高电平信号，而第五脉冲信号PH5的上升沿使得第三NMOS管Ma3由截止转换为导通状态，因此使得第三节点M3接地，进而产生第一脉冲电压信号U1的低电平信号，因此使得第三PMOS管Mb3和第三NMOS管Ma3分别在第三脉冲信号PH3和第五脉冲信号PH5作用下于第三节点M3产生第一脉冲电压信号U1。

继续参阅图10，图10示出了本申请实施例中，第二脉冲电压信号U2、第四脉冲信号PH4以及第六脉冲信号PH6的一种脉冲信号时序图，第四脉冲信号PH4的下降沿使得第四PMOS管Mb4由截止状态转换为导通状态，因此使得第四节点M4接入电源电压VDD，进而产生第二脉冲电压信号U2的高电平信号，而第六脉冲信号PH6的上升沿使得第四NMOS管Ma4由截止转换为导通状态，因此使得第四节点M4接地，进而产生第二脉冲电压信号U2的低电平信号，因此使得第四PMOS管Mb4和第四NMOS管Ma4分别在第四脉冲信号PH4和第六脉冲信号PH6作用下于第四节点M4产生第二脉冲电压信号U2。

可以理解的，第一脉冲电压信号U1、第二脉冲电压信号U2也可以通过其他电路结构实现，例如门电路、延迟电路等。

在本申请的一些实施例中，继续参阅图8、图9以及图10，第一脉冲信号PH1、第二脉冲信号PH2、第三脉冲信号PH3、第四脉冲信号PH4、第五脉冲信号PH5以及第六脉冲信号PH6周期相等；第三脉冲信号PH3的下降沿领先于第六脉冲信号PH6的上升沿，第四脉冲信号PH4的下降沿领先于第五脉冲信号PH5的上升沿。

需要说明的是，第三脉冲信号PH3的下降沿使得第三PMOS管Mb3由截止状态转换为导通状态，此时第三节点M3接入电源电压VDD，而第六脉冲信号PH6的上升沿使得第四NMOS管Ma4由截止转换为导通状态，此时第四节点M4接地，由于第三脉冲信号PH3的下降沿领先于第六脉冲信号PH6的上升沿，也就是说第三节点M3先接入电源电压VDD，而第四节点M4后接地，第一电容C1连接第一节点M1的端板正电荷可以流向第二PMOS管Mb2，进而使得第二PMOS管Mb2处于截止状态，再让第四节点M4接地，此时第二电容C2连接第二节点M2端板的负电荷不会流向接地端，进而保证第二电容C2完全放电。

同样的，第四脉冲信号PH4的下降沿使得第四PMOS管Mb4由截止状态转换为导通状态，此时第四节点M4接入电源电压VDD，而第五脉冲信号PH5的上升沿使得第三NMOS管Ma3由截止转换为导通状态，此时第三节点M3接地，由于第四脉冲信号PH4的下降沿领先于第五脉冲信号PH5的上升沿，也就是说第四节点M4先接入电源电压VDD，而第三节点M3后接地，第二电容C2连接第二节点M2的端板正电荷可以流向第一PMOS管Mb1，进而使得第一PMOS管Mb1处于截止状态，再让第四节点M4接地，此时第一电容C1连接第一节点M1端板的负电荷不会流向接地端，进而保证第一电容C1完全放电。

进一步的，在本申请的一些实施例中，继续参阅图8、图9以及图10，第三脉冲信号PH3的上升沿与第六脉冲信号PH6的下降沿位于同一时刻；第四脉冲信号PH4的上升沿与第五脉冲信号PH5的下降沿位于同一时刻。

需要说明的是，第三脉冲信号PH3的上升沿使得第三PMOS管Mb3由导通状态转换为截止状态，第六脉冲信号PH6的下降沿使得第四NMOS管Ma4由转换为截止状态，由于第三脉冲信号PH3的上升沿与第六脉冲信号PH6的下降沿位于同一时刻，也就是说，第三PMOS管Mb3、第四NMOS管Ma4关闭基本同时进行。同样的，第四脉冲信号PH4的上升沿使得第四PMOS管Mb4由导通状态转换为截止状态，第五脉冲信号PH5的下降沿使得第三NMOS管Ma3由转换为截止状态，由于第四脉冲信号PH4的上升沿与第五脉冲信号PH5的下降沿位于同一时刻，也就是说，第四PMOS管Mb4、第三NMOS管Ma3关闭基本同时进行。

进一步的，在本申请的一些实施例中，继续参阅图8、图9以及图10，第六脉冲信号PH6的上升沿领先于第二脉冲信号PH2的上升沿；第五脉冲信号PH5的上升沿领先于第一脉冲信号PH1的上升沿。

需要说明的是，第六脉冲信号PH6的上升沿使得第四NMOS管Ma4转换为导通状态，第二脉冲信号PH2的上升沿使得第二NMOS管Ma2转换为导通状态，由于第六脉冲信号PH6的上升沿领先于第二脉冲信号PH2的上升沿，也就是说，第四NMOS管Ma4导通后再导通第二NMOS管Ma2。同样的，第五脉冲信号PH5的上升沿使得第三NMOS管Ma3转为开启状态，第一脉冲信号PH1的上升沿使得第一NMOS转换为开启状态，由于第五脉冲信号PH5的上升沿领先于第一脉冲信号PH1的上升沿，第三NMOS管Ma3导通后再导通第一NMOS管Ma1。

进一步的，在本申请的一些实施例中，继续参阅图8、图9以及图10，第六脉冲信号PH6的下降沿与第二脉冲信号PH2的下降沿位于同一时刻，第五脉冲信号PH5的下降沿与第一脉冲信号PH1的下降沿位于同一时刻。

需要说明的是，第六脉冲信号PH6的下降沿使得第四NMOS管Ma4转换为截止状态，第二脉冲信号PH2的下降沿使得第二NMOS管Ma2转换为截止状态，由于第六脉冲信号PH6的下降沿与第二脉冲信号PH2的下降沿位于同一时刻，也就是说，第四NMOS管Ma4与第二NMOS管Ma2基本同时关闭。同样的，第五脉冲信号PH5的下降沿使得第三NMOS管Ma3转换为截止状态，第一脉冲信号PH1的下降沿使得第一NMOS管Ma1转换为截止状态，由于第五脉冲信号PH5的下降沿与第一脉冲信号PH1的下降沿位于同一时刻，也就是说，第三NMOS管Ma3与第一NMOS管Ma1基本同时关闭。

进一步的，继续参阅图8、图9以及图10，第三脉冲信号PH3与第四脉冲信号PH4在各自单个信号周期内的高电平时间和低电平时间均相等，这样可以使得第一电容C1和第二电容C2充电-放电时间基本一致。

可以理解的，上述NMOS管和PMOS管还可以进行更换MOS管类型，例如将第三PMOS管Mb3和第四PMOS管Mb4的类型改为NMOS管，只需将对应的第三脉冲信号PH3和第四脉冲信号PH4反相即可，例如形成如图11所示的脉冲信号时序图。

在本申请的一些实施例中，继续参阅图12，图12示出了本申请实施例中电荷泵单元的另外一种电路示意图，其中，电荷泵单元还包括第五PMOS管Mb5和第六PMOS管Mb6；第五PMOS的源极连接于第一节点M1，第五PMOS的栅极连接于第二节点M2，第一PMOS管Mb1和第二PMOS管Mb2的衬底与第五PMOS的漏极连接；第六PMOS的源极连接于第二节点M2，第五PMOS的栅极连接于第一节点M1，第一PMOS管Mb1和第二PMOS管Mb2的衬底与第六PMOS的漏极连接，且第一PMOS管Mb1和第二PMOS管Mb2的衬底相互连接。

需要说明的是，由于第一PMOS管Mb1和第二PMOS管Mb2的衬底与第五PMOS的漏极连接，第一PMOS管Mb1和第二PMOS管Mb2的衬底与第六PMOS的漏极连接，同时第一PMOS管Mb1和第二PMOS管Mb2的衬底相互连接，那么在第一节点M1和第二节点M2中一者为正电压，另外一者为负电压时，第一PMOS管Mb1和第二PMOS管Mb2的衬底电压为第一节点M1和第二节点M2中电压较高的一者，在当节点M5拉到接地电压时，可以规避电源电压VDD直接通过第一PMOS管Mb1或第二PMOS管Mb2产生到接电端的电流的现象，同时可以为电容CB进行充电规避短路现象。

进一步的，为了更好的实施本申请实施例中的电荷泵单元，在电荷泵单元的基础上，本申请还提供一种芯片，包括多个如上述任一实施例所述的电荷泵单元。由于本申请实施例中的芯片包含上述实施例中的电荷泵单元，因此具备上述实施例中电荷泵单元的全部有益效果，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本申请作为参考，但与本申请内容不一致或产生冲突的申请历史文件除外，对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是，如果本申请附属材料中的描述、定义、和/或术语的使用与本申请所述内容有不一致或冲突的地方，以本申请的描述、定义和/或术语的使用为准。

以上对本申请实施例所提供的一种电荷泵单元以及芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种电荷泵单元，其特征在于，包括：

第一电容；

第二电容；

第一开关以及第二开关，所述第一开关与所述第二开关连接，所述第一开关和所述第二开关中的一者与电源电压连接；

第三开关以及第四开关，所述第三开关与所述第四开关连接，所述第三开关和所述第四开关中的一者与电源电压连接；

所述第一开关的控制端用于接入第一脉冲信号，并基于所述第一脉冲信号控制所述第一开关开启或关闭；所述第三开关的控制端用于接入第二脉冲信号，并基于所述第二脉冲信号控制所述第三开关开启或关闭；

所述第一电容的一端连接至所述第一开关和所述第二开关之间的第一节点，另外一端用于接入第一脉冲电压信号，所述第四开关的控制端连接至所述第一节点，以通过所述第一电容控制所述第四开关开启或闭合；

所述第二电容的一端连接至所述第三开关和所述第四开关之间的第二节点，另外一端用于接入第二脉冲电压信号，所述第二开关的控制端连接至所述第二节点，以通过所述第二电容控制所述第二开关开启或闭合；

在所述第一开关、所述第二开关、所述第三开关和所述第四开关每切换一次开关状态后，所述第一开关和所述第二开关的开关状态互斥，所述第三开关和所述第四开关的开关状态互斥，且所述第一开关和所述第四开关的开关状态相同；

其中，所述第一开关的开启时间与所述第二开关的关闭时间相异，且所述第三开关的开启时间与所述第四开关的关闭时间相异。

2.如权利要求1所述的电荷泵单元，其特征在于，所述第二开关的关闭时间领先于所述第一开关的开启时间，所述第四开关的关闭时间领先于所述第三开关的开启时间。

3.如权利要求2所述的电荷泵单元，其特征在于，所述第一开关的关闭时间领先于所述第二开关的开启时间，所述第三开关的关闭时间领先于所述第四开关的开启时间。

4.如权利要求1所述的电荷泵单元，其特征在于，所述第一开关为第一NMOS管，所述第二开关为第一PMOS管，所述第三开关为第二NMOS管，所述第四开关为第二PMOS管；

所述第一NMOS管的漏极用于接入所述电源电压，所述第一NMOS管的源极与所述第一PMOS管的源极连接，所述第一NMOS管的栅极连接于所述第二节点；

所述第二NMOS管的漏极用于接入所述电源电压，所述第二NMOS管的源极与所述第二PMOS管的源极连接，所述第二NMOS管的栅极连接于所述第一节点；

所述第一PMOS管的栅极连接于所述第二节点，所述第二PMOS管的栅极连接于所述第一节点，所述第一PMOS管的漏极与所述第二PMOS管的漏极连接。

5.如权利要求4所述的电荷泵单元，其特征在于，所述第一脉冲电压信号、所述第二脉冲电压信号、所述第一脉冲信号以及所述第二脉冲信号的周期相等；

所述第一脉冲电压信号的下降沿领先所述第二脉冲信号的上升沿第一预设时间；

所述第二脉冲电压信号的下降沿领先所述第一脉冲信号的上升沿第二预设时间。

6.如权利要求5所述的电荷泵单元，其特征在于，所述第一脉冲信号的下降沿领先所述第二脉冲电压信号的上升沿第三预设时间；

所述第二脉冲信号的下降沿领先所述第一脉冲电压信号的上升沿第四预设时间。

7.如权利要求6所述的电荷泵单元，其特征在于，所述第一预设时间等于所述第二预设时间；

所述第三预设时间等于所述第四预设时间，且所述第一脉冲电压信号与所述第二脉冲电压信号在各自单个信号周期内的高电平时间和低电平时间均相等。

8.如权利要求4所述的电荷泵单元，其特征在于，还包括第三PMOS管、第三NMOS管、第四PMOS管以及第四NMOS管；

所述第三PMOS管的源极用于接入所述电源电压，所述第三PMOS管的漏极与所述第三NMOS管的漏极连接，所述第三PMOS管的栅极用于接入第三脉冲信号；

所述第四PMOS管的源极用于接入所述电源电压，所述第四PMOS管的漏极与所述第四NMOS管的漏极连接，所述第四PMOS管的栅极用于接入第四脉冲信号；

所述第一电容的一端连接于所述第一节点，另外一端连接于所述第三PMOS管与所述第三NMOS管之间的第三节点；所述第二电容的一端连接于所述第二节点，另外一端连接于所述第四PMOS管与所述第四NMOS管之间的第四节点；

所述第三NMOS管的栅极用于接入第五脉冲信号，所述第三NMOS管的源极接地；所述第四NMOS管的栅极用于接入第六脉冲信号，所述第四NMOS管的源极接地；

其中，所述第三PMOS管和所述第三NMOS管分别在所述第三脉冲信号和所述第五脉冲信号作用下于所述第三节点产生所述第一脉冲电压信号，所述第四PMOS管和所述第四NMOS管分别在所述第四脉冲信号和所述第六脉冲信号作用下于所述第四节点产生所述第二脉冲电压信号。

9.如权利要求8所述的电荷泵单元，其特征在于，所述第一脉冲信号、所述第二脉冲信号、所述第三脉冲信号、所述第四脉冲信号、所述第五脉冲信号以及所述第六脉冲信号周期相等；

所述第三脉冲信号的下降沿领先于所述第六脉冲信号的上升沿，所述第四脉冲信号的下降沿领先于所述第五脉冲信号的上升沿。

10.如权利要求9所述的电荷泵单元，其特征在于，所述第三脉冲信号的上升沿与所述第六脉冲信号的下降沿位于同一时刻；

所述第四脉冲信号的上升沿与所述第五脉冲信号的下降沿位于同一时刻。

11.如权利要求10所述的电荷泵单元，其特征在于，所述第六脉冲信号的上升沿领先于所述第二脉冲信号的上升沿；

所述第五脉冲信号的上升沿领先于所述第一脉冲信号的上升沿。

12.如权利要求11所述的电荷泵单元，其特征在于，所述第六脉冲信号的下降沿与所述第二脉冲信号的下降沿位于同一时刻；

所述第五脉冲信号的下降沿与所述第一脉冲信号的下降沿位于同一时刻。

13.如权利要求9所述的电荷泵单元，其特征在于，所述第三脉冲信号与所述第四脉冲信号在各自单个信号周期内的高电平时间和低电平时间均相等。

14.如权利要求4所述电荷泵单元，其特征在于，还包括第五PMOS管和第六PMOS管；

所述第五PMOS的源极连接于所述第一节点，所述第五PMOS的栅极连接于所述第二节点，所述第一PMOS管和所述第二PMOS管的衬底与所述第五PMOS的漏极连接；

所述第六PMOS的源极连接于所述第二节点，所述第五PMOS的栅极连接于所述第一节点，所述第一PMOS管和所述第二PMOS管的衬底与所述第六PMOS的漏极连接，且所述第一PMOS管和所述第二PMOS管的衬底相互连接。

15.一种芯片，其特征在于，包括多个如权利要求1至14任一项所述的电荷泵单元。

Images