JP2011070731A - カードリーダ - Google Patents

カードリーダ Download PDF

Info

Publication number
JP2011070731A
JP2011070731A JP2009221092A JP2009221092A JP2011070731A JP 2011070731 A JP2011070731 A JP 2011070731A JP 2009221092 A JP2009221092 A JP 2009221092A JP 2009221092 A JP2009221092 A JP 2009221092A JP 2011070731 A JP2011070731 A JP 2011070731A
Authority
JP
Japan
Prior art keywords
level
slice level
signal
adjustment signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009221092A
Other languages
English (en)
Inventor
Ikuo Kuribayashi
郁郎 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Instruments Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2009221092A priority Critical patent/JP2011070731A/ja
Publication of JP2011070731A publication Critical patent/JP2011070731A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Magnetic Recording (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Abstract

【課題】磁気データの読取率を従来以上に高めることが可能なカードリーダを提供すること。
【解決手段】カードに記録された磁気データを読み取るカードリーダは、磁気データを読み取るデータ読取部3と、データ読取部3から出力されるアナログ状のデータ読取信号を積分または微分してデジタル状の矩形波信号を生成する矩形波信号生成部4と、データ読取信号および矩形波信号に基づいて復調信号を生成する復調信号生成部5と、矩形波信号が反転するタイミングでデータ読取信号の出力レベルを保持するとともに、保持した出力レベルに基づいて復調信号を生成するためのスライスレベルを調整する調整用信号を出力する調整用信号生成部8と、調整用信号生成部8から入力される調整用信号に基づいてスライスレベルを更新するスライスレベル更新部9とを備えている。
【選択図】図2

Description

本発明は、カードに記録された磁気データを読み取るカードリーダに関する。
従来、カードに記録された磁気データを読み取るカードリーダが広く利用されている。この種のカードリーダとして、減磁したカードの磁気データを読み取る場合であっても、磁気データの読取率を高めることが可能なカードリーダが提案されている(たとえば、特許文献1参照)。
この特許文献1に記載のカードリーダでは、磁気データが読み取られるカードのデータ領域以外の領域(すなわち、磁気ストライプの始端部分または終端部分)の出力信号の出力レベルに基づいて、磁気ヘッドからの出力信号を増幅する増幅回路のゲインが決定されている。あるいは、このカードリーダでは、磁気データが読み取られるカードの磁気ストライプの始端部分または終端部分の出力信号の出力レベルに基づいて、復調信号を生成するためのスライスレベルが決定されている。
また、カードに記録された磁気データを読み取るカードリーダとして、磁気ヘッドで読み取られた磁気データの出力レベルが低下している場合(すなわち、減磁したカードの磁気データを読み取る場合等)や、磁気ヘッドで読み取られた磁気データにノイズがある場合(すなわち、カードの磁気ストライプに傷がある場合等)であっても、磁気データの読取率を高めることが可能なカードリーダが本出願人によって提案されている(たとえば、特許文献2参照)。
この特許文献2に記載のカードリーダでは、復調信号を生成するためのスライスレベルとして、低感度のスライスレベルと高感度のスライスレベルとが設定されている。また、このカードリーダでは、初期設定される低感度のスライスレベルにて、磁気データの読取を行い、磁気データが適切に読み取れなかった場合には、高感度のスライスレベルに変更して、再び、磁気データの読取を行っている。
特開2001−236604号公報 特開2004−362177号公報
上述のように、特許文献1に記載のカードリーダでは、磁気ストライプの始端部分または終端部分の出力信号の出力レベルに基づいて、増幅回路のゲインが決定され、あるいは、スライスレベルが決定されている。そのため、このカードリーダでは、データ領域の出力レベルが低下していると、磁気データを適切に読み取れないおそれがある。
また、特許文献2に記載のカードリーダでは、低感度のスライスレベルにて、磁気データが適切に読み取れなかった場合に、高感度のスライスレベルに変更して、再び、磁気データの読取を行っている。そのため、このカードリーダでは、データ領域の出力レベルが部分的に低下している場合であって、かつ、読み取られる信号に小さなノイズがある場合には、磁気データを適切に読み取れない可能性が高い。
そこで、本発明の課題は、磁気データの読取率を従来以上に高めることが可能なカードリーダを提供することにある。
上記の課題を解決するため、本発明のカードリーダは、カードに記録された磁気データを読み取るカードリーダにおいて、磁気データを読み取るデータ読取部と、データ読取部から出力されるアナログ状のデータ読取信号を積分または微分してデジタル状の矩形波信号を生成する矩形波信号生成部と、データ読取信号および矩形波信号に基づいて復調信号を生成する復調信号生成部と、矩形波信号が反転するタイミングでデータ読取信号の出力レベルを保持するとともに、保持した出力レベルに基づいて復調信号を生成するためのスライスレベルを調整する調整用信号を出力する調整用信号生成部と、調整用信号生成部から入力される調整用信号に基づいてスライスレベルを更新するスライスレベル更新部とを備えることを特徴とする。
本発明のカードリーダでは、調整用信号生成部は、矩形波信号が反転するタイミングでデータ読取信号の出力レベルを保持するとともに、保持した出力レベルに基づいてスライスレベルを調整する調整用信号を出力している。また、本発明では、スライスレベル更新部は、調整用信号生成部から入力される調整用信号に基づいてスライスレベルを更新している。すなわち、本発明では、データ読取信号に基づいて生成される矩形波信号が反転するタイミングでスライスレベルが更新されている。
そのため、カードに記録された磁気データのデータ領域におけるデータ読取信号の出力レベルが低下している場合であっても、磁気データのデータ領域におけるデータ読取信号の出力レベルに応じたレベルにスライスレベルを更新することが可能になる。また、磁気データのデータ領域におけるデータ読取信号の出力レベルが部分的に低下し、かつ、データ読取信号に小さなノイズがある場合であっても、この小さなノイズを読み取らないレベルにスライスレベルを更新することが可能になる。したがって、本発明では、磁気データを適切に読み取れる可能性が高くなり、磁気データの読取率を従来以上に高めることが可能になる。
本発明において、調整用信号生成部は、矩形波信号が反転するたびに出力レベルを保持するとともに調整用信号を出力し、スライスレベル更新部は、矩形波信号が反転するたびにスライスレベルを更新することが好ましい。このように構成すると、データ読取信号の出力レベルが頻繁に変動する場合であっても、データ読取信号の出力レベルに応じたレベルにスライスレベルを更新することが可能になる。
本発明において、スライスレベルには、所定の基準レベルよりも高い第1スライスレベルと、基準レベルよりも低い第2スライスレベルとがあり、調整用信号生成部は、基準レベルよりも高い出力レベルに基づく調整用信号と、基準レベルよりも低い出力レベルに基づく調整用信号とを交互に出力し、スライスレベル更新部は、第1スライスレベルと基準レベルとの差の絶対値と、第2スライスレベルと基準レベルとの差の絶対値とが等しくなるように、第1スライスレベルおよび第2スライスレベルを更新していくことが好ましい。このように構成すると、基準レベルよりも高いデータ読取信号の出力レベルの変動と、基準レベルよりも低いデータ読取信号の出力レベルの変動とに大きな差異がない場合には、比較的簡易な構成で、データ読取信号の出力レベルに応じたレベルにスライスレベルを更新することが可能になる。
本発明において、スライスレベルには、所定の基準レベルよりも高い第1スライスレベルと、基準レベルよりも低い第2スライスレベルとがあり、調整用信号生成部は、基準レベルよりも高い出力レベルを保持し、保持した出力レベルに基づいて調整用信号を出力する第1調整用信号生成部と、基準レベルよりも低い出力レベルを保持し、保持した出力レベルに基づいて調整用信号を出力する第2調整用信号生成部とを備え、スライスレベル更新部は、第1調整用信号生成部から入力される調整用信号に基づいて第1スライスレベルを更新する第1スライスレベル更新部と、第2調整用信号生成部から入力される調整用信号に基づいて第2スライスレベルを更新する第2スライスレベル更新部とを備えていても良い。このように構成すると、基準レベルよりも高いデータ読取信号の出力レベルの変動と、基準レベルよりも低いデータ読取信号の出力レベルの変動とに大きな差異がある場合であっても、データ読取信号の出力レベルに応じたレベルにスライスレベルを更新することが可能になる。
本発明において、たとえば、調整用信号は、調整用信号生成部に配置される複数の抵抗の分圧比に基づいて生成されている。
以上のように、本発明のカードリーダでは、磁気データの読取率を従来以上に高めることが可能になる。
本発明の実施の形態にかかるカードリーダの主要部の概略構成を説明するためのブロック図である。 図1に示すカードリーダの主要部の回路図である。 図1に示す各構成から出力される信号の波形を説明するための図である。 本発明の他の実施の形態にかかるカードリーダの主要部の回路図である。 図4に示す各構成から出力される信号の波形を説明するための図である。
以下、図面を参照しながら、本発明の実施の形態を説明する。
(カードリーダの概略構成)
図1は、本発明の実施の形態にかかるカードリーダ1の主要部の概略構成を説明するためのブロック図である。図2は、図1に示すカードリーダ1の主要部の回路図である。図3は、図1に示す各構成から出力される信号の波形を説明するための図である。
本形態のカードリーダ1は、カードの磁気ストライプに記録された磁気データを読み取るための装置であり、たとえば、ユーザが手動でカードを移動させながら、カードに記録された磁気データを読み取る手動式のカードリーダである。具体的には、カードリーダ1は、カードの短手幅よりも浅く形成された溝状のカード通路に沿ってカードを移動させながらカードの磁気データを読み取るいわゆるスワイプ式のカードリーダ、または、カードリーダ内部に差し込んだカードを引き抜く際にカードの磁気データを読み取るいわゆるディップ式のカードリーダである。あるいは、カードリーダ1は、カードの搬送機構を備えるカード搬送式のカードリーダである。
カードリーダ1は、カードに記録された磁気データを読み取るデータ読取部3と、データ読取部3から出力されるアナログ状のデータ読取信号S1(図3参照)を積分または微分してデジタル状の矩形波信号S2(図3参照)を生成する矩形波信号生成部4と、データ読取信号S1および矩形波信号S2に基づいてデジタル状の復調信号S3(図3参照)を生成する復調信号生成部5とを備えている。また、カードリーダ1は、矩形波信号S2に基づいてデジタル状のクロック信号S4(図3参照)を生成するクロック信号生成回路6と、データ読取信号S1の基準電圧を発生させる基準電圧発生回路7とを備えている。
また、本形態のカードリーダ1は、矩形波信号S2が反転するタイミングでデータ読取信号S1の出力レベルを保持するとともに、保持した出力レベルに基づいて復調信号S3を生成するためのスライスレベルLを調整する調整用信号S5(図3参照)を出力する調整用信号生成部としての調整用信号生成回路8と、調整用信号生成回路8から入力される調整用信号S5に基づいてスライスレベルLを更新するスライスレベル更新部9とを備えている。
データ読取部3は、磁気ヘッド11と、増幅回路12とを備えている。増幅回路12は、磁気ヘッド11からの出力信号を増幅し、上述のデータ読取信号S1を出力する。
矩形波信号生成部4は、図2に示すように、積分(または微分)回路13と、矩形波信号生成回路14とを備えている。積分(または微分)回路13は、増幅回路12から出力されるデータ読取信号S1を積分(または微分)する。矩形波信号生成回路14は、積分または微分されたデータ読取信号S1から矩形波信号S2を生成し、出力する
クロック信号生成回路6は、矩形波信号生成回路14から出力される矩形波信号S2の立上りエッジおよび立下りエッジに応じて反転するクロック信号S4を生成する。具体的には、クロック信号生成回路6は、矩形波信号S2の立上りエッジおよび立下りエッジに応じてHi(H)からLo(L)へ反転するとともにLからHへ再び反転するクロック信号S4を生成する。
復調信号生成部5は、プラス側比較回路15と、マイナス側比較回路16と、合成信号生成回路17と、復調信号生成回路18とを備えている。
本形態のスライスレベルLには、基準電圧のレベルとなる基準レベルLB(図3参照)よりも高い第1スライスレベルL1と、基準レベルLBよりも低い第2スライスレベルL2とがあり、プラス側比較回路15では、第1スライスレベルL1とデータ読取信号S1とが比較され、マイナス側比較回路16では、第2スライスレベルL2とデータ読取信号S1とが比較される。また、プラス側比較回路15からは、データ読取信号S1の出力レベルが第1スライスレベルL1よりも高いときにHi(H)となり、データ読取信号S1の出力レベルが第1スライスレベルL1よりも低いときにLo(L)となる出力信号S6(図3参照)が出力され、マイナス側比較回路16からは、データ読取信号S1の出力レベルが第2スライスレベルL2よりも低いときにHi(H)となり、データ読取信号S1の出力レベルが第2スライスレベルL1よりも高いときにLo(L)となる出力信号S7(図3参照)が出力される。
合成信号生成回路17では、出力信号S6および出力信号S7に基づいて合成信号S8(図3参照)が生成されて出力される。具体的には、出力信号S6がHとなったときにHi(H)となり、出力信号S7がHとなったときにLo(L)となる合成信号S8が合成信号生成回路17で生成されて出力される。
復調信号生成回路18は、たとえば、フィリップフロップICである。この復調信号生成回路18では、クロック信号S4および合成信号S8に基づいて復調信号S3が生成されて出力される。具体的には、復調信号生成回路18では、クロック信号S4の反転タイミングにおいて、合成信号S8がHであればHi(H)となり、合成信号S8がLであればLo(L)となる復調信号S3が生成されて出力される。復調信号生成回路18から出力された復調信号S3は、図示を省略するCPU等の演算手段あるいはカードリーダ1が搭載される上位装置の制御部へ入力される。
調整用信号生成回路8は、図2に示すように、アナログスイッチ21と、オペアンプ22と、2個の抵抗23、24と、コンデンサ25とを備えている。オペアンプ22の反転入力端子には、アナログスイッチ21および抵抗23を介して増幅回路12が接続されている。また、オペアンプ22の非反転入力端子には、抵抗24を介して基準電圧発生回路7が接続されている。
上述のように、調整用信号生成回路8は、矩形波信号S2が反転するタイミングで(より具体的には、クロック信号S4が反転するタイミングで)データ読取信号S1の出力レベルを保持する。すなわち、調整用信号生成回路8は、データ読取信号S1の出力レベルのピーク値を保持する。また、上述のように、調整用信号生成回路8は、矩形波信号S2が反転するタイミングで保持した出力レベルに基づいてデジタル状の調整用信号S5を生成して出力する。調整用信号S5は、抵抗23、24の分圧比に基づいて生成されており、データ読取信号S1の出力レベルのピーク値と基準レベルLBとの差の絶対値と、調整用信号S5と基準レベルLBとの差の絶対値との比は一定となっている。
本形態では、調整用信号生成回路8は、矩形波信号S2が反転するたびにデータ読取信号S1の出力レベルを保持し、かつ、矩形波信号S2が反転するたびに調整用信号S5を出力する。すなわち、調整用信号生成回路8は、基準電圧の基準レベルLBよりも高いデータ読取信号S1の出力レベルと、基準レベルLBよりも低い出力レベルとを交互に保持し、かつ、基準レベルLBよりも高いデータ読取信号S1の出力レベルに基づく調整用信号S51と、基準レベルLBよりも低い出力レベルに基づく調整用信号S52とを交互に出力する。
スライスレベル更新部9は、第1スライスレベル更新回路27と、第2スライスレベル更新回路28とを備えている。図2に示すように、第1スライスレベル更新回路27および第2スライスレベル更新回路28は、オペアンプである。第1スライスレベル更新回路27は、調整用信号生成回路8から入力される調整用信号S5に基づいて第1スライスレベルL1を更新して、プラス側比較回路15に向かって更新された第1スライスレベルL1を出力する。第2スライスレベル更新回路28は、調整用信号S5に基づいて第2スライスレベルL2を更新して、マイナス側比較回路16に向かって更新された第2スライスレベルL2を出力する。
本形態では、第2スライスレベル更新回路28の反転入力端子に第1スライスレベル更新回路27の出力端子が接続され、第2スライスレベル更新回路28の非反転入力端子に基準電圧発生回路7が接続されている。そのため、第1スライスレベル更新回路27から出力される第1スライスレベルL1は、第2スライスレベル更新回路28で基準レベルLBに対して対称に反転されて第2スライスレベルL2となる。すなわち、本形態では、スライスレベル更新部9は、第1スライスレベルL1と基準レベルLBとの差の絶対値と、第2スライスレベルL2と基準レベルLBとの差の絶対値とが等しくなるように、第1スライスレベルL1および第2スライスレベルL2を更新していく。また、スライスレベル更新部9は、第1スライスレベルL1および第2スライスレベルL2を同時に更新していく。
また、本形態では、スライスレベル更新部9には、矩形波信号S2が反転するたびに調整用信号S5が入力され、スライスレベル更新部9は、矩形波信号S2が反転するたびにスライスレベルLを更新していく。すなわち、スライスレベル更新部9は、データ読取信号S1の読み取られるビット(たとえば、ビットB1、図3参照)の1つ前のビット(たとえば、ビットB0、図3参照)の出力レベルに応じて、読み取られるビット(ビットB1)のスライスレベルLを更新していく。たとえば、スライスレベル更新部9は、ビットB1の読取時のスライスレベルLがビットB0の出力レベルの絶対値の30%あるいは10%となるように、スライスレベルLを更新する。
(本形態の主な効果)
以上説明したように、本形態では、調整用信号生成回路8は、矩形波信号S2が反転するタイミングでデータ読取信号S1の出力レベルを保持するとともに、保持した出力レベルに基づいて調整用信号S5を出力している。また、本形態では、スライスレベル更新部9は、調整用信号S5に基づいてスライスレベルLを更新している。すなわち、本形態では、矩形波信号S2が反転するタイミングでスライスレベルLが更新されている。
そのため、カードに記録された磁気データのデータ領域におけるデータ読取信号S1の出力レベルが低下している場合であっても、磁気データのデータ領域におけるデータ読取信号S1の出力レベルに応じたレベルにスライスレベルLを更新することができる。また、磁気データのデータ領域におけるデータ読取信号S1の出力レベルが部分的に低下し、かつ、データ読取信号S1に小さなノイズがある場合であっても、この小さなノイズを読み取らないレベルにスライスレベルLを更新することが可能になる。したがって、本形態では、磁気データを適切に読み取れる可能性が高くなり、磁気データの読取率を従来以上に高めることが可能になる。
本形態では、調整用信号生成回路8は、矩形波信号S2が反転するたびに出力レベルを保持するとともに調整用信号S5を出力している。また、スライスレベル更新部9は、矩形波信号S2が反転するたびにスライスレベルLを更新している。そのため、本形態では、データ読取信号S1の出力レベルが頻繁に変動する場合であっても、データ読取信号S1の出力レベルに応じたレベルにスライスレベルLを更新することができる。したがって、本形態では、磁気データの読取率をより高めることが可能になる。
本形態では、スライスレベル更新部9は、第1スライスレベルL1と基準レベルLBとの差の絶対値と、第2スライスレベルL2と基準レベルLBとの差の絶対値とが等しくなるように、第1スライスレベルL1および第2スライスレベルL2を更新していく。そのため、基準レベルLBよりも高いデータ読取信号S1の出力レベルの変動と、基準レベルLBよりも低いデータ読取信号S1の出力レベルの変動とに大きな差異がない場合には、比較的簡易な構成で、データ読取信号S1の出力レベルに応じたレベルにスライスレベルLを更新することが可能になる。
(他の実施の形態)
上述した形態および変形例は、本発明の好適な形態の一例ではあるが、これに限定されるものではなく本発明の要旨を変更しない範囲において種々変形実施が可能である。
上述した形態では、第2スライスレベル更新回路28の反転入力端子に第1スライスレベル更新回路27の出力端子が接続され、第2スライスレベル更新回路28の非反転入力端子に基準電圧発生回路7が接続されており、第1スライスレベルL1および第2スライスレベルL2は同時に更新されている。この他にもたとえば、図5に示すように、第1スライスレベルL1および第2スライスレベルL2が個別に更新されても良い。
この場合には、図4に示すように、スライスレベルLを調整する調整用信号S51、S52を出力する調整用信号生成部80は、第1調整用信号生成部としての第1調整用信号生成回路81と、第2調整用信号生成部としての第2調整用信号生成回路82とを備えている。また、調整用信号S51、S52に基づいてスライスレベルLを更新するスライスレベル更新部90は、第1スライスレベル更新部としての第1スライスレベル更新回路91と、第2スライスレベル更新部としての第2スライスレベル更新回路92とを備えている。
第1調整用信号生成回路81は、合成信号S8がHのときにクロック信号S4が反転するタイミングで基準レベルLBよりも高いデータ読取信号S1の出力レベルを保持し、保持した出力レベルに基づいて調整用信号S51を生成して出力する。すなわち、第1調整用信号生成回路81は、矩形波信号S2がLからHに反転するタイミングで基準レベルLBよりも高いデータ読取信号S1の出力レベルを保持し、保持した出力レベルに基づいて調整用信号S51を生成して出力する。
第2調整用信号生成回路82は、合成信号S8がLのときにクロック信号S4が反転するタイミングで基準レベルLBよりも低いデータ読取信号S1の出力レベルを保持し、保持した出力レベルに基づいて調整用信号S52を生成して出力する。すなわち、第2調整用信号生成回路82は、矩形波信号S2がHからLに反転するタイミングで基準レベルLBよりも低いデータ読取信号S1の出力レベルを保持し、保持した出力レベルに基づいて調整用信号S52を出力する。なお、第1調整用信号生成回路81および第2調整用信号生成回路82は、調整用信号生成回路8と違ってオペアンプ22を備えていない。
第1スライスレベル更新回路91は、第1調整用信号生成回路81から入力される調整用信号S51に基づいて第1スライスレベルL1を更新して、プラス側比較回路15に向かって更新された第1スライスレベルL1を出力する。すなわち、第1スライスレベル更新回路91には、矩形波信号S2がLからHに反転するたびに調整用信号S51が入力され、第1スライスレベル更新回路91は、矩形波信号S2がLからHに反転するたびに第1スライスレベルL1を更新していく。すなわち、第1スライスレベル更新回路91は、基準レベルLBよりも高い、データ読取信号S1の読み取られるビット(たとえば、ビットB11、図5参照)の1つ前の基準レベルLBよりも高いビット(たとえば、ビットB10、図5参照)の出力レベルに応じて、読み取られるビット(ビットB11)の第1スライスレベルL1を更新していく。
第2スライスレベル更新回路92は、第2調整用信号生成回路82から入力される調整用信号S52に基づいて第2スライスレベルL2を更新して、マイナス側比較回路16に向かって更新された第2スライスレベルL2を出力する。すなわち、第2スライスレベル更新回路92には、矩形波信号S2がHからLに反転するたびに調整用信号S52が入力され、第2スライスレベル更新回路92は、矩形波信号S2がHからLに反転するたびに第2スライスレベルL2を更新していく。すなわち、第2スライスレベル更新回路92は、基準レベルLBよりも低い、データ読取信号S1の読み取られるビット(たとえば、ビットB21、図5参照)の1つ前の基準レベルLBよりも低いビット(たとえば、ビットB20、図5参照)の出力レベルに応じて、読み取られるビット(ビットB21)の第2スライスレベルL2を更新していく。
図4のように構成されたカードリーダ1では、基準レベルLBよりも高いデータ読取信号S1の出力レベルの変動と、基準レベルLBよりも低いデータ読取信号S1の出力レベルの変動とに大きな差異がある場合であっても、データ読取信号S1の出力レベルに応じたレベルにスライスレベルLを更新することが可能になる。
上述した形態では、調整用信号S5は、抵抗23、24の分圧比に基づいて生成されており、データ読取信号S1の出力レベルのピーク値と基準レベルLBとの差の絶対値と、調整用信号S5と基準レベルLBとの差の絶対値との比は一定となっている。この他にもたとえば、データ読取信号S1の出力レベルのピーク値と基準レベルLBとの差の絶対値と、調整用信号S5と基準レベルLBとの差の絶対値との比が変動するように、調整用信号S5は、CPU等の演算手段あるいはカードリーダ1が搭載される上位装置の制御部からの制御指令に応じて生成されても良い。
上述した形態では、矩形波信号S2が反転するたびに、調整用信号生成回路8は、調整用信号S5を出力し、スライスレベル更新部9は、スライスレベルLを更新している。この他にもたとえば、矩形波信号S2が反転するたびに、調整用信号生成回路8は、調整用信号S5を出力しなくても良いし、スライスレベル更新部9は、スライスレベルLを更新しなくても良い。たとえば、矩形波信号S2が2回反転したら、あるいは、矩形波信号S2が3回反転したら、調整用信号生成回路8がデータ読取信号S1の出力レベルを保持して調整用信号S5を出力し、スライスレベル更新部9がスライスレベルLを更新しても良い。
1 カードリーダ
3 データ読取部
4 矩形波信号生成部
5 復調信号生成部
8 調整用信号生成回路(調整用信号生成部)
9 スライスレベル更新部
23、24 抵抗
80 調整用信号生成部
81 第1調整用信号生成回路(第1調整用信号生成部)
82 第2調整用信号生成回路(第2調整用信号生成部)
90 スライスレベル更新部
91 第1スライスレベル更新回路(第1スライスレベル更新部)
92 第2スライスレベル更新回路(第2スライスレベル更新部)
L スライスレベル
L1 第1スライスレベル
L2 第2スライスレベル
LB 基準レベル
S1 データ読取信号
S2 矩形波信号
S3 復調信号
S5(S51、S52) 調整用信号

Claims (5)

  1. カードに記録された磁気データを読み取るカードリーダにおいて、
    前記磁気データを読み取るデータ読取部と、前記データ読取部から出力されるアナログ状のデータ読取信号を積分または微分してデジタル状の矩形波信号を生成する矩形波信号生成部と、前記データ読取信号および前記矩形波信号に基づいて復調信号を生成する復調信号生成部と、前記矩形波信号が反転するタイミングで前記データ読取信号の出力レベルを保持するとともに、保持した前記出力レベルに基づいて前記復調信号を生成するためのスライスレベルを調整する調整用信号を出力する調整用信号生成部と、前記調整用信号生成部から入力される前記調整用信号に基づいて前記スライスレベルを更新するスライスレベル更新部とを備えることを特徴とするカードリーダ。
  2. 前記調整用信号生成部は、前記矩形波信号が反転するたびに前記出力レベルを保持するとともに前記調整用信号を出力し、
    前記スライスレベル更新部は、前記矩形波信号が反転するたびに前記スライスレベルを更新することを特徴とする請求項1記載のカードリーダ。
  3. 前記スライスレベルには、所定の基準レベルよりも高い第1スライスレベルと、前記基準レベルよりも低い第2スライスレベルとがあり、
    前記調整用信号生成部は、前記基準レベルよりも高い前記出力レベルに基づく前記調整用信号と、前記基準レベルよりも低い前記出力レベルに基づく前記調整用信号とを交互に出力し、
    前記スライスレベル更新部は、前記第1スライスレベルと前記基準レベルとの差の絶対値と、前記第2スライスレベルと前記基準レベルとの差の絶対値とが等しくなるように、前記第1スライスレベルおよび前記第2スライスレベルを更新していくことを特徴とする請求項1または2記載のカードリーダ。
  4. 前記スライスレベルには、所定の基準レベルよりも高い第1スライスレベルと、前記基準レベルよりも低い第2スライスレベルとがあり、
    前記調整用信号生成部は、前記基準レベルよりも高い前記出力レベルを保持し、保持した前記出力レベルに基づいて前記調整用信号を出力する第1調整用信号生成部と、前記基準レベルよりも低い前記出力レベルを保持し、保持した前記出力レベルに基づいて前記調整用信号を出力する第2調整用信号生成部とを備え、
    前記スライスレベル更新部は、前記第1調整用信号生成部から入力される前記調整用信号に基づいて前記第1スライスレベルを更新する第1スライスレベル更新部と、前記第2調整用信号生成部から入力される前記調整用信号に基づいて前記第2スライスレベルを更新する第2スライスレベル更新部とを備えることを特徴とする請求項1または2記載のカードリーダ。
  5. 前記調整用信号は、前記調整用信号生成部に配置される複数の抵抗の分圧比に基づいて生成されることを特徴とする請求項1から5のいずれかに記載のカードリーダ。
JP2009221092A 2009-09-25 2009-09-25 カードリーダ Pending JP2011070731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009221092A JP2011070731A (ja) 2009-09-25 2009-09-25 カードリーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221092A JP2011070731A (ja) 2009-09-25 2009-09-25 カードリーダ

Publications (1)

Publication Number Publication Date
JP2011070731A true JP2011070731A (ja) 2011-04-07

Family

ID=44015858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221092A Pending JP2011070731A (ja) 2009-09-25 2009-09-25 カードリーダ

Country Status (1)

Country Link
JP (1) JP2011070731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034600A1 (ja) * 2012-08-30 2014-03-06 日本電産サンキョー株式会社 データ復調装置、データ復調方法、磁気記録データ再生装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101315A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 磁気記録再生装置
JPH0696405A (ja) * 1992-09-11 1994-04-08 Matsushita Electric Ind Co Ltd ピーク検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101315A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 磁気記録再生装置
JPH0696405A (ja) * 1992-09-11 1994-04-08 Matsushita Electric Ind Co Ltd ピーク検出回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034600A1 (ja) * 2012-08-30 2014-03-06 日本電産サンキョー株式会社 データ復調装置、データ復調方法、磁気記録データ再生装置、およびプログラム
JP2014049154A (ja) * 2012-08-30 2014-03-17 Nidec Sankyo Corp データ復調装置、データ復調方法、磁気記録データ再生装置、およびプログラム
CN104205222A (zh) * 2012-08-30 2014-12-10 日本电产三协株式会社 数据解调装置、数据解调方法、磁记录数据再生装置以及程序
US9129645B2 (en) 2012-08-30 2015-09-08 Nidec Sankyo Corporation Data demodulation device, data demodulation method, reproduction device for magnetically recorded data, and program

Similar Documents

Publication Publication Date Title
US9407217B2 (en) Amplifier and signal processing device
JP2009199649A (ja) 磁気カードリーダ
MY122842A (en) Magneto-resistive asymmetry correction circuit
JP2008092670A (ja) Pwm信号生成回路およびそれを備えた電源装置
JP2008236392A (ja) 光受信回路
JP5228332B2 (ja) 半導体集積回路
JP2011070731A (ja) カードリーダ
CN115104258A (zh) 占空比修正电路和其应用
JP5078593B2 (ja) クロック信号生成装置
US7471599B2 (en) Write signal control circuit in an optical disk drive
KR101506661B1 (ko) 시간 증폭기 및 그 제어 방법
JP2012109948A (ja) ヒシテリシス装置
KR20150086701A (ko) 캘리브레이션 회로 및 이를 포함한 반도체 장치
JP6198932B2 (ja) 情報読取装置及び情報読取方法
EP1122953A3 (en) Image decoding device and method, storage medium and integrated circuit thereof
JP2012104948A (ja) 増幅回路
JP2006157221A (ja) 信号デコード装置及び信号デコード方法
JP2011170928A (ja) 磁気カードリーダ及びその感度制御プログラム
JP2012165298A (ja) 信号処理回路
WO2016208077A1 (ja) 電磁アクチュエータ駆動装置
Meijer An asymmetric distribution with zero skewness
KR101533496B1 (ko) 저전력 동적 전류 모드 래치 및 플립플롭 회로
CN115834812A (zh) 不规则显示效果显示控制方法、装置、设备及存储介质
JP2008263563A (ja) 振幅制限増幅回路
US20120110219A1 (en) Data processing circuit and data processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140807