JP2011070675A - バッテリーパック、及びデータフラッシュの動作の制御方法 - Google Patents

バッテリーパック、及びデータフラッシュの動作の制御方法 Download PDF

Info

Publication number
JP2011070675A
JP2011070675A JP2010217130A JP2010217130A JP2011070675A JP 2011070675 A JP2011070675 A JP 2011070675A JP 2010217130 A JP2010217130 A JP 2010217130A JP 2010217130 A JP2010217130 A JP 2010217130A JP 2011070675 A JP2011070675 A JP 2011070675A
Authority
JP
Japan
Prior art keywords
data
flash
data flash
status
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010217130A
Other languages
English (en)
Other versions
JP5364670B2 (ja
Inventor
Jongwoon Yang
鍾 雲 梁
進 ▲瀬▼川
Susumu Segawa
In-Kyu Park
仁 奎 朴
Tetsuya Okada
哲也 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2011070675A publication Critical patent/JP2011070675A/ja
Application granted granted Critical
Publication of JP5364670B2 publication Critical patent/JP5364670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/569—Constructional details of current conducting connections for detecting conditions inside cells or batteries, e.g. details of voltage sensing terminals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

【課題】データフラッシュの動作の制御方法とその機能を持つバッテリーパックを提供する。
【解決手段】本発明の一実施形態によるデータフラッシュの動作の制御方法は、２個のデータフラッシュの記録、コピー及び削除を、該当データフラッシュの特定領域に保存されている状態フラッグによって行うことによって、一つのデータフラッシュが満たされる場合、他のデータフラッシュに一部のデータをコピーするか、またはデータフラッシュを削除する途中で、リセットが発生する場合に発生するデータフラッシュ故障を防止できる。
【選択図】図５

Description

本発明はバッテリーパックに係り、より詳細には、データフラッシュの動作の制御方法とこの機能を持つバッテリーパックに関する。
一般的に、充放電の可能な二次電池は、携帯電話（ｃｅｌｌｕｌａｒ ｐｈｏｎｅ）、ノート型パソコン、カムコーダ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの携帯用電子機器の開発に活発な研究が進みつつある。特に、これらの二次電池は、ニッケル−カドミウム電池、鉛蓄電池、ニッケル−水素電池（ＮｉＭＨ：Ｎｉｃｋｅｌ Ｍｅｔａｌ Ｈｙｄｒｉｄｅ Ｂａｔｔｅｒｙ）、リチウム−イオン電池、リチウムポリマー電池、金属リチウム電池、空気亜鉛蓄電池などの多様な種類が開発されている。これらの二次電池は回路と合わせられてバッテリーパックを構成し、バッテリーパックの外部端子を通じて充電及び放電が行われる。
従来のバッテリーパックは、バッテリーセルと、充放電回路を含む周辺回路とを備えてなり、この周辺回路は、印刷回路基板で製作された後、前記バッテリーセルと結合される。前記バッテリーパックの外部端子を通じて外部電源が連結すれば、外部端子と充放電回路とを通じて供給される外部電源によりバッテリーセルが充電され、外部端子を通じて負荷が連結されれば、バッテリーセルの電源が充放電回路と外部端子とを通じて負荷に供給される動作がおきる。この時、充放電回路は、外部端子とバッテリーセルとの間でバッテリーセルの充放電を制御する。
一方、従来のバッテリーパックに備えられたマイクロコンピュータは、２個のデータフラッシュを使用して１個のデータフラッシュが満たされる場合、最新データを他のデータフラッシュにコピーした後、データフラッシュに保存されていたデータを削除する動作を行う。しかし、データコピーまたは削除途中にバッテリーパックでリセットが発生すれば、２個のデータフラッシュがいずれも不安定な状態、例えば、２個のデータフラッシュブロックにいずれもデータが記録される状態になって、データフラッシュの故障を引き起こす。
本発明の一実施形態は、一つのデータフラッシュが満たされる場合、他のデータフラッシュに一部のデータをコピーするか、またはデータフラッシュを削除する途中で、異常なリセットが発生する場合に発生するデータフラッシュ故障を防止するためのデータフラッシュの動作の制御方法を提供することである。
本発明の他の実施形態は、データフラッシュの動作制御機能を持つバッテリーパックを提供することである。
前記技術的課題を達成するための、本発明の一実施形態による第１データフラッシュ及び第２データフラッシュを備えるマイクロコンピュータで、データフラッシュの動作を制御する方法は、前記第１データフラッシュにデータを記録するステップと、前記第１データフラッシュが満たされれば、前記第１データフラッシュに保存されたデータのうち一部のデータを前記第２データフラッシュにコピーするステップと、前記第２データフラッシュへのコピーが完了すれば、前記第１データフラッシュに保存されたデータを削除するステップと、を含み、前記記録ステップ、前記コピーステップ及び前記削除ステップは、前記第１データフラッシュ及び第２データフラッシュそれぞれの特定領域に保存されている状態フラッグによって行われることを特徴とする。
前記状態フラッグは、該当データフラッシュが削除された状態、データコピー中の状態、データコピー完了状態、使用中の状態のうち一つの状態を表すことを特徴とする。
前記データフラッシュの動作の制御方法は、前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュの状態フラッグがデータコピー中の状態に設定され、リセットイベントが発生した場合、前記第２データフラッシュへのコピー中のデータを削除し、前記第１データフラッシュに保存された一部のデータを前記第２データフラッシュにコピーし、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記データフラッシュの動作の制御方法は、前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記データフラッシュの動作の制御方法は、前記第１データフラッシュの状態フラッグが削除された状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記特定領域は、前記第１データフラッシュ及び前記第２データフラッシュの最後の３バイト領域であることを特徴とする。
前記一部のデータは、前記第１データフラッシュに最後に記録されたデータであることを特徴とする。
前記他の技術的課題を達成するための、本発明の他の実施形態によるバッテリーセル、前記バッテリーセルの保護機能を行うマイクロコンピュータを備えるバッテリーパックにおいて、前記マイクロコンピュータは、前記バッテリーセルの保護機能を行うためのデータを保存し、該当データフラッシュが削除された状態、データコピー中の状態、データコピー完了状態、使用中の状態のうち一つの状態を表す状態フラッグを特定領域に保存する第１データフラッシュ及び第２データフラッシュと、前記第１データフラッシュ及び前記第２データフラッシュの状態フラッグによってデータフラッシュの動作を制御する制御部と、を備える。
前記制御部は、前記第１データフラッシュにデータを記録し、前記第１データフラッシュが満たされれば、前記第１データフラッシュに保存されたデータのうち一部のデータを前記第２データフラッシュにコピーし、前記第２データフラッシュへのコピーが完了すれば、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記制御部は、前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュの状態フラッグがデータコピー中の状態に設定され、リセットイベントが発生した場合、前記第２データフラッシュへのコピー中のデータを削除し、前記第１データフラッシュに保存された一部のデータを前記第２データフラッシュにコピーし、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記制御部は、前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記制御部は、前記第１データフラッシュの状態フラッグが削除された状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、前記第１データフラッシュに保存されたデータを削除することを特徴とする。
前記状態フラッグは、前記第１データフラッシュ及び前記第２データフラッシュの最後の３バイト領域に保存されたことを特徴とする。
前記一部のデータは、前記第１データフラッシュに最後に記録されたデータであることを特徴とする。
前記さらに他の技術的課題を達成するための、本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法をコンピュータで実行させるためのプログラムを記録した記録媒体を備える。
本発明の一実施形態によるデータフラッシュの動作の制御方法によれば、一つのデータフラッシュが満たされる場合、他のデータフラッシュに一部のデータをコピーするか、またはデータフラッシュを削除する途中でリセットが発生する場合に発生するデータフラッシュ故障を防止できる。
本発明の一実施形態によるバッテリーパック１００の回路図である。 図１に示したマイクロコンピュータ１１０の概略的なブロック図である。 マイクロコンピュータ１００に備えられた記録媒体間のデータ伝達を説明するための図面である。 データフラッシュの構造を説明するための図面である。 データフラッシュの構造を説明するための図面である。 本発明の他の実施形態によるデータフラッシュの構造を説明するための図面である。 本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。 本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。 本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。 本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。 本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。下記の説明では、本発明の実施形態による動作を理解するのに必要な部分のみ説明され、それ以外の部分の説明は本発明の要旨を乱さないように省略されうる。
また、以下で説明される本明細書及び特許請求の範囲に使われた用語や単語は、通例的または辞書的な意味に限定して解釈されてはならず、本発明を最適に表現できるように、本発明の技術的思想に符合する意味及び概念に解釈されねばならない。
図１は、本発明の一実施形態によるバッテリーパック１００の回路図である。
図１を参照すれば、本発明の一実施形態によるバッテリーパック１００は、充電可能なバッテリーセル１３０と保護回路とを備えてなり、携帯用ノート型パソコン（ＰＣ）のような外部システムに搭載されて、バッテリーセル１３０への充電及びバッテリーセル１３０による放電を行う。
保護回路は、バッテリーセル１３０と並列に連結される外部端子（図示せず）、及びバッテリーセル１３０と外部端子との間の大電流経路（Ｈｅａｖｙ Ｃｈａｒｇｅｄ Ｐａｒｔｉｃｌｅ：ＨＣＰ）に直列に連結された充電素子１４０及び放電素子１５０、放電素子１５０と外部端子との間のＨＣＰに直列に連結されたヒューズ１６０、バッテリーセル１３０と充電素子１４０及び放電素子１５０と並列に連結されたアナログフロントエンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ；以下、ＡＦＥという）ＩＣ １２０、一端はＡＦＥ ＩＣ １２０に、他端はヒューズ１６０に連結されたマイクロコンピュータ１１０を備えてなる。バッテリーパック１００の保護回路は、バッテリーセル１３０と外部端子との間のＨＣＰに直列に連結され、マイクロコンピュータ１１０とも連結される電流感知部１７０をさらに備える。また、マイクロコンピュータ１１０または外部システムの制御によって、ヒューズ１６０を溶断させるための自己保護制御装置（図示せず）をさらに備えることができる。マイクロコンピュータ１１０は、バッテリーセル１３０を過充電及び過放電状態に判断した時、充電素子１４０及び放電素子１５０をオフさせるか、ヒューズ１６０を溶断させてバッテリーセル１３０の過充電及び過放電を遮断する。すなわち、マイクロコンピュータ１１０はバッテリーセル１３０を過充電及び過放電状態に判断すれば、それに対応する制御信号を出力して、制御スイッチ（図示せず）とヒーター（図示せず）とを通じてヒューズ１６０を溶断させる。
前記のように構成されたバッテリーパック１００は、外部端子を通じて外部システムと連結されて充電または放電が行われる。前記外部端子とバッテリーセル１３０との間の経路のＨＣＰは充放電経路として使われ、このＨＣＰを通じて比較的大きい電流が流れる。これらのバッテリーパック１００は、外部システムとの通信のために、保護回路のマイクロコンピュータ１１０と外部端子との間にはＳＭＢＵＳ（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ ＢＵＳ）をさらに備える。
ここで、外部端子を通じて連結される外部システムは、携帯用電子機器、例えば、携帯用ノート型パソコンであって、別途に電源供給のためのアダプターを備えることができる。これに、外部システムがアダプターと連結されれば、外部システムはアダプターにより動作でき、アダプターの電源は、外部端子を通じてＨＣＰを経てバッテリーセル１３０に供給されて、バッテリーセル１３０を充電させることができる。そして、外部システムがアダプターと分離されれば、バッテリーセル１３０から外部端子を通じて外部システムの負荷への放電が行われうる。すなわち、前記外部端子にアダプターが連結された外部システムが連結されれば、充電動作がおき、この時の充電経路は、アダプターから外部端子、放電素子１５０、充電素子１４０を経てバッテリーセル１３０につながる。前記外部システムでアダプターが分離され、前記外部端子に外部システムの負荷が連結されれば、放電動作がおき、この時の放電経路は、バッテリーセル１３０から充電素子１４０、放電素子１５０、外部端子を経て外部システムの負荷につながる。ここで、バッテリーセル１３０は、充電及び放電の可能な２次バッテリーセルであって、図面でＢ＋、Ｂ−は大電流の入出力端を表す。これらのバッテリーセル１３０は、その内部の各種情報、すなわち、セルの温度、セルの充電電圧及びセルに流れる電流量などのセル関連情報を、下記のＡＦＥ ＩＣ １２０に出力させる。
充電素子１４０及び放電素子１５０は、外部端子とバッテリーセル１３０との間のＨＣＰ上に直列に連結されて、バッテリーパックの充電または放電を行う。充電素子１４０及び放電素子１５０それぞれは、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；以下、ＦＥＴという）と寄生ダイオード（ｐａｒａｓｉｔｉｃ ｄｉｏｄｅ；以下、Ｄという）とで形成される。すなわち、充電素子１４０はＦＥＴ１とＤ１とで形成され、放電素子１５０は、ＦＥＴ２とＤ２とで形成される。充電素子１４０の電界効果トランジスタＦＥＴ１のソースとドレインとの間の接続方向は、放電素子１５０の電界効果トランジスタＦＥＴ２とは逆方向に設定する。このような構成で、充電素子１４０の電界効果トランジスタＦＥＴ１は、外部端子からバッテリーセル１３０への電流フローを制限するように接続される一方、放電素子の電界効果トランジスタＦＥＴ２は、バッテリーセル１３０から外部端子への電流フローを制限するように接続される。ここで、充電及び放電素子１４０、１５０の電界効果トランジスタＦＥＴ１、ＦＥＴ２はスイッチング素子であり、本発明の技術的範囲はこれに限定されず、他の種類のスイッチング機能を行う電気素子が使われうる。また、充電及び放電素子１４０、１５０に含まれた寄生ダイオードＤ１、Ｄ２は、電流が制限される方向の逆方向に電流が流れるように構成する。
ＡＦＥ ＩＣ １２０は、バッテリーセル１３０と充電素子１４０及び放電素子１５０の間で並列に連結され、バッテリーセル１３０と下記のマイクロコンピュータ１１０との間で直列に連結される。ＡＦＥ ＩＣ １２０は、バッテリーセル１３０の電圧を検出し、検出された電圧をマイクロコンピュータ１１０に伝達し、マイクロコンピュータ１１０の制御により前記充電素子１４０及び放電素子１５０の動作を制御する。
詳細に説明すれば、バッテリーセル１３０にアダプターが連結された外部システムが連結される場合、ＡＦＥ ＩＣ １２０は、充電素子１４０の電界効果トランジスタＦＥＴ１をオン状態に、放電素子１５０の電界効果トランジスタＦＥＴ２をオン状態に設定して、バッテリーセル１３０を充電させる。同様に、バッテリーセル１３０に外部システムの負荷が連結されれば、ＡＦＥ ＩＣ １２０は、充電素子１４０の電界効果トランジスタＦＥＴ１をオン状態に、放電素子１５０の電界効果トランジスタＦＥＴ２をオン状態に設定してバッテリーセル１３０を放電させる。
マイクロコンピュータ１１０は、ＡＦＥ ＩＣ １２０と外部システムとの間に直列に連結される集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）であって、ＡＦＥ ＩＣ １２０を通じて充電素子１４０及び放電素子１５０を制御することによって、バッテリーセル１３０の過充電、過放電及び過電流を遮断する役割を行う。すなわち、ＡＦＥ ＩＣ １２０を通じて受信したバッテリーセル１３０の電圧を内部に設定された電圧レベル値と比較し、比較結果による制御信号をＡＦＥ ＩＣ １２０に出力して充電素子１４０及び放電素子１５０をオン／オフさせることによって、バッテリーセル１３０の過充電、過放電及び過電流を遮断する。
詳細に説明すれば、バッテリーセル１３０の電圧が内部に設定された過充電レベル電圧値、例えば、４．３５Ｖ以上ならば、マイクロコンピュータ１１０は過充電状態であると判断し、それに対応する制御信号をＡＦＥ ＩＣ １２０に出力して、充電素子１４０の電界効果トランジスタＦＥＴ１をオフさせる。すると、外部システムのアダプターからバッテリーセル１３０への充電が遮断される。この時、充電素子１４０の寄生ダイオードＤ１は、充電素子１４０の電界効果トランジスタＦＥＴ１がオフになってもバッテリーパックの放電機能を行わせる役割を行う。逆に、マイクロコンピュータ１１０に受信されたバッテリーセル１３０の電圧が、内部に設定された過放電レベル電圧値、例えば、２．３０Ｖ以下ならば、マイクロコンピュータ１１０は、過放電状態であると判断し、それに対応する制御信号をＡＦＥ ＩＣ １２０に出力して、放電素子１５０の電界効果トランジスタＦＥＴ２をオフさせる。すると、バッテリーセル１３０から外部システムの負荷への放電が遮断される。この時、放電素子１５０の寄生ダイオードＤ２は、放電素子１５０の電界効果トランジスタＦＥＴ２がオフになっても、バッテリーパックの充電機能を行わせる役割を行う。
また、マイクロコンピュータ１１０は、ＳＭＢＵＳを通じて外部システムと通信する機能を持つ。すなわち、マイクロコンピュータ１１０は、バッテリーセル１３０の電圧のような情報をＡＦＥ ＩＣ １２０から受信して外部システムに伝達する。この時、バッテリーセル１３０の情報は、ＳＭＢＵＳのクロックラインのクロック信号に同期されて、データラインを通じて外部システムに伝えられる。
電流感知部１７０は、バッテリーパック１００の電流を感知できる手段になる。これらの電流感知部１７０に感知された電流情報はマイクロコンピュータ１１０に入力される。もし、バッテリーパック１００に過電流が流れれば、マイクロコンピュータ１１０は、電流のフローを遮断する制御信号を出力して、充電素子１４０及び放電素子１５０やヒューズ１６０をオフさせてバッテリーパック１００の過電流状態を遮断する。
図２は、図１に示したマイクロコンピュータ１１０の概略的なブロック図であり、図３は、マイクロコンピュータ１００に備えられた記録媒体間のデータ伝達を説明するための図面である。
図２を参照すれば、マイクロコンピュータ１１０は、制御部１１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１１２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１３、データフラッシュ＿Ｂ（Ｄａｔａ Ｆｌａｓｈ＿Ｂ；ＤＦ＿Ｂ）１１４及びデータフラッシュ＿Ａ（Ｄａｔａ Ｆｌａｓｈ＿Ａ；ＤＦ＿Ａ）１１５を備えて構成され、制御部１１１とそれぞれの記録媒体とは、データバスに連結されている。本発明の一実施形態によるマイクロコンピュータ１１０は、２個のデータフラッシュ領域に分けて使用し、１個のデータフラッシュ領域が満たされれば、最新情報を他のデータフラッシュ領域にコピーした後、満たされたデータフラッシュ領域を削除して使用する。
また、マイクロコンピュータ１１０は、バッテリー保護回路の全般的な動作を制御する。ここでは、マイクロコンピュータ１１０と記録媒体との間のデータ書き込み、コピー、削除の動作のみを、図３を参照して説明する。
図２及び３を参照すれば、ＲＯＭ １１２には固定データと可変データとが保存され、ＤＦ初期値、すなわち、可変データが最初のリセット時にＲＡＭ １１３にコピーされる。そして、ＲＡＭ １１３に移されたデータは、一定時間隔、例えば、１０秒間隔でＤＦ＿Ｂ １１４に記録される。ＤＦ＿Ｂ １１４からリセット時に、最新データを再びＲＡＭ １１３にリロード（ｒｅｌｏａｄ）する。そして、ＤＦ＿Ｂ １１４が満たされれば、保存されたデータのうち最新データをＤＦ＿Ａ１１５にコピーし、ＤＦ＿Ｂ １１４に保存されたデータを削除する。
図４Ａ及び図４Ｂは、データフラッシュの構造を説明するための図面である。
図２及び３を参照して説明したように、図４Ａ及び図４Ｂには、２個のデータフラッシュ、すなわち、ＤＦ＿ＢとＤＦ＿Ａとが図示されており、それぞれ２ｋｂｙｔｅのメモリ容量を持つ。図４Ａを参照すれば、ＤＦ＿Ｂにデータを記録していてメモリ容量が満たされれば、図４Ｂに示したように、ＤＦ＿Ｂに保存されたデータのうち一部のデータ、すなわち、最新データのみをＤＦ＿Ａにコピーしてから、ＤＦ＿Ｂに保存されたデータを削除する。この場合、ＤＦ＿Ａにコピーし、ＤＦ＿Ｂに保存されたデータの削除動作中にリセットが発生すれば、コピーまたは削除が失敗してデータフラッシュ故障が発生するという問題点がある。
図５は、本発明の他の実施形態によるデータフラッシュの構造を説明するための図面である。
図５を参照すれば、それぞれのデータフラッシュ領域ＤＦ＿Ａ及びＤＦ＿Ｂの特定領域５００及び５１０に、それぞれのデータフラッシュの状態を表す状態フラッグを設定して保存する。したがって、データコピーまたは削除中にリセットが発生した場合にも、状態フラッグによってデータフラッシュの動作を制御できる。ここで、該当データフラッシュの最後の３バイトにデータフラッシュの状態情報を保存する。状態フラッグの種類は、該当データフラッシュが削除された状態、データコピー中の状態、データコピー完了状態、使用中の状態を含む。例えば、削除された状態（ＦＦＦＦＦＦ）に状態フラッグが設定された場合には、該当データフラッシュは削除された状態であることを表し、他のデータフラッシュは使用中または未使用状態であり、データコピー中の状態（ＦＦＦＦ５Ａ）に状態フラッグが設定された場合には、該当データフラッシュは有効データの使用中を表し、他のデータフラッシュはデータが満たされた状態であり、データコピー完了状態（ＦＦＡ５５Ａ）に状態フラッグが設定された場合には、該当データフラッシュは使用中、すなわち、最新データコピー完了であり、他のデータフラッシュは削除中であり、使用中の状態（５ＡＡ５５Ａ）に状態フラッグが設定された場合には、該当データフラッシュは使用中であり、他のデータフラッシュは削除完了であることが分かる。
制御部１１１は、基本的にＤＦ＿Ｂにデータを記録し、ＤＦ＿Ｂにデータが満たされれば、ＤＦ＿Ｂに保存されたデータのうち一部のデータをＤＦ＿Ａにコピーし、ＤＦ＿Ａへのコピーが完了すれば、ＤＦ＿Ｂに保存されたデータを削除する。ここで、制御部１１１は、それぞれのデータフラッシュＤＦ＿Ｂ、ＤＦ＿Ａに保存された状態フラッグによって、データフラッシュの書き込み、コピー、削除を含む動作を制御する。また、制御部１１１はリセット信号を感知した場合、データフラッシュに設定されている状態フラッグによってデータフラッシュの動作を制御する。
具体的に、ＤＦ＿Ａの状態フラッグが削除された状態（ＦＦＦＦＦＦ）であり、ＤＦ＿Ｂの状態フラッグが使用中の状態（５ＡＡ５５Ａ）に設定されている場合に、リセット発生時、有効ブロックはＤＦ＿Ｂであって削除する必要がないと判断する。ＤＦ＿Ａの状態フラッグが有効データコピー中（ＦＦＦＦ５Ａ）に設定され、ＤＦ＿Ｂの状態フラッグが使用中（５ＡＡ５５Ａ）、すなわち、満たされた状態に設定されている場合に、リセット発生時、有効ブロックはＤＦ＿Ｂであると判断してＤＦ＿Ａへのコピー中のデータを削除した後、ＤＦ＿ＢのデータをＤＦ＿Ａに再びコピーし、ＤＦ＿Ｂのデータを削除する。また、ＤＦ＿Ａの状態フラッグが使用中（ＦＦＡ５５Ａ）、すなわち、有効データのコピー完了と設定され、ＤＦ＿Ｂの状態フラッグが使用中（５ＡＡ５５Ａ）、すなわち、満たされた状態に設定されている場合に、リセット発生時、有効ブロックはＤＦ＿Ａであると判断してＤＦ＿Ｂのデータを削除する。また、ＤＦ＿Ａの状態フラッグが使用中（ＦＦＡ５５Ａ）、すなわち、有効データのコピー完了に設定され、ＤＦ＿Ｂの状態フラッグが削除された状態（ＦＦＦＦＦＦ）に設定されている場合に、リセット発生時、有効ブロックはＤＦ＿Ａであると判断して、ＤＦ＿Ｂのデータを削除する。また、ＤＦ＿Ａの状態フラッグが使用中（５ＡＡ５５Ａ）に設定され、ＤＦ＿Ｂの状態フラッグが削除された状態（ＦＦＦＦＦＦ）に設定されている場合に、リセット発生時、有効ブロックはＤＦ＿Ａであると判断する。
図６Ａないし図６Ｅは、本発明のさらに他の実施形態によるデータフラッシュの動作の制御方法を説明するための図面である。
図６Ａを参照すれば、ＤＦ＿Ｂにはデータが満たされており、状態フラッグが使用中（５ＡＡ５５Ａ）に設定されており、ＤＦ＿Ａには状態フラッグが削除された状態（ＦＦＦＦＦＦ）に設定されている。この時、制御部１１１がリセット信号を感知した場合に、有効ブロックはＤＦ＿Ｂであると判断し、いかなるデータフラッシュも削除する必要はないことを確認する。
図６Ｂを参照すれば、ＤＦ＿Ｂにはデータが満たされており、状態フラッグが使用中（５ＡＡ５５Ａ）に設定されており、ＤＦ＿ＡにはＤＦ＿Ｂのデータのうち一部のデータがコピーされている最中であり、状態フラッグは有効データコピー中（ＦＦＦＦ５Ａ）である。この時、制御部１１１がリセット信号を感知した場合に、有効ブロックはＤＦ＿Ｂであると判断し、ＤＦ＿Ａにコピーされているデータを削除し、再びＤＦ＿Ｂのデータのうち一部をＤＦ＿Ａにコピーする。そして、コピーが完了すれば、ＤＦ＿Ｂのデータを削除する。
図６Ｃを参照すれば、ＤＦ＿Ｂにはデータが満たされており、状態フラッグが使用中（５ＡＡ５５Ａ）に設定されており、ＤＦ＿ＡにはＤＦ＿Ｂの一部のデータがコピーされ、状態フラッグがコピー完了状態（ＦＦＡ５５Ａ）である。この時、制御部１１１がリセット信号を感知した場合に、有効ブロックはＤＦ＿Ａであると判断し、ＤＦ＿Ｂのデータを削除する。
図６Ｄを参照すれば、ＤＦ＿Ｂにはデータが削除中であり、状態フラッグが削除された状態（ＦＦＦＦＦＦ）に設定されており、ＤＦ＿Ａには、ＤＦ＿Ｂのデータのうち一部のデータがコピー完了しており、状態フラッグはコピー完了状態（ＦＦＡ５５Ａ）である。この時、制御部１１１がリセット信号を感知した場合に、有効ブロックはＤＦ＿Ａであると判断し、削除中のＤＦ＿Ｂのデータを削除し続ける。
図６Ｅを参照すれば、ＤＦ＿Ｂにはデータが削除されて削除完了し、状態フラッグが削除された状態（ＦＦＦＦＦＦ）に設定されており、ＤＦ＿Ａには一部のデータがコピーされ、状態フラッグは使用中（５ＡＡ５５Ａ）である。この時、制御部１１１がリセット信号を感知した場合に、有効ブロックはＤＦ＿Ａであると判断し、削除するデータフラッシュがないことを確認する。
本発明の一実施形態によるデータフラッシュの動作制御を通じて、リセット時に発生できるデータフラッシュ故障を防止しつつ、２個のデータフラッシュのデータ書き込み、コピー、削除動作を安定的に行える。
一方、本発明はコンピュータで読み取り可能な記録媒体に、コンピュータで読み取り可能なコードで実現することができる。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取られるデータが保存されるあらゆる種類の記録装置を含む。
コンピュータで読み取り可能な記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ保存装置などがあり、またキャリアウェーブ（例えば、インターネットを通じる伝送）の形態で実現するものを含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散されて、分散方式でコンピュータで読み取り可能なコードが保存されて行われうる。そして、本発明を実現するための機能的なプログラム、コード及びコードセグメントは、本発明が属する技術分野のプログラマーによって容易に推論されうる。
これまで本発明について望ましい実施形態を中心に説明した。当業者ならば、本発明の本質的な特性から逸脱しない範囲で変形された形態で本発明を実現できるということを理解できるであろう。したがって、前記開示された実施形態は限定的な観点ではなく説明的な観点で考慮されねばならない。本発明の範囲は前述した説明ではなく特許請求の範囲に示されており、それと同等な範囲内にあるあらゆる差異点は本発明に含まれていると解釈されねばならない。
本発明は、バッテリーパック関連の技術分野に好適に用いられる。
１００ バッテリーパック
１１０ マイクロコンピュータ
１１１ 制御部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ ＤＦ＿Ｂ
１１５ ＤＦ＿Ａ
１２０ アナログフロントエンド（ＡＦＥ）ＩＣ
１３０ バッテリーセル
１４０ 充電素子
１５０ 放電素子
１６０ ヒューズ
１７０ 電流感知部
５００、５１０ 状態フラッグ

Claims (15)

  1. 第１データフラッシュ及び第２データフラッシュを備えるマイクロコンピュータで、データフラッシュの動作を制御する方法であって、
    前記第１データフラッシュにデータを記録するステップと、
    前記第１データフラッシュが満たされれば、前記第１データフラッシュに保存されたデータのうち一部のデータを前記第２データフラッシュにコピーするステップと、
    前記第２データフラッシュへのコピーが完了すれば、前記第１データフラッシュに保存されたデータを削除するステップと、を含み、
    前記記録ステップ、前記コピーステップ及び前記削除ステップは、
    前記第１データフラッシュ及び第２データフラッシュそれぞれの特定領域に保存されている状態フラッグによって行われることを特徴とするデータフラッシュの動作の制御方法。
  2. 前記状態フラッグは、
    該当データフラッシュが削除された状態、データコピー中の状態、データコピー完了状態、使用中の状態のうち一つの状態を表すことを特徴とする請求項１に記載のデータフラッシュの動作の制御方法。
  3. 前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュの状態フラッグがデータコピー中の状態に設定され、リセットイベントが発生した場合、
    前記第２データフラッシュへのコピー中のデータを削除し、前記第１データフラッシュに保存された一部のデータを前記第２データフラッシュにコピーし、前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項２に記載のデータフラッシュの動作の制御方法。
  4. 前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、
    前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項２に記載のデータフラッシュの動作の制御方法。
  5. 前記第１データフラッシュの状態フラッグが削除された状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、
    さらにデータ動作が求められるまで、前記第１データフラッシュ又は前記第２データフラッシュのいずれからもデータをさらに削除しないことを特徴とする請求項２に記載のデータフラッシュの動作の制御方法。
  6. 前記特定領域は、
    前記第１データフラッシュ及び前記第２データフラッシュの最後の３バイト領域であることを特徴とする請求項１に記載のデータフラッシュの動作の制御方法。
  7. 前記一部のデータは、
    前記第１データフラッシュに最後に記録されたデータであることを特徴とする請求項１に記載のデータフラッシュの動作の制御方法。
  8. バッテリーセル、前記バッテリーセルの保護機能を行うマイクロコンピュータを備えるバッテリーパックにおいて、
    前記マイクロコンピュータは、
    前記バッテリーセルの保護機能を行うためのデータを保存し、該当データフラッシュが削除された状態、データコピー中の状態、データコピー完了状態、使用中の状態のうち一つの状態を表す状態フラッグを特定領域に保存する第１データフラッシュ及び第２データフラッシュと、
    前記第１データフラッシュ及び前記第２データフラッシュの状態フラッグによってデータフラッシュの動作を制御する制御部と、を備えるバッテリーパック。
  9. 前記制御部は、
    前記第１データフラッシュにデータを記録し、前記第１データフラッシュが満たされれば、前記第１データフラッシュに保存されたデータのうち一部のデータを前記第２データフラッシュにコピーし、前記第２データフラッシュへのコピーが完了すれば、前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項８に記載のバッテリーパック。
  10. 前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュの状態フラッグがデータコピー中の状態に設定され、リセットイベントが発生した場合、
    前記制御部は、
    前記第２データフラッシュへのコピー中のデータを削除し、前記第１データフラッシュに保存された一部のデータを前記第２データフラッシュにコピーし、前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項８に記載のバッテリーパック。
  11. 前記第１データフラッシュの状態フラッグが使用中の状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、
    前記制御部は、
    前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項８に記載のバッテリーパック。
  12. 前記第１データフラッシュの状態フラッグが削除された状態に設定され、前記第２データフラッシュがデータコピー完了状態に設定され、リセットイベントが発生した場合、
    前記制御部は、
    前記第１データフラッシュに保存されたデータを削除することを特徴とする請求項８に記載のバッテリーパック。
  13. 前記状態フラッグは、
    前記第１データフラッシュ及び前記第２データフラッシュの最後の３バイト領域に保存されたことを特徴とする請求項８に記載のバッテリーパック。
  14. 前記一部のデータは、
    前記第１データフラッシュに最後に記録されたデータであることを特徴とする請求項９に記載のバッテリーパック。
  15. 請求項１に記載の方法をコンピュータで実行させるためのプログラムを記録した記録媒体。
JP2010217130A 2009-09-28 2010-09-28 バッテリーパック、及びデータフラッシュの動作の制御方法 Active JP5364670B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090091778A KR101097245B1 (ko) 2009-09-28 2009-09-28 배터리 팩, 및 데이터 플래시 동작 제어 방법
KR10-2009-0091778 2009-09-28

Publications (2)

Publication Number Publication Date
JP2011070675A true JP2011070675A (ja) 2011-04-07
JP5364670B2 JP5364670B2 (ja) 2013-12-11

Family

ID=43629183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010217130A Active JP5364670B2 (ja) 2009-09-28 2010-09-28 バッテリーパック、及びデータフラッシュの動作の制御方法

Country Status (5)

Country Link
US (1) US20110078400A1 (ja)
EP (1) EP2312723A3 (ja)
JP (1) JP5364670B2 (ja)
KR (1) KR101097245B1 (ja)
CN (1) CN102033825B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057156A (ja) * 2017-09-21 2019-04-11 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014205924A1 (de) * 2014-03-31 2015-10-01 Robert Bosch Gmbh Speichereinheit für erweiterte Fahrzeugdatenaufzeichnung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241444A (ja) * 1990-02-20 1991-10-28 Nec Corp データ保持方式
JPH05225073A (ja) * 1991-11-08 1993-09-03 Yokogawa Electric Corp データ処理装置及び物理量測定装置
JPH0830515A (ja) * 1994-07-20 1996-02-02 Toshiba Corp フラッシュｅｅｐｒｏｍを用いたデータ処理装置
JP2003150441A (ja) * 2001-11-14 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> データ管理方法及び装置及びデータ管理プログラム及びデータ管理プログラムを格納した記憶媒体
JP2004152331A (ja) * 2002-10-28 2004-05-27 Sharp Corp 記憶装置
JP2004341783A (ja) * 2003-05-15 2004-12-02 Canon Finetech Inc データ記憶方法、及びデータ記憶装置
JP2006126919A (ja) * 2004-10-26 2006-05-18 Kyocera Corp フラッシュメモリのデータ管理装置およびフラッシュメモリの制御方法
JP2007034858A (ja) * 2005-07-29 2007-02-08 Kyocera Mita Corp データバックアップ方法及びメモリ装置
JP2007122419A (ja) * 2005-10-28 2007-05-17 Seiko Epson Corp 不揮発性データ更新システム、不揮発性データ更新方法及びプログラム
JP2008071223A (ja) * 2006-09-15 2008-03-27 Sony Corp 情報処理装置、情報処理方法、およびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699275A (en) * 1995-04-12 1997-12-16 Highwaymaster Communications, Inc. System and method for remote patching of operating code located in a mobile unit
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
JPH11249947A (ja) 1998-02-27 1999-09-17 Sony Corp ファイル管理装置及びファイル管理方法
FI109620B (fi) * 1999-10-26 2002-09-13 Tellabs Oy Menetelmä ja järjestely atomaaristen päivitysten toteuttamiseksi loogista flashmuistilaitetta käyttäen
JP3629553B2 (ja) * 2001-05-08 2005-03-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 電源供給システム、コンピュータ装置、電池、異常充電の保護方法、およびプログラム
JP3692313B2 (ja) * 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
JP2003216506A (ja) 2002-01-23 2003-07-31 Hitachi Ltd フラッシュメモリを搭載した記憶装置及び計算機
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
WO2006011186A1 (ja) * 2004-07-23 2006-02-02 Spansion Llc コントローラ、データ記憶システム、データ書き換え方法及びコンピュータプログラムプロダクト
JP2007236033A (ja) * 2006-02-27 2007-09-13 Sony Corp バッテリパックおよびバッテリ保護方法
JP2008090876A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 不揮発性半導体記憶装置
CN101232668A (zh) * 2007-01-24 2008-07-30 乐金电子（昆山）电脑有限公司 移动设备的电池电源控制装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241444A (ja) * 1990-02-20 1991-10-28 Nec Corp データ保持方式
JPH05225073A (ja) * 1991-11-08 1993-09-03 Yokogawa Electric Corp データ処理装置及び物理量測定装置
JPH0830515A (ja) * 1994-07-20 1996-02-02 Toshiba Corp フラッシュｅｅｐｒｏｍを用いたデータ処理装置
JP2003150441A (ja) * 2001-11-14 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> データ管理方法及び装置及びデータ管理プログラム及びデータ管理プログラムを格納した記憶媒体
JP2004152331A (ja) * 2002-10-28 2004-05-27 Sharp Corp 記憶装置
JP2004341783A (ja) * 2003-05-15 2004-12-02 Canon Finetech Inc データ記憶方法、及びデータ記憶装置
JP2006126919A (ja) * 2004-10-26 2006-05-18 Kyocera Corp フラッシュメモリのデータ管理装置およびフラッシュメモリの制御方法
JP2007034858A (ja) * 2005-07-29 2007-02-08 Kyocera Mita Corp データバックアップ方法及びメモリ装置
JP2007122419A (ja) * 2005-10-28 2007-05-17 Seiko Epson Corp 不揮発性データ更新システム、不揮発性データ更新方法及びプログラム
JP2008071223A (ja) * 2006-09-15 2008-03-27 Sony Corp 情報処理装置、情報処理方法、およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057156A (ja) * 2017-09-21 2019-04-11 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム
JP7065578B2 (ja) 2017-09-21 2022-05-12 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム

Also Published As

Publication number Publication date
US20110078400A1 (en) 2011-03-31
CN102033825A (zh) 2011-04-27
CN102033825B (zh) 2015-11-25
EP2312723A3 (en) 2013-08-14
KR20110034294A (ko) 2011-04-05
EP2312723A2 (en) 2011-04-20
KR101097245B1 (ko) 2011-12-21
JP5364670B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
CN101814635B (zh) 电池组的更新方法
US7595609B2 (en) Battery system power path configuration and methods for implementing same
KR101872472B1 (ko) 배터리 팩, 배터리 관리부, 및 배터리 시스템
JP7045567B2 (ja) 過放電防止装置
JP2009106150A (ja) 電子機器及び電池ユニット
US20110095623A1 (en) Battery pack protection circuit, battery pack protection method, and electric bicycle
KR20150106695A (ko) 배터리 팩 및 이의 제어방법
KR101050469B1 (ko) 배터리 팩, 및 배터리 팩의 캡 분해 방지 방법
JP2021506207A (ja) Ｂｍｓ間の通信システム及び方法
KR20150107032A (ko) 배터리 팩
JP2022517404A (ja) 並列マルチバッテリーパックに含まれたスイッチ部のターンオン動作制御装置及び方法
US8937461B2 (en) System for controlling charging of battery and battery pack comprising the same
WO2017219359A1 (zh) 多极耳电池
JP5364670B2 (ja) バッテリーパック、及びデータフラッシュの動作の制御方法
KR101093986B1 (ko) 배터리 팩의 보호회로
WO2023193460A1 (zh) 电池控制电路、电子设备及充电控制方法
JP2002078222A (ja) リチウムイオン二次電池の充電回路とパック電池
JP2000253586A (ja) 電池の充電方法と電源装置
KR20160063757A (ko) 배터리 충전방법 및 이를 이용한 배터리 팩
KR102630753B1 (ko) 전류 제한 장치
KR102375844B1 (ko) Esd 대응이 가능한 저저항 배터리 보호 회로
KR100898285B1 (ko) 휴대 전자기기용 배터리 팩
JPH10285823A (ja) 電子装置に電流を供給するための装置
JP3100248U (ja) 二次電池収納給電装置及びそれによる二次電池パック
JP2002157985A (ja) 電子機器用のバッテリー

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120822

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5364670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250