JP2011061350A5 - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2011061350A5
JP2011061350A5 JP2009206879A JP2009206879A JP2011061350A5 JP 2011061350 A5 JP2011061350 A5 JP 2011061350A5 JP 2009206879 A JP2009206879 A JP 2009206879A JP 2009206879 A JP2009206879 A JP 2009206879A JP 2011061350 A5 JP2011061350 A5 JP 2011061350A5
Authority
JP
Japan
Prior art keywords
data
error
clocks
different
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009206879A
Other languages
English (en)
Other versions
JP2011061350A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009206879A priority Critical patent/JP2011061350A/ja
Priority claimed from JP2009206879A external-priority patent/JP2011061350A/ja
Priority to US12/874,682 priority patent/US20110057691A1/en
Priority to CN2010102757713A priority patent/CN102013971A/zh
Publication of JP2011061350A publication Critical patent/JP2011061350A/ja
Publication of JP2011061350A5 publication Critical patent/JP2011061350A5/ja
Pending legal-status Critical Current

Links

Claims (1)

  1. 位相が異なる複数のクロックを生成する多相クロック生成回路と、
    複数に分岐された外部データと前記多相クロック生成回路にて生成された複数のクロックとが入力され、前記複数に分岐された外部データをそれぞれ異なるクロックでラッチすることによりクロックタイミングの異なるデータを同時に複数取得するラッチ部と、
    前記ラッチ部にて取得された各データの誤り検出を行うエラーチェック部と、
    誤り検出結果に基づいてエラーがないと判定されたデータを選択して受信データとして出力するセレクタ回路と、を備えた受信装置。
JP2009206879A 2009-09-08 2009-09-08 受信装置及びその受信方法 Pending JP2011061350A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009206879A JP2011061350A (ja) 2009-09-08 2009-09-08 受信装置及びその受信方法
US12/874,682 US20110057691A1 (en) 2009-09-08 2010-09-02 Receiving apparatus and receiving method thereof
CN2010102757713A CN102013971A (zh) 2009-09-08 2010-09-07 接收设备及其接收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009206879A JP2011061350A (ja) 2009-09-08 2009-09-08 受信装置及びその受信方法

Publications (2)

Publication Number Publication Date
JP2011061350A JP2011061350A (ja) 2011-03-24
JP2011061350A5 true JP2011061350A5 (ja) 2012-04-05

Family

ID=43647241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206879A Pending JP2011061350A (ja) 2009-09-08 2009-09-08 受信装置及びその受信方法

Country Status (3)

Country Link
US (1) US20110057691A1 (ja)
JP (1) JP2011061350A (ja)
CN (1) CN102013971A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5756716B2 (ja) * 2011-09-05 2015-07-29 日本電産サンキョー株式会社 磁気データの復調方法および磁気データの復調装置
US8847691B2 (en) * 2011-11-16 2014-09-30 Qualcomm Incorporated Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
JP5861507B2 (ja) * 2012-03-12 2016-02-16 富士通株式会社 データ通信回路、及び、電子装置
JP6241156B2 (ja) * 2013-09-11 2017-12-06 株式会社ソシオネクスト 並列データを受信するために使用するクロックの位相を決定する方法、受信回路及び電子装置
KR102467451B1 (ko) * 2016-06-17 2022-11-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US10210918B2 (en) * 2017-02-28 2019-02-19 Micron Technology, Inc. Apparatuses and methods for determining a phase relationship between an input clock signal and a multiphase clock signal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293833A (ja) * 1990-04-11 1991-12-25 Nec Corp 受信回路
US5509037A (en) * 1993-12-01 1996-04-16 Dsc Communications Corporation Data phase alignment circuitry
JP3146117B2 (ja) * 1994-10-03 2001-03-12 株式会社日立製作所 クロックタイミング自動調整方法およびクロックタイミング自動調整装置
JPH11150528A (ja) * 1997-11-19 1999-06-02 Nec Eng Ltd パリティ演算回路
JP3189774B2 (ja) * 1998-01-28 2001-07-16 日本電気株式会社 ビット同期回路
US6178213B1 (en) * 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
JP2003204363A (ja) * 2002-01-04 2003-07-18 Hitachi Ltd シリアル伝送方式
CN100346574C (zh) * 2003-03-04 2007-10-31 日本电信电话株式会社 相位比较电路和cdr电路
EP1601103B1 (en) * 2003-03-04 2012-02-29 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit
JP4756954B2 (ja) * 2005-08-29 2011-08-24 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
JP2010045610A (ja) * 2008-08-13 2010-02-25 Toshiba Corp 半導体集積回路

Similar Documents

Publication Publication Date Title
JP2011061350A5 (ja) 受信装置
JP2011071995A5 (ja) カウンタ回路
JP2012147426A5 (ja) デジタル位相周波数検出器
JP2011055048A5 (ja)
WO2012145117A3 (en) Memory components and controllers that calibrate multiphase synchronous timing references
EP2659371A4 (en) Predicting, diagnosing, and recovering from application failures based on resource access patterns
JP2007503659A5 (ja)
JP2012514199A5 (ja)
JP2016509449A5 (ja)
ATE519309T1 (de) Schätzung einer frequenzumsetzung
WO2010102264A3 (en) Statistical formal activity analysis with consideration of temporal and spatial correlations
WO2012083279A3 (en) Low power serial to parallel converter
DK2284569T3 (da) Automatisk fokusering af SAR-rådata på basis af estimeringen af fasefejlfunktionen
WO2014153207A3 (en) Recombinant microorganisms having a methanol elongation cycle (mec)
WO2013098643A3 (en) Advanced processor architecture
MX2011002953A (es) Prueba concurrente de multiples dispositivos de comunicacion.
JP2010273187A5 (ja) Ｐｌｌ回路
WO2009090496A3 (en) Analog-to-digital converter timing circuits
EP2833552A3 (en) Apparatus and methods for on-die instrumentation
WO2013015853A3 (en) Shift register with two-phase non-overlapping clocks
JP2012104197A5 (ja)
WO2013188272A3 (en) Optimizing power in a memory device
JP2011058847A5 (ja)
FR2958727B1 (fr) Dispositif de generation de vapeur, notamment pour four de cuisson.
WO2014022575A3 (en) Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media