JP2011049432A - ダミー基板の使用方法 - Google Patents
ダミー基板の使用方法 Download PDFInfo
- Publication number
- JP2011049432A JP2011049432A JP2009197948A JP2009197948A JP2011049432A JP 2011049432 A JP2011049432 A JP 2011049432A JP 2009197948 A JP2009197948 A JP 2009197948A JP 2009197948 A JP2009197948 A JP 2009197948A JP 2011049432 A JP2011049432 A JP 2011049432A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- curvature
- film
- dummy
- dummy substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】ダミー基板格納部に格納されている複数のダミー基板の各々について、プロセスチャンバにて行われるプロセスレシピに基づき、成膜された膜の種別と膜厚とを含む成膜履歴をコンピュータにより作成する工程と、膜の種別ごとに膜厚と成膜による基板の曲率変化とを対応付けた曲率データを用い、この曲率データとダミー基板の前記成膜履歴とに基づいて、当該ダミー基板の曲率をコンピュータにより求める工程と、求められたダミー基板の曲率と、曲率データと、成膜処理の膜の種別及び膜厚を含むプロセススケジュールと、に基づいて、ダミー基板の反りが抑えられるようにプロセスチャンバに対する搬送スケジュールを作成する工程と、を実施する。
【選択図】図5
Description
ダミー基板格納部からダミー基板を取り出し、前記基板搬送室を介してプロセスチャンバ内に搬入し、成膜処理を行う工程と、
前記ダミー基板格納部に格納されている複数のダミー基板の各々について、プロセスチャンバにて行われるプロセスレシピに基づき、成膜された膜の種別と膜厚とを含む成膜履歴をコンピュータにより作成する工程と、
膜の種別ごとに膜厚と成膜による基板の曲率変化とを対応付けた曲率データを用い、この曲率データとダミー基板の前記成膜履歴とに基づいて、当該ダミー基板の曲率をコンピュータにより求める工程と、
この工程で求められたダミー基板の曲率と、曲率データと、前記プロセスチャンバにて予定されている成膜処理の膜の種別及び膜厚を含むプロセススケジュールと、に基づいて、当該ダミー基板の反りが抑えられるようにプロセスチャンバに対する当該ダミー基板の搬送スケジュールを作成する工程と、を含むことを特徴とする。
ダミー基板格納部からダミー基板を取り出し、前記基板搬送室を介してプロセスチャンバ内に搬入し、成膜処理を行う工程と、
前記ダミー基板格納部に格納されている複数のダミー基板を当該ダミー基板の向きを調整するためのアライメント室内に搬入し、前記複数のダミー基板の各々について反り検出器により曲率を求める工程と、
この工程で求められたダミー基板の曲率と、前記プロセスチャンバにて予定されている成膜処理の膜の種別を含むプロセススケジュールと、に基づいて、当該ダミー基板の反りが抑えられるようにプロセスチャンバに対する当該ダミー基板の搬送スケジュールを作成する工程と、を含むことを特徴とする。この場合、前記基板格納部に格納されている複数のダミー基板についてアライメント室に搬入し、前記複数のダミー基板の各々について反り検出器により曲率を求める代わりに、各ダミー基板に成膜された膜の種別と膜厚とを含む成膜履歴と、膜の種別ごとに膜厚と成膜による基板の曲率変化とを対応付けた曲率データと、に基づいてコンピュータにより曲率を求めてもよく、また前記プロセススケジュールは、予定されている成膜処理の膜の膜厚を含んでいてもよい。
本発明の実施の形態に係る、基板処理装置におけるダミー基板の使用方法について以下に説明するが、先ずこの方法に用いられる基板処理装置である半導体製造装置1の構成について図1を参照しながら説明する。半導体製造装置1は、ウエハWのロード、アンロードを行うローダモジュールを構成する第1の搬送室11と、ロードロック室12、13と、真空搬送室モジュールである第2の搬送室14と、を備えている。第1の搬送室11の正面には例えば25枚のウエハWを収納するキャリアCが載置される載置台15が設けられている。ここでいうウエハWは特に記載しない限り、背景技術の項目で説明したダミーウエハ(ダミー基板)である。キャリアCにはウエハWが上下に積層されて配列されている。半導体製造装置1に搬入されるウエハWは未使用の新品であり、この搬入時においてウエハWは反りがないものとする。
上記の第1の実施形態においては、各ウエハWについてCu、Tiの積算膜厚を管理し、反り補正モード実行前のウエハWの曲率を計算により算出している。この他に第1の実施形態の変形例として、既述のようにウエハWを例えば自動で成膜モジュール3、5に交互に搬送するような通常搬送モードを行った後、ウエハWの曲率を反り検出器により測定し、その測定結果に基づいてオペレータが上記のようにウエハWの成膜処理のレシピ及び搬送経路を設定して処理を行う反り補正モードを行ってもよい。このウエハWの曲率の測定は、例えばアライメント室2にて行われる。
ところで、既述の第1の実施形態では、反り補正モードを実行するにあたり、オペレータが成膜モジュールのレシピを設定し、さらにそのレシピに基づいて、当該オペレータが、各ウエハWについて曲率がゼロになるように搬送経路を設定しているが、プログラムが自動で搬送経路を設定してもよい。第1の実施形態で説明した成膜を行う度に曲率データ66に基づいてウエハWの曲率が演算され、第2のメモリ68のデータが更新される半導体製造装置1において、そのようにプログラムが自動で搬送経路を設定する例を説明する。この例では、既述の装置との差異点として、制御部6の第2のメモリ68に、ウエハWの搬送先を決定する基準となる曲率の第1のしきい値、第2のしきい値が夫々記憶されており、第1のしきい値は第2のしきい値より大きい。第1のしきい値及び第2のしきい値は設定自在なパラメータであり、装置始動時、あるいは装置毎に設定することができる。
続いて第3の実施形態について、第1の実施形態及び第2の実施形態との差異点を中心に説明する。この第3の実施形態において、半導体製造装置1としては、第1の実施形態の変形例で説明したようにアライメント室2でウエハWの曲率を測定するものが用いられる。この第3の実施形態では膜厚と曲率変化とを規定した曲率データ66を利用せずに搬送制御を行う。
続いて第4の実施形態について第1の実施形態との差異点を中心に説明する。この第4の実施形態では、通常搬送モードにおいて、キャリアCのウエハWは成膜モジュール3,5へ搬送される前にその曲率及び曲率の変化量が計測される。そして、それらの曲率及び曲率の変化量が制御部8に設定されたしきい値を超えたものについては、成膜モジュール3,5への搬送が中止される。なお、反り補正モードはこの第4の実施形態では実行されない。
Si(シリコン)からなるダミーウエハ1〜3について、PVDを行う成膜モジュールによりTiを成膜した。この成膜モジュールにおいて、1回の成膜処理により10nmの膜厚で成膜が行われるようにレシピを設定した。そしてウエハ1〜3について夫々100回ずつ成膜処理を繰り返し行い、成膜処理を行う度にそのウエハWの半径を測定した。この試験では同じウエハを連続して100回成膜モジュールに搬送して処理を行ってから、次のウエハを成膜モジュールに搬送している。
W ウエハ
1 半導体製造装置
11 第1の搬送室
12、13 ロードロック室
14 第2の搬送室
16 第1の搬送手段
17 第2の搬送手段
2 アライメント室
3、5 成膜モジュール
6 制御部
60 レシピ設定部
63 第1のメモリ
64 プログラム
67 搬送モード設定部
68 第2のメモリ
71 表示部
8 制御部
81、82 メモリ
Claims (7)
- 基板に対して成膜処理を行う複数のプロセスチャンバが基板搬送室に接続された基板処理装置におけるダミー基板の使用方法において、
ダミー基板格納部からダミー基板を取り出し、前記基板搬送室を介してプロセスチャンバ内に搬入し、成膜処理を行う工程と、
前記ダミー基板格納部に格納されている複数のダミー基板の各々について、プロセスチャンバにて行われるプロセスレシピに基づき、成膜された膜の種別と膜厚とを含む成膜履歴をコンピュータにより作成する工程と、
膜の種別ごとに膜厚と成膜による基板の曲率変化とを対応付けた曲率データを用い、この曲率データとダミー基板の前記成膜履歴とに基づいて、当該ダミー基板の曲率をコンピュータにより求める工程と、
この工程で求められたダミー基板の曲率と、曲率データと、前記プロセスチャンバにて予定されている成膜処理の膜の種別及び膜厚を含むプロセススケジュールと、に基づいて、当該ダミー基板の反りが抑えられるようにプロセスチャンバに対する当該ダミー基板の搬送スケジュールを作成する工程と、を含むことを特徴とするダミー基板の使用方法。 - 基板に対して成膜処理を行う複数のプロセスチャンバが基板搬送室に接続された基板処理装置におけるダミー基板の使用方法において、
ダミー基板格納部からダミー基板を取り出し、前記基板搬送室を介してプロセスチャンバ内に搬入し、成膜処理を行う工程と、
前記ダミー基板格納部に格納されている複数のダミー基板を当該ダミー基板の向きを調整するためのアライメント室内に搬入し、前記複数のダミー基板の各々について反り検出器により曲率を求める工程と、
この工程で求められたダミー基板の曲率と、前記プロセスチャンバにて予定されている成膜処理の膜の種別を含むプロセススケジュールと、に基づいて、当該ダミー基板の反りが抑えられるようにプロセスチャンバに対する当該ダミー基板の搬送スケジュールを作成する工程と、を含むことを特徴とするダミー基板の使用方法。 - 前記基板格納部に格納されている複数のダミー基板についてアライメント室に搬入し、前記複数のダミー基板の各々について反り検出器により曲率を求める代わりに、各ダミー基板に成膜された膜の種別と膜厚とを含む成膜履歴と、膜の種別ごとに膜厚と成膜による基板の曲率変化とを対応付けた曲率データと、に基づいてコンピュータにより曲率を求めることを特徴とする請求項2記載のダミー基板の使用方法。
- 前記プロセススケジュールは、予定されている成膜処理の膜の膜厚を含むことを特徴とする請求項2または3記載のダミー基板の使用方法。
- ダミー基板の搬送スケジュールは、オペレータが作成することを特徴とする請求項1ないし4のいずれか一つに記載のダミー基板の使用方法。
- 曲率データは、コンピュータの表示部に表示されることを特徴とする請求項5記載のダミー基板の使用方法。
- ダミー基板の搬送スケジュールは、コンピュータがプログラムにより作成することを特徴とする請求項1ないし4のいずれか一つに記載のダミー基板の使用方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009197948A JP5418071B2 (ja) | 2009-08-28 | 2009-08-28 | ダミー基板の使用方法 |
KR1020100083122A KR101167788B1 (ko) | 2009-08-28 | 2010-08-26 | 더미 기판의 사용 방법 |
TW099128864A TW201126631A (en) | 2009-08-28 | 2010-08-27 | Method of using dummy substrate |
CN2010102738125A CN102002681A (zh) | 2009-08-28 | 2010-08-30 | 模型基板的使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009197948A JP5418071B2 (ja) | 2009-08-28 | 2009-08-28 | ダミー基板の使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049432A true JP2011049432A (ja) | 2011-03-10 |
JP5418071B2 JP5418071B2 (ja) | 2014-02-19 |
Family
ID=43810383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009197948A Expired - Fee Related JP5418071B2 (ja) | 2009-08-28 | 2009-08-28 | ダミー基板の使用方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5418071B2 (ja) |
KR (1) | KR101167788B1 (ja) |
CN (1) | CN102002681A (ja) |
TW (1) | TW201126631A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225659A (ja) * | 2012-03-21 | 2013-10-31 | Hitachi Kokusai Electric Inc | 基板処理装置、メンテナンス方法及びプログラム |
JP2017069433A (ja) * | 2015-09-30 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
WO2020105449A1 (ja) * | 2018-11-20 | 2020-05-28 | 株式会社Screenホールディングス | 熱処理方法および熱処理装置 |
CN113436991A (zh) * | 2021-05-28 | 2021-09-24 | 北京北方华创微电子装备有限公司 | 用于批处理半导体设备的晶圆调度方法及系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113061861A (zh) * | 2019-12-13 | 2021-07-02 | 中国科学院大连化学物理研究所 | 一种大曲率光学元件曲率半径控制方法 |
JP7487024B2 (ja) * | 2020-06-30 | 2024-05-20 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
CN113903688A (zh) * | 2021-09-29 | 2022-01-07 | 北京北方华创微电子装备有限公司 | 半导体工艺设备及晶圆状态监测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07102368A (ja) * | 1993-10-04 | 1995-04-18 | Asahi Glass Co Ltd | 薄膜の形成方法 |
JP2004349696A (ja) * | 2003-05-19 | 2004-12-09 | Applied Materials Inc | テスト基板の再生利用方法及び装置 |
JP2005026404A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法および製造装置 |
JP2008147413A (ja) * | 2006-12-11 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 薄膜形成方法と薄膜形成装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11350132A (ja) * | 1998-06-03 | 1999-12-21 | Hitachi Ltd | 成膜装置 |
KR20080066763A (ko) * | 2005-11-10 | 2008-07-16 | 아사히 가라스 가부시키가이샤 | Euv 리소그래피용 반사형 마스크 블랭크의 다층반사막을 성막하는 방법 및 euv 리소그래피용 반사형마스크 블랭크의 제조 방법 |
-
2009
- 2009-08-28 JP JP2009197948A patent/JP5418071B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-26 KR KR1020100083122A patent/KR101167788B1/ko active IP Right Grant
- 2010-08-27 TW TW099128864A patent/TW201126631A/zh unknown
- 2010-08-30 CN CN2010102738125A patent/CN102002681A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07102368A (ja) * | 1993-10-04 | 1995-04-18 | Asahi Glass Co Ltd | 薄膜の形成方法 |
JP2004349696A (ja) * | 2003-05-19 | 2004-12-09 | Applied Materials Inc | テスト基板の再生利用方法及び装置 |
JP2005026404A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法および製造装置 |
JP2008147413A (ja) * | 2006-12-11 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 薄膜形成方法と薄膜形成装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225659A (ja) * | 2012-03-21 | 2013-10-31 | Hitachi Kokusai Electric Inc | 基板処理装置、メンテナンス方法及びプログラム |
US10290516B2 (en) | 2012-03-21 | 2019-05-14 | Kokusai Electric Corpoation | Substrate processing apparatus, maintenance method, and maintenance program |
JP2017069433A (ja) * | 2015-09-30 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
WO2020105449A1 (ja) * | 2018-11-20 | 2020-05-28 | 株式会社Screenホールディングス | 熱処理方法および熱処理装置 |
CN113436991A (zh) * | 2021-05-28 | 2021-09-24 | 北京北方华创微电子装备有限公司 | 用于批处理半导体设备的晶圆调度方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5418071B2 (ja) | 2014-02-19 |
KR20110023792A (ko) | 2011-03-08 |
KR101167788B1 (ko) | 2012-07-25 |
TW201126631A (en) | 2011-08-01 |
CN102002681A (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5418071B2 (ja) | ダミー基板の使用方法 | |
KR102546407B1 (ko) | 반도체 제작 장비 내의 소모성 부품의 마모 검출 | |
US10403525B2 (en) | Substrate processing method and substrate processing system | |
KR102517507B1 (ko) | 기판 수납 용기, 제어 장치 및 이상 검지 방법 | |
KR20090091667A (ko) | 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템 | |
KR102471280B1 (ko) | 반도체 제조 장치 및 기판 반송 방법 | |
JP2015211206A (ja) | 基板処理装置および基板処理方法 | |
WO2017038237A1 (ja) | 保管装置および保管方法 | |
JP2012109333A (ja) | 基板処理装置 | |
JP2012231117A (ja) | 基板処理装置、基板処理装置制御プログラム、及び半導体装置の製造方法 | |
US9305814B2 (en) | Method of inspecting substrate processing apparatus and storage medium storing inspection program for executing the method | |
TW202243758A (zh) | 半導體裝置製造設備 | |
US9818629B2 (en) | Substrate processing apparatus and non-transitory computer-readable recording medium | |
TWI765179B (zh) | 厚度測量系統與方法 | |
US20230085325A1 (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
US20090088909A1 (en) | Batch processing apparatus for processing work pieces | |
TWI785168B (zh) | 基板處理方法 | |
JP4606947B2 (ja) | リークレート測定方法並びにリークレート測定に用いるプログラムおよび記憶媒体 | |
JP6001234B2 (ja) | 基板処理システム、基板処理装置、データ処理方法およびプログラム | |
JP2011054679A (ja) | 基板処理装置 | |
US20210305029A1 (en) | Substrate processing system, substrate processing method, and controller | |
CN209729870U (zh) | 基板处理系统 | |
JP2013258312A (ja) | 基板処理装置及び基板搬送方法 | |
WO2021049368A1 (ja) | 基板処理装置及び基板処理装置制御方法 | |
JP6262020B2 (ja) | 基板処理装置及び半導体装置の製造方法並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120403 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |