KR101167788B1 - 더미 기판의 사용 방법 - Google Patents

더미 기판의 사용 방법 Download PDF

Info

Publication number
KR101167788B1
KR101167788B1 KR1020100083122A KR20100083122A KR101167788B1 KR 101167788 B1 KR101167788 B1 KR 101167788B1 KR 1020100083122 A KR1020100083122 A KR 1020100083122A KR 20100083122 A KR20100083122 A KR 20100083122A KR 101167788 B1 KR101167788 B1 KR 101167788B1
Authority
KR
South Korea
Prior art keywords
film
curvature
wafer
dummy substrate
substrate
Prior art date
Application number
KR1020100083122A
Other languages
English (en)
Other versions
KR20110023792A (ko
Inventor
데츠야 미야시타
겐지 시라사카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110023792A publication Critical patent/KR20110023792A/ko
Application granted granted Critical
Publication of KR101167788B1 publication Critical patent/KR101167788B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 더미 기판의 휘어짐을 억제할 수 있는 기판 처리 장치에 있어서의 더미 기판의 사용 방법을 제공한다. 더미 기판 격납부에 격납되어 있는 복수의 더미 기판의 각각에 대해서, 프로세스 챔버에서 실행되는 프로세스 레시피에 근거하여, 성막된 막의 종별과 막 두께를 포함하는 성막 이력을 컴퓨터에 의해 작성하는 공정과; 막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터를 이용하고, 이 곡률 데이터와 더미 기판의 상기 성막 이력에 근거하여, 해당 더미 기판의 곡률을 컴퓨터에 의해 구하는 공정과; 구해진 더미 기판의 곡률과, 곡률 데이터와, 성막 처리의 막의 종별 및 막 두께를 포함하는 프로세스 스케줄에 근거하여, 더미 기판의 휘어짐이 억제되도록 프로세스 챔버에 대한 반송 스케줄을 작성하는 공정을 실행한다.

Description

더미 기판의 사용 방법{METHOD FOR USING A DUMMY SUBSTRATE}
본 발명은 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 관한 것이다.
반도체 장치의 제조 공정에 있어서는, 기판, 예컨대 웨이퍼에 CVD(Chemical Vapor Deposition)나 PVD(Physical Vapor Deposition)에 의한 성막 처리를 실행하는 경우가 있으며, 이들의 처리는, 예컨대 공통의 반송실에 복수의 성막 처리 모듈을 구비한 시스템인 반도체 제조 장치를 이용하여 실행된다.
그런데, 이 반도체 제조 장치에 있어서는, 제품이 되는 웨이퍼(제품 웨이퍼라고 표기함)로 안정된 성막 처리를 실행하기 위해서, 테스트용 웨이퍼인 더미 웨이퍼가 먼저 성막 모듈에 반송되어, 그 더미 웨이퍼에 성막 처리가 실행된다. 그 후, 제품 웨이퍼의 로트가 상기 성막 모듈에 반송되어, 그 제품 웨이퍼에 성막 처리가 실행되는 경우가 있다. 이와 같이 더미 웨이퍼의 운용을 실행함으로써, 제품 웨이퍼에 대해서 처리를 실행하기 전에 모듈을 구성하는 처리 용기 내의 분위기를 안정화시킬 수 있다. 이와 같이 제품 웨이퍼에 처리를 실행하기 전 외에, 개발 단계에서 여러가지의 실험을 실행하는 경우에도 더미 웨이퍼가 이용되어, 이 더미 웨이퍼에 성막 처리를 실행하여 막질이나 막 두께의 면내 분포 등을 해석하는 것에 의해, 성막 모듈의 각 파라미터의 적정값의 결정이나, 하드웨어의 개선 등이 실행된다.
더미 웨이퍼는 반복하여 성막 처리를 하는 것에 의해, 그 표면에는 막이 적층되어 간다. 그러나, 막이 적층되면, 그 막의 결정성 등의 영향에 의해 더미 웨이퍼에 응력이 가해져서, 더미 웨이퍼가 휘어져 버린다. 주연부가 중앙부보다 높아지도록 휘어지는지, 중앙부가 주연부보다 높아지도록 휘어지는지는 성막되는 막의 종류에 의하지만, 동종의 막의 적산 막 두께가 커질수록 더미 웨이퍼에는 같은 방향으로 큰 응력이 가해져서, 휘어짐량이 커지게 된다.
이와 같이 더미 웨이퍼의 휘어짐량이 커지면, 각 모듈에서 웨이퍼를 흡착 보지하는, 예컨대 정전척에 더미 웨이퍼의 전체 면이 균일하게 흡착되지 않게 된다. 그렇게 되면, CVD를 실행하는 성막 모듈에서는 더미 웨이퍼의 이면에 성막 가스가 돌아서 들어가고, 또한 PVD를 실행하는 성막 모듈에서는 타겟으로부터 공급된 원자가 돌아서 들어간다. 이와 같이 더미 웨이퍼의 이면에 성막 가스나 원자가 돌아서 들어가면, 그 이면에 성막되므로, 파티클이 발생하거나, 정전척의 온도가 안정되지 않게 된다. 그 결과로서, 제품 웨이퍼의 처리에 영향이 생기거나, 정상적으로 실험이 실행되지 않게 되어 버릴 우려가 있다. 더욱 또한, 휘어짐의 정도가 커지면, 흡착시에 무리한 큰 힘이 가해져 더미 웨이퍼가 파손되는 경우도 있다.
이러한 정전척으로의 흡착의 불편을 억제하기 위해서, 통상 더미 웨이퍼에는 사용 횟수 제한값이 설정되어 있으며, 사용 횟수가 그 제한값에 이른 것에 대해서는 파기하고 있다. 그 사용 횟수 제한값은, 소정의 막을 연속하여 더미 웨이퍼에 적층했을 때의 휘어짐량(곡률)을 측정하는 사전 실험을 실행하여, 그 결과에 의해 결정된 고정값이다. 그러나, 그 사전 실험으로 성막한 막과는 다른 종류의 막이나 다른 막 두께로 막을 적층하거나, 복수의 종류의 막을 적층하면, 더미 웨이퍼의 사용 횟수가 그 제한값에 이르렀을 때에는 아직 휘어짐량이 작고, 실제로는 한층 더 많은 횟수의 막을 성막할 수 있는데, 그 더미 웨이퍼를 파기해 버리게 되는 경우가 있다. 이러한 사정으로부터 성막 모듈을 구비한 시스템에 대해서, 더미 웨이퍼의 휘어짐량을 억제할 수 있는 운용 방법이 요구되고 있었다. 또한, 특허문헌 1에는, 장치의 시작 후에 해당 장치의 처리를 안정시키기 위해서 더미 웨이퍼를 이용하고 처리를 실행하거나, 제품 웨이퍼에 성막되는 막을 테스트하는 목적으로 더미 웨이퍼에 성막을 실행하는 것이 기재되어 있지만, 상기의 문제 및 그 해결 수단에 대해서는 기재되지 않았다.
일본 특허 공개 제 1997-143674 호 (단락 0008, 0013, 0039)
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은 더미 기판의 휘어짐을 억제할 수 있는 기판 처리 장치에 있어서의 더미 기판의 사용 방법을 제공하는 것이다.
본 발명의 더미 기판의 사용 방법은, 기판에 대해 성막 처리를 실행하는 복수의 프로세스 챔버가 기판 반송실에 접속된 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 있어서,
더미 기판 격납부로부터 더미 기판을 취출하고, 상기 기판 반송실을 거쳐 프로세스 챔버 내로 반입하여, 성막 처리를 실행하는 공정과,
상기 더미 기판 격납부에 격납되어 있는 복수의 더미 기판의 각각에 대해서, 프로세스 챔버에서 실행되는 프로세스 레시피에 근거하여, 성막된 막의 종별과 막 두께를 포함하는 성막 이력을 컴퓨터에 의해 작성하는 공정과,
막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터를 이용하고, 이 곡률 데이터와 더미 기판의 상기 성막 이력에 근거하여, 해당 더미 기판의 곡률을 컴퓨터에 의해 구하는 공정과,
이 공정에서 구해진 더미 기판의 곡률과, 곡률 데이터와, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별 및 막 두께를 포함하는 프로세스 스케줄에 근거하여, 해당 더미 기판의 휘어짐이 억제되도록 프로세스 챔버에 대한 해당 더미 기판의 반송 스케줄을 작성하는 공정을 포함하는 것을 특징으로 한다.
또한, 다른 발명의 더미 기판의 사용 방법은, 기판에 대해 성막 처리를 실행하는 복수의 프로세스 챔버가 기판 반송실에 접속된 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 있어서,
더미 기판 격납부로부터 더미 기판을 취출하고, 상기 기판 반송실을 거쳐 프로세스 챔버 내에 반입하여, 성막 처리를 실행하는 공정과,
상기 더미 기판 격납부에 격납되어 있는 복수의 더미 기판을 해당 더미 기판의 방향을 조정하기 위한 얼라이먼트실 내에 반입하여, 상기 복수의 더미 기판의 각각에 대해 휘어짐 검출기에 의해 곡률을 구하는 공정과,
이 공정에서 구해진 더미 기판의 곡률과, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별을 포함하는 프로세스 스케줄에 근거하여, 해당 더미 기판의 휘어짐이 억제되도록 프로세스 챔버에 대한 해당 더미 기판의 반송 스케줄을 작성하는 공정을 포함하는 것을 특징으로 한다. 이 경우, 상기 기판 격납부에 격납되어 있는 복수의 더미 기판에 대해 얼라이먼트실에 반입하여, 상기 복수의 더미 기판의 각각에 대해 휘어짐 검출기에 의해 곡률을 구하는 대신에, 각 더미 기판에 성막된 막의 종별과 막 두께를 포함하는 성막 이력과, 막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터에 근거하여 컴퓨터에 의해 곡률을 구해도 좋고, 또한 상기 프로세스 스케줄은 예정되어 있는 성막 처리의 막의 막 두께를 포함하고 있어도 좋다.
더미 기판의 반송 스케줄은, 예컨대 오퍼레이터가 작성하며, 그 경우 곡률 데이터는, 예컨대 컴퓨터의 표시부에 표시된다. 더미 기판의 반송 스케줄은 컴퓨터가 프로그램에 의해 작성해도 좋다.
본 발명에 의하면, 더미 기판의 곡률과, 막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터와, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별 및 막 두께를 포함하는 프로세스 스케줄에 근거하여, 프로세스 챔버에 대한 해당 더미 기판의 반송 스케줄이 작성된다. 따라서, 해당 더미 기판의 휘어짐을 억제할 수 있다. 또한, 다른 발명에 의하면, 더미 기판의 곡률과, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별을 포함하는 프로세스 스케줄에 근거하여, 프로세스 챔버에 대한 더미 기판의 반송 스케줄이 작성된다. 따라서, 해당 더미 기판의 휘어짐을 억제할 수 있다. 이와 같이 휘어짐을 억제함으로써, 더미 기판이 정전척 등의 스테이지에 흡착되지 않게 되는 것에 의한 불편의 발생을 막을 수 있다.
도 1은 본 발명에 이용되는 기판 처리 장치인 반도체 제조 장치의 평면도,
도 2는 Cu막 및 Ti막의 막 두께의 변화에 의한 웨이퍼의 곡률 변화를 나타낸 실험 결과의 그래프 도면,
도 3은 웨이퍼가 Cu막 및 Ti막에 의해 변화하는 모습을 도시한 설명도,
도 4는 상기 반도체 제조 장치에 마련된 성막 모듈의 종단 측면도,
도 5는 상기 반도체 제조 장치에 마련된 제어부의 구성도,
도 6은 상기 표시부의 설정 영역으로의 입력예를 나타낸 설명도,
도 7은 웨이퍼의 휘어짐량이 변화하는 모습을 도시한 공정도,
도 8은 상기 반도체 제조 장치에 마련된 휘어짐량을 측정하는 모듈의 종단 측면도,
도 9는 상기 휘어짐량을 측정하는 모듈의 횡단 평면도,
도 10은 상기 반도체 제조 장치에 마련된 다른 제어부의 구성도,
도 11은 웨이퍼의 성막 횟수와 웨이퍼의 반경의 변화의 관계를 나타낸 그래프 도면.
(제 1 실시형태)
본 발명의 실시형태와 관련되는, 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 대해 이하에 설명하지만, 먼저 이 방법에 이용되는 기판 처리 장치인 반도체 제조 장치(1)의 구성에 대해서 도 1을 참조하면서 설명한다. 반도체 제조 장치(1)는, 웨이퍼(W)의 로드, 언로드를 실행하는 로더 모듈을 구성하는 제 1 반송실(11)과, 로드록실(12, 13)과, 진공 반송실 모듈인 제 2 반송실(14)을 구비하고 있다. 제 1 반송실(11)의 정면에는, 예컨대 25매의 웨이퍼(W)를 수납하는 캐리어(C)가 재치되는 재치대(15)가 마련되어 있다. 여기서 말하는 웨이퍼(W)는 특별히 기재하지 않는 한, 배경 기술의 항목에서 설명한 더미 웨이퍼(더미 기판)이다. 캐리어(C)에는 웨이퍼(W)가 상하로 적층되어 배열되어 있다. 반도체 제조 장치(1)에 반입되는 웨이퍼(W)는 미사용의 신품이며, 이 반입시에 있어서 웨이퍼(W)는 휘어짐이 없는 것으로 한다.
제 1 반송실(11)의 정면벽에는, 상기 캐리어(C)가 접속되어 캐리어(C)의 덮개와 일체로 개폐되는 게이트 도어(GT)가 마련되어 있다. 그리고, 제 2 반송실(14)에는, 웨이퍼(W)에 Cu(구리)를 성막하는 Cu 성막 모듈(3) 및 웨이퍼(W)에 Ti(티탄)를 성막하는 Ti 성막 모듈(5)이 기밀하게 접속되어 있다.
여기서, 이 제 1 실시형태에 있어서의 반도체 장치(1)의 처리의 개요를 설명한다. 도 2의 그래프 중의 플롯은 실험에 의해 얻어진 데이터이며, 복수의 웨이퍼(W)에 각각 다른 막 두께의 Cu를 성막했을 때의 각 웨이퍼(W)의 곡률 변화(휘어짐량의 변화) 및 복수의 웨이퍼(W)에 각각 다른 막 두께의 Ti를 성막했을 때의 각 웨이퍼(W)의 곡률 변화를 나타내고 있다. 이 그래프의 데이터에 나타내진 바와 같이 Cu를 성막했을 때와, Ti를 성막했을 때는, 웨이퍼(W)는 서로 역방향으로 휘어진다. Cu를 성막했을 때에는 도 3의 (a)에 도시한 바와 같이 하향[웨이퍼(W)의 중앙부가 주연부에 대해서 하방에 위치함]으로 휘고, Ti를 성막했을 때에는 도 3의 (b)에 도시한 바와 같이 상향[웨이퍼(W)의 중앙부가 주연부에 대해서 상방에 위치함]으로 휘어진다. 또한, 이 도 2의 그래프로부터 알 수 있는 바와 같이, 각 막에 대해 적산 막 두께가 커질수록 웨이퍼(W)의 곡률 변화가 커진다. 이 곡률 변화는 웨이퍼(W)에 가해지는 응력에 대응하므로, 각 막의 적산 막 두께가 커질수록 웨이퍼(W)에 가해지는 응력이 커진다.
따라서, 막이 성막되어 있지 않은 웨이퍼(W)가 플랫(휘어짐이 없는 상태)인 경우, 곡률 변화(+a)를 준 막 두께의 Cu막과 곡률 변화(-a)를 준 막 두께의 Ti막을 웨이퍼(W)에 적층하면, 서로의 막에 의한 곡률 변화는 (+a) + (-a) = 0이 되어, Cu막, Ti막 각각이 웨이퍼(W)에 주는 응력이 서로 제거되어, 웨이퍼(W)가 도 3의 (c)에 도시하는 바와 같이 플랫하게 된다. 이것을 이용하여, 이 반도체 제조 장치(1)에서는, 후술하는 바와 같이 웨이퍼(W)의 곡률에 근거하여, 오퍼레이터가 웨이퍼(W)를 플랫하게 하기 위한 반송 경로를 설정하는 모드가 실행된다. 또한, 웨이퍼(W)의 곡률이란, 도 3의 (a)에 도시하는 웨이퍼(W)의 중심부에서 본 원주 단부의 높이를 L1, 도 3의 (c)에 도시하는 플랫일 때의 웨이퍼(W)의 직경을 L2로 했을 때에 L1/L2로 구해지는 값이다.
도 1로 돌아와 반도체 제조 장치(1)의 설명을 계속한다. 제 1 반송실(11)의 측면에는, 얼라이먼트실(2)이 마련되어 있다. 얼라이먼트실(2)은, 후술하는 바와 같이, 웨이퍼(W)를 연직축 주위로 회전시키는 회전 구동 기구를 구비하며, 웨이퍼(W)의 주연에 형성된 노치가 소정의 방향을 향하도록 해당 웨이퍼(W)의 방향을 조정하는 역할을 갖는다. 그리고, 방향이 조정된 웨이퍼(W)가, 제 1 반송실(11)에 마련된 제 1 반송 수단(16)의 예정하는 위치에 수수되어서, 편심의 조정이 이루어진다. 로드록실(12, 13)에는, 도시하지 않은 진공 펌프와 리크 밸브가 마련되어 있어, 대기 분위기와 진공 분위기를 바꾸도록 구성되어 있다. 즉, 제 1 반송실(11) 및 제 2 반송실(14)의 분위기가 각각 대기 분위기 및 진공 분위기로 유지되고 있으므로, 로드록실(12, 13)은, 각각의 반송실 사이에 있어서, 웨이퍼(W)를 반송할 때에 분위기를 조정하기 위한 것이다. 또한, 도면 중 참조부호(G)는, 로드록실(12, 13)과 제 1 반송실(11) 또는 제 2 반송실(14) 사이, 또는 제 2 반송실(14)과 상기 Cu 성막 모듈(3) 또는 Ti 성막 모듈(5) 사이를 칸막음하는 게이트 밸브(칸막이 밸브)이다.
제 1 반송실(11) 및 제 2 반송실(14)에는, 각각 제 1 반송 수단(16) 및 제 2 반송 수단(17)이 마련되어 있다. 제 1 반송 수단(16)은 캐리어(C)와 로드록실(12, 13) 사이 및 제 1 반송실(11)과 얼라이먼트실(2) 사이에서 웨이퍼(W)의 수수를 실행하기 위한 다관절의 반송 아암이다. 제 2 반송 수단(17)은 로드록실(12, 13)과 Cu 성막 모듈(3) 및 Ti 성막 모듈(5) 사이에서 웨이퍼(W)의 수수를 실행하기 위한 다관절의 반송 아암이다.
계속해서, Cu 성막 모듈(3)에 대해 설명한다. 이 Cu 성막 모듈(3)은 CVD에 의해 Cu를 성막하는 모듈이며, 처리 용기(30)를 구비하고 있다. 처리 용기(30) 내에는, 웨이퍼(W)를 수평으로 재치하기 위한 스테이지(31)가 마련되어 있으며, 이 스테이지(31)의 표면은 웨이퍼(W)를 정전 흡착해 보지하는 정전척으로서 구성되어 있다. 스테이지(31) 내에는 웨이퍼(W)의 온도 조정 수단을 이루는 히터(31a)가 마련되어 있다. 또한, 스테이지(31)에는, 승강 기구(33)에 의해 승강 가능한 3개의 승강 핀(32)(편의상 2개만 도시하고 있음)이 마련되어 있으며, 이 승강 핀(32)을 거쳐 상기 제 2 반송 수단(17)과 스테이지(31) 사이에서 웨이퍼(W)의 수수가 실행된다.
처리 용기(30)의 바닥부에는 배기관(34)의 일단측이 접속되며, 이 배기관(34)의 타단측에는 압력 제어 밸브(35)를 거쳐 진공 펌프(36)가 접속되어 있다. 압력 제어 밸브(35)는 배기관(34)의 배기 컨덕턴스를 제어하여, 처리 용기(30) 내의 압력을 제어한다. 또한, 처리 용기(30)의 측벽에는 게이트 밸브(G)에 의해 개폐되는 반송구(37)가 형성되어 있다.
또한, 처리 용기(30)의 천정부에 스테이지(31)에 대향하도록 가스 샤워 헤드(41)가 마련되어 있다. 가스 샤워 헤드(41)는 가스실(42)과 가스 공급 구멍(43)을 구비하며, 가스실(42)에 공급된 가스는 가스 공급 구멍(43)으로부터 처리 용기(30) 내에 공급된다. 그리고, 가스실(42)에는, 가스 공급로(43)를 거쳐 밸브나 매스플로우 콘트롤러 및 성막 가스의 공급원 등을 포함한 성막 가스 공급 수단(44)이 접속되어 있다.
성막 처리시에는, 처리 용기(30) 내가 소정의 압력으로 배기되고, 스테이지(31)에 재치된 웨이퍼(W)가 가열된 상태로, 성막 가스 공급 수단(44)으로부터 소정의 성막 가스가 해당 웨이퍼(W)에 공급되어, 웨이퍼(W)에 Cu가 성막된다. Ti 성막 모듈(5)에 대해서는 웨이퍼(W)에 공급되는 성막 가스의 종류가 다른 것 외에는 Cu 성막 모듈(3)과 같게 구성되어 있다.
계속해서, 제어부(6)에 대해 그 구성을 나타낸 도 5를 참조하면서 설명한다. 제어부(6)는 예컨대 컴퓨터로 이루어지며, 버스(61), CPU(62), 제 1 메모리(63) 및 프로그램(64)을 구비하고 있다. 상기 프로그램(64)에는 제어부(6)로부터 반도체 제조 장치(1)의 각 부에 제어 신호를 보내, 후술의 각 처리 공정을 진행시키도록 명령(각 스텝)이 짜여져 있다. 또한, 예컨대 제 1 메모리(63)에는 처리 온도, 처리 시간, 각 가스의 공급량 또는 전력값 등의 처리 파라미터의 값이 기입되는 영역을 구비하고 있으며, CPU가 프로그램(64)의 각 명령을 실행할 때 이러한 처리 파라미터가 읽어내져서, 그 파라미터값에 따른 제어 신호가 이 반도체 제조 장치(1)의 각 부에 보내지게 된다. 이 프로그램(64)(처리 파라미터의 인력 조작이나 표시에 관한 프로그램도 포함함)은, 예컨대 플렉시블 디스크, 컴팩트 디스크, 하드 디스크, MO(광학 자기 디스크), 메모리 카드 등의 기억 매체에 격납되어 제어부(6)의 프로그램 격납부(65)에 인스톨된다. 도 5 중, 참조부호(60)는 레시피 설정부이며, 웨이퍼(W)에 대해서 실행되는 성막 프로세스의 레시피(압력, 온도 등의 프로세스 조건의 시계열군)를 격납하는 메모리와, 성막 레시피를 선택하는 화면이 포함된다.
또한, 참조부호(66)는 웨이퍼(W)의 곡률 데이터로서, 성막 레시피의 ID와, 그 레시피로 처리를 실행했을 때에 각 성막 모듈에서 성막되는 막의 막 두께와, 웨이퍼(W)의 곡률 변화가 서로 대응된 데이터이다. 또한, 이 곡률 데이터는 메모리에 기억되어 있지만, 편의상 곡률 데이터에 참조부호(66)를 부여하고 있다. 각 레시피에 대응된 막 두께 및 곡률 변화의 관계는 도 2에서 설명한 실험 결과에 근거하여 규정되어 있으며, 도 2의 그래프의 플롯으로부터 웨이퍼(W)에 형성되는 각 막의 막 두께와 곡률 변화가 서로 비례하는 것이라고 보고, 이 대응 관계가 정의되어 있다. 예컨대, 성막하는 Cu의 막 두께가 1.5㎛, 3.0㎛, 4.5㎛일 때 웨이퍼(W)의 곡률 변화가 +0.002m-1, +0.004m-1, +0.006m-1이며, 성막하는 Ti의 막 두께가 1.8㎛, 3.7㎛, 5.5㎛일 때 웨이퍼(W)의 곡률 변화가 -0.002m-1, -0.004m-1, -0.006m-1이다.
도 5 중 참조부호(67)는 웨이퍼(W)의 반송 모드 설정부로서, 통상 반송 모드와 휘어짐 보정 모드 중 하나를 선택하기 위한 것이다. 통상 반송 모드란 캐리어(C)의 보지 선반에 보지된 웨이퍼(W)를, 예컨대 위로부터 순서대로 취출하여, 그 순서대로 성막 처리를 실행하도록 반송하는 모드이다. 예컨대 2개의 성막 모듈에 있어서 성막 모듈(3), 성막 모듈(5) 사이에서 교대로 성막 처리가 실행된다고 한다면, 웨이퍼(W1)를 성막 모듈(3)에 반입하고, 다음의 웨이퍼(W2)를 성막 모듈(5)에 반입하며, 또한 다음의 웨이퍼(W3)를 성막 모듈(3)에 반입하는 것으로 하는 반송 모드가 된다. 또한, 휘어짐 보정 모드란, 웨이퍼(W)를 통상 반송 모드에 의해 성막 모듈에 반송하여 처리를 실행하고, 소정의 시점에서 프로그램(64)에 의해 구해진 웨이퍼(W)의 휘어짐량(곡률)에 따라 오퍼레이터가 반송 경로를 설정하는 모드이다. 이 반송 모드 설정부(67)는, 구체적으로는 반송 모드를 선택하는 표시 화면과, 키보드나 마우스와, 통상 반송 모드를 실행하기 위한 프로그램과, 휘어짐 보정 모드를 실행하는 프로그램을 구비하고 있다. 휘어짐 보정 모드의 설정에 대해서는, 예컨대 오퍼레이터가 화면을 보면서 각 웨이퍼(W)마다 성막 모듈의 반입 순서를 설정하는 화면에 근거하여 실행된다.
또한, 버스(61)에는 제 2 메모리(68)가 접속되어 있다. 제 2 메모리(68)에는 웨이퍼(W)의 ID(식별 번호)와, 웨이퍼(W)에 성막된 Cu의 적산 막 두께와, 웨이퍼(W)에 성막된 Ti의 적산 막 두께와, 웨이퍼(W)의 곡률이 대응되어 기억된다. 이 웨이퍼(W)의 ID는, 캐리어(C)가 반도체 제조 장치(1)에 반입되면, 프로그램(64)이 각 캐리어(C)마다 그 캐리어(C) 내에서의 웨이퍼(W)의 배열 순서에 따라 할당하는 것이다. 또한, 각 웨이퍼(W)는 캐리어(C)로부터 반송된 후, 동일한 캐리어(C)의 동일한 위치에 되돌려져서, 할당된 ID와 웨이퍼(W)의 대응이 어긋나지 않도록 되어 있다. 그리고, 상술한 바와 같이, 웨이퍼(W)는 반도체 제조 장치(1)의 반입시에는 플랫하기 때문에, 제 2 메모리(68)에 기억되는 웨이퍼(W)의 곡률은, Cu의 적산 막 두께에 대응하는 곡률 변화와, Ti의 적산 막 두께에 대응하는 곡률 변화의 합계값이다. 웨이퍼(W)에 성막 처리가 실행될 때마다, 프로그램(64)은 제 2 메모리(68)에 기억되는 Cu의 적산 막 두께 또는 Ti의 적산 막 두께 및 웨이퍼(W)의 곡률에 대한 값을 갱신한다.
참조부호(71)는 액정 패널 등으로 이루어지는 표시부로서, 상술한 곡률 데이터(66) 등이 표시된다. 또한, 도 5에서는 표시부(71)와 반송 모드 설정부(67)를 나누어 표시하고 있지만, 반송 모드 설정부(67) 내에는 표시부(71)의 화면의 일부가 포함되게 된다. 표시부(71)에는 제 2 메모리(68)에 기억되는 각 막의 적산 막 두께와 웨이퍼(W)의 곡률이 표시된다.
계속해서, 장치 메이커가 반도체 제조 장치(1)를 이용하여 장치 성능의 검토나 개량이라고 하는 작업을 실행하는 경우에 대해서, 더미 웨이퍼의 사용 방법을 포함한 장치의 운전에 대해 설명한다. 우선, 복수 매의 웨이퍼(W)가 격납된 캐리어(C)가 반도체 제조 장치(1)에 반송되고, 재치대(15)에 재치되어, 제 1 반송실(11)에 접속된다. 그 다음에, 프로그램(64)이 캐리어(C) 내의 각 웨이퍼(W)에 대해 ID를 할당하고, 이러한 웨이퍼(W)의 Cu 적산 막 두께, Ti 적산 막 두께 및 웨이퍼(W)의 곡률에 대해 제 2 메모리(68)에 각각 제로로 기억시킨다.
한편, 오퍼레이터는 반송 모드 설정부(67)에 의해 웨이퍼(W)의 반송 모드를 통상 반송 모드로 설정하는 동시에 각 성막 모듈(3, 5)에서의 성막 처리의 레시피를 설정한다. 이 레시피의 설정은, 화면에 표시되어 있는 레시피의 ID를 선택함으로써 실행된다. 반송 모드로서 통상 반송 모드를 설정한 것에 의해, 웨이퍼(W)는 캐리어(C) 내에서의 배열 순서로 캐리어(C)로부터 반출되고, 예컨대 상술한 바와 같이 성막 모듈(3, 5)이 교대로 반송되어, 반송 전의 성막 모듈에서 처리를 받은 후, 캐리어(C)로 되돌려진다. 예컨대 캐리어(C) 내의 최후의 웨이퍼(W)가 반출되면, 계속해서 최초의 해당 캐리어(C)로부터 반출된 웨이퍼(W)부터 순서대로 반복하여 반출된다.
상기 반송 모드 및 레시피의 설정 후, 오퍼레이터가 반송 모드 설정부(67)에 의해 소정의 처리를 실행하면, 게이트 도어(GT) 및 캐리어(C)의 덮개가 동시에 열려서, 캐리어(C) 내의 웨이퍼(W)는 그 배열 순서로 제 1 반송 수단(16)에 의해서 제 1 반송실(11)에 반입된다. 그 후, 웨이퍼(W)는 얼라이먼트실(2)에 반송되고, 그 방향이나 편심의 조정을 한 후, 게이트 밸브(G)가 열려 대기 분위기로 유지된 로드록실(12)에 반송된다. 게이트 밸브(G)가 닫히고, 이 로드록실(12)의 압력이 조정되어, 실내가 진공 분위기가 되면, 게이트 밸브(G)가 열려, 제 2 반송 수단(17)에 의해서 제 2 반송실(14)에 반입된다.
계속해서, 제 2 반송 수단(17)은 웨이퍼(W)를 교대로 성막 모듈(3, 5)에 반송한다. Cu 성막 모듈(3)에 반송된 웨이퍼(W)는, 설정된 레시피로 성막 처리를 받고, 그 레시피에 따른 막 두께로 Cu막이 성막되어, 그 막 두께에 대응하는 곡률 변화가 발생한다. 그리고, 프로그램(64)은, 제 2 메모리(68)에 기억되어 있는 Cu의 적산 막 두께 및 웨이퍼(W)의 곡률의 수치를 제로로부터 상기 레시피에 대응한 값으로 갱신한다.
또한, Ti 성막 모듈(5)에 반송된 웨이퍼(W)는, 설정된 레시피로 처리를 받고, 그 레시피에 따른 막 두께로 Ti막이 성막된다. 그리고, 그 막 두께에 대응하는 양으로 웨이퍼(W)의 곡률이 변화한다. 프로그램(64)은 제 2 메모리(68)에 기억되어 있는 Ti의 적산 막 두께의 수치 및 웨이퍼(W)의 곡률의 수치를 제로로부터 실행된 레시피에 대응한 값으로 갱신한다. 이와 같이, 웨이퍼(W)에 처리가 실행되어 제 2 메모리(68)의 데이터가 갱신되면, 표시부(71)의 그것에 대응하는 표시도 변화한다.
각 성막 모듈에서의 성막 처리 후, 웨이퍼(W)는 제 2 반송 수단(17)에 의해 해당 Ti 성막 모듈(5)로부터 취출되고, 로드록실(13)에 반송된 후, 제 1 반송 수단(16)에 의해 캐리어(C)에 되돌려진다. 캐리어(C)에 되돌려진 웨이퍼(W)는, 상술한 바와 같이, 같은 경로로 반복하여 반송되어, 처리를 받는다. 그리고, 웨이퍼(W)가 Cu 성막 모듈(3)에서 처리를 받을 때마다, 제 2 메모리(68)에 기억된 상기 웨이퍼(W)의 Cu 적산 막 두께의 값 및 웨이퍼(W)의 곡률의 값에, 각각 설정된 레시피에 대응하는 막 두께의 값 및 곡률 변화의 값이 각각 가산되어, 이들 Cu 적산 막 두께의 값 및 웨이퍼(W)의 곡률의 값이 갱신된다.
또한, 상기 웨이퍼(W)가 Ti 성막 모듈(5)에서 처리를 받을 때마다, 제 2 메모리(68)에 기억된 Ti 적산 막 두께의 값, 웨이퍼(W)의 곡률의 값에, 각각 설정된 레시피에 대응하는 막 두께의 값 및 곡률 변화의 값이 각각 가산되어, 이들 Ti 적산 막 두께의 값 및 웨이퍼(W)의 곡률의 값이 갱신된다. 그리고, 제 2 메모리(68)의 데이터의 갱신에 따라, 표시부(71)의 그것에 대응하는 표시도 변화한다.
오퍼레이터가 임의의 타이밍에 반송 모드 설정부(67)로부터 소정의 조작을 실행하면, 캐리어(C)로부터의 웨이퍼(W)의 반송이 정지하고, 캐리어(C)로부터 반도체 제조 장치(1)에 반출되어 있는 웨이퍼(W)는 캐리어(C)에 되돌려져서, 통상 반송 모드가 정지한다. 그 후, 오퍼레이터는 표시부(71)를 보면서, 곡률이 큰 웨이퍼(W)에 대해서, 반송 모드 설정부(67)로부터 휘어짐 보정 모드에 의한 반송을 실행하도록 설정한다. 그리고, 통상 반송 모드 실행시와 같이 화면에 표시되어 있는 레시피의 ID를 선택함으로써 각 성막 모듈(3, 5)에 있어서의 성막 레시피를 설정하고, 표시부(71)에 표시되는 곡률 데이터(66)에 나타나는 그 성막 레시피에 의한 웨이퍼(W)의 곡률 변화와, 상기 곡률에 근거하여, 각 성막 모듈로의 반입 순서를 결정한다. 구체적으로, 그 설정한 성막 레시피에 의한 곡률 변화와 웨이퍼(W)의 곡률의 합계가 제로 내지는 대략 제로가 되도록 이 반입 순서가 설정된다.
도 6에는 그 성막 레시피 및 반송 경로가 설정된 상태의 표시부(71)의 표시의 일례를 나타내고 있다. 도 6에 나타낸 웨이퍼(A1)에 대해서는, 통상 반송 모드 종료 후의 곡률이 -0.011m-1이며 Cu 성막 모듈(3)에서 곡률 변화가 +0.004m-1인 레시피 No.2로 3회 성막 처리를 실행한 후, Ti 성막 모듈(5)에서 곡률 변화가 -0.001m-1인 레시피 No. C1으로 성막 처리를 실행하도록 설정하고 있다. 이것에 의해, 웨이퍼(A1)의 휘어짐 보정 후의 곡률은, -0.011 + 0.004 + 0.004 + 0.004 - 0.001 = 0.000m-1이 된다.
또한, 도 6에 나타낸 웨이퍼(A2)에 대해서는, 통상 반송 모드 종료 후의 곡률이 +0.005m-1이며 Ti 성막 모듈(5)에서 곡률 변화가 -0.006m-1인 레시피 No. C4로 성막 처리한 후, Cu 성막 모듈(3)에서 곡률 변화가 +0.001m-1인 레시피 No. 4로 성막 처리하도록 설정하고 있다. 이것에 의해, 웨이퍼(A2)의 휘어짐 보정 후의 곡률은, +0.005 - 0.006 + 0.001 = 0.000m-1이 된다. 또한, 도 6의 웨이퍼(A3)에 대해서는, 통상 반송 모드 종료 후의 곡률이 +0.013m-1이며 Ti 성막 모듈(5)에서 곡률 변화가 -0.006m-1인 레시피 No. C4로 2회 성막 처리한 후, 곡률 변화가 -0.001m-1인 레시피 No. C1으로 성막 처리를 실행하도록 설정하고 있다. 이것에 의해, 웨이퍼(A3)의 휘어짐 보정 후의 곡률은, +0.013 - 0.006 - 0.006 - 0.001 = 0.000m-1이 된다.
상기와 같이 레시피 및 반송 경로의 설정 후, 오퍼레이터가 반송 모드 설정부(67)로부터 소정의 조작을 실행하면, 휘어짐 보정 모드가 실행되고, 그 휘어짐 보정 모드로 반송을 실행하도록 설정된 웨이퍼(W)에 대해서만, 캐리어(C) 내에서의 배열 순서로 캐리어(C)로부터 반출되어, 통상 반송 모드 실행시와 같은 경로로 제 2 반송실(14)에 반송된다. 그리고, 그처럼 제 2 반송실(14)에 반송된 웨이퍼(W)에 대해서는, 설정한 순서로 성막 모듈에 반송되어, 설정된 레시피에 따른 막 두께로 Cu 또는 Ti가 성막된다. 이 휘어짐 보정 모드 실행시에도 통상 반송 모드 실행시와 같이 제 2 메모리(68)에 기억되어 있는 Cu 및 Ti의 적산 막 두께 및 곡률 변화가 성막 처리가 실행될 때마다 갱신되어, 그 갱신에 따라 표시부(71)의 표시가 변화한다.
구체적으로, 도 6에 나타낸 웨이퍼(A1)가 처리를 받아 그 곡률이 변화하는 모습에 대해서, 도 7을 참조하면서 설명한다. 도 7에서는 휘어짐 보정 모드 실행 전에 성막된 막을 하층막(77)으로서 나타내고, 휘어짐 보정 모드로 성막되는 Cu막, Ti막을 참조부호(78, 79)로서 나타내고 있다. 웨이퍼(A1)는, 상술한 바와 같이, 설정된 반송 경로를 따라서, 거기서 설정된 레시피 No.2에 의해 3회 성막 처리를 받아, 도 7의 (a) 상태로부터 도 7의 (b)에 도시하는 바와 같이 그 곡률이 변화한다. 도 7의 (b)에 도시한 웨이퍼(A1)의 곡률은, -0.011 + 0.004 + 0.004 + 0.004 = +0.001m-1이다.
그 후, 설정된 반송 경로를 따라서 Ti 성막 모듈(5)에 반송되고, 그 Ti 성막 모듈(5)에서 설정된 상기 No. C1의 레시피로 성막 처리를 받아, Ti막(79)이 성막된다. 이 Ti막(79)이 성막되면, 지금까지 적층된 Ti막이 웨이퍼(W)에 주는 응력, 지금까지 적층된 Cu막이 웨이퍼(A1)에 주는 응력이 서로 제거되어, 도 7의 (c)에 도시하는 바와 같이 웨이퍼(A1)가 플랫하게 된다.
이와 같이 설정한 처리가 끝나면, 각 웨이퍼(W)는, 통상 반송 모드 실행시와 같은 경로로 웨이퍼(W)는 캐리어(C)에 되돌려진다. 그 후, 오퍼레이터는 반송 모드 설정부(67)에 의해 통상 반송 모드를 재개한다.
상기 실시형태에 의하면, 휘어짐량이 커진 웨이퍼(W)가 정전척에 균일하게 흡착되지 않게 되는 불편이 발생하는 것을 막을 수 있고, 이들 각 성막 모듈(3, 5)의 환경이 안정되지 않게 되는 불편이나 파티클이 발생한다고 하는 불편이 해소된다. 또한, 웨이퍼(W)의 반복 사용 횟수를 늘릴 수 있으므로, 웨이퍼(W)의 사용 매수를 절약할 수 있다. 따라서, 반도체 제조 장치(1)의 운용 비용의 삭감을 도모할 수 있다.
(제 1 실시형태의 변형예)
상기 제 1 실시형태에 있어서는, 각 웨이퍼(W)에 대해 Cu, Ti의 적산 막 두께를 관리하여, 휘어짐 보정 모드 실행 전의 웨이퍼(W)의 곡률을 계산에 의해 산출하고 있다. 이 외에 실시형태의 변형예로서, 상술한 바와 같이 웨이퍼(W)를, 예컨대 자동으로 성막 모듈(3, 5)에 교대로 반송하는 통상 반송 모드를 실행한 후, 웨이퍼(W)의 곡률을 휘어짐 검출기에 의해 측정하고, 그 측정 결과에 근거하여 오퍼레이터가 상기와 같이 웨이퍼(W)의 성막 처리의 레시피 및 반송 경로를 설정하고 처리를 실행하는 휘어짐 보정 모드를 실행해도 좋다. 이 웨이퍼(W)의 곡률의 측정은, 예컨대 얼라이먼트실(2)에서 실행된다.
이하, 그와 같이 곡률을 측정할 수 있도록 구성된 얼라이먼트실(2)에 대해 각각의 종단 측면도, 횡단 평면도인 도 8, 도 9를 참조하면서 설명한다. 이 얼라이먼트실(2)은 웨이퍼(W)를 재치하기 위한 재치대(21)를 구비하고 있으며, 상기 재치대(21)는 회전 구동 기구(22)에 의해 연직축 주위로 회전할 수 있도록 되어 있다. 또한, 재치대(21) 상에 재치된 웨이퍼(W)의 주연부 부근에는 3기의 광학 센서(23)가 웨이퍼(W)의 원주 방향을 따라서 마련되어 있다. 광학 센서(23)는 웨이퍼(W)의 주연부 상에 마련된 발광부(23a)와 그 하방에 마련된 수광부(23b)에 의해 구성되어 있으며, 발광부(23a)는 수광부(23b)에 광을 조사한다. 그리고, 수광부(23b)는 입사한 광의 광량을 나타내는 신호를 제어부(6)에 출력한다.
또한, 얼라이먼트실(2) 내에는 수평 방향으로 신장되는 가이드 레일(24)과, 그 가이드 레일을 따라서 이동하는 이동부(25)가 마련되어 있다. 이동부(25)에는 가이드 레일(24)과 직교하도록 수평으로 신장된 아암(26)이 마련되고, 아암(26)의 선단에는 광학 센서(27)가 마련되어 있다. 광학 센서(23, 27)는 휘어짐 검출기를 구성한다. 이동부(25)는 아암(26)의 신장 방향으로 해당 아암(26)을 거쳐 광학 센서(27)를 이동시킨다. 광학 센서(27)는 하방의 웨이퍼(W)에 광을 조사하는 발광부와, 웨이퍼(W)로부터 반사된 광을 수광하는 수광부를 구비하고 있다.
이 제 1 실시형태의 변형예의 처리 순서에 대해 제 1 실시형태와의 차이점을 중심으로 설명한다. 예컨대 오퍼레이터가 제 1 실시형태와 같이 통상 반송 모드를 실시 중에 소정의 조작을 실행하면, 캐리어(C)로부터의 웨이퍼(W)의 반송이 정지한다. 그리고, 해당 캐리어(C)로부터 반도체 제조 장치(1)에 반출되어 있는 웨이퍼(W)에 대해서, 상술한 제 1 반송실(11) → 얼라이먼트실(2) → 제 1 반송실(11) → 로드록실(12) → 제 2 반송실(14) → 성막 모듈(3, 5) → 로드록실(13) → 제 1 반송실(11)의 반송 경로의 도중에 있는 것이, 그 하류측을 향해 반송되어 일단 캐리어(C)에 되돌려져서, 통상 반송 모드가 정지한다. 그리고, 캐리어(C)에 되돌려진 웨이퍼(W)는 캐리어(C) 내에서 예컨대 위로부터 순서대로 취출되어, 제 1 반송실(11)을 거쳐 얼라이먼트실(2)에 반송된다. 제어부(6)는, 재치대(21)에 웨이퍼(W)가 재치되면, 회전 구동 기구(22)에 의해서 웨이퍼(W)를 대략 한 바퀴 회전시키고, 이 사이에 수광부(23b)에 입사하는 광량의 변화에 근거하여, 웨이퍼(W)의 반경과 중심 위치를 산출한다. 그리고, 이 산출된 반경과, 예컨대 미리 제어부(6)의 제 1 메모리(63)에 기억되어 있는 웨이퍼(W) 본래의 반경으로부터, 웨이퍼(W)의 곡률의 절대값을 산출한다. 또한, 제어부(6)는 광학 센서(27)를 웨이퍼(W)의 중심 상에 위치시켜, 그 발광부로부터 광을 조사시킨다. 제어부(6)는, 광학 센서(27)의 수광부가 수광한 광에 근거하여, 광학 센서(27)와 웨이퍼(W)의 중심부의 거리를 검출한다.
계속해서, 제어부(6)는 검출된 웨이퍼(W)의 반경에 근거하여, 광학 센서(27)를 웨이퍼(W)의 원주 단부 상에 위치시켜, 그 발광부로부터 광을 조사시킨다. 제어부(6)는, 광학 센서(27)의 수광부가 수광한 광에 근거하여, 광학 센서(27)와 웨이퍼(W)의 원주 단부의 거리를 검출한다. 그리고, 제어부(6)는, 광학 센서(27)로부터 웨이퍼(W)의 중심부, 주연부의 각각의 거리에 근거하여 웨이퍼(W)의 휘어짐의 방향을 검출하여, 이 휘어짐의 방향과, 상기 곡률의 절대값으로부터 웨이퍼(W)의 곡률을 결정한다. 이 곡률 결정 후, 웨이퍼(W)는 얼라이먼트실(2)로부터 제 1 반송실(11)을 거쳐 캐리어(C)에 되돌려진다. 곡률은 상기 실시형태와 같이 표시부(71)에 웨이퍼(W)마다 표시되고, 오퍼레이터가 그것에 근거하여 각 성막 모듈에서의 레시피의 설정 및 휘어짐 보정 모드의 반송 경로의 설정을 실행한다.
(제 2 실시형태)
그런데, 상술한 제 1 실시형태에서는, 휘어짐 보정 모드를 실행할 때에, 오퍼레이터가 성막 모듈의 레시피를 설정하고, 또한 그 레시피에 근거하여, 해당 오퍼레이터가 각 웨이퍼(W)에 대해 곡률이 제로가 되도록 반송 경로를 설정하고 있지만, 프로그램이 자동으로 반송 경로를 설정해도 좋다. 제 1 실시형태에서 설명한 성막을 실행할 때마다 곡률 데이터(66)에 근거하여 웨이퍼(W)의 곡률이 연산되고, 제 2 메모리(68)의 데이터가 갱신되는 반도체 제조 장치(1)에 있어서, 그와 같이 프로그램이 자동으로 반송 경로를 설정하는 예를 설명한다. 이 예에서는, 상술한 장치와의 차이점으로서, 제어부(6)의 제 2 메모리(68)에, 웨이퍼(W)의 반송처를 결정하는 기준이 되는 곡률의 제 1 역치, 제 2 역치가 각각 기억되어 있으며, 제 1 역치는 제 2 역치보다 크다. 제 1 역치 및 제 2 역치는 설정 가능한 파라미터이며, 장치 시동시 또는 장치마다 설정할 수 있다.
여기에서는 제 1 역치는 0.0010m-1, 제 2 역치는 0.0002m-1로 각각 설정되어 있는 것으로 한다. 우선, 오퍼레이터는 상술한 바와 같이, 예컨대 웨이퍼(W)를 성막 모듈(3, 5)에 교대로 자동으로 반송하는 통상 반송 모드에 의한 웨이퍼(W)의 반송을 실행한 후, 그 통상 반송 모드의 정지 처리를 실행하고, 성막 모듈(3, 5)에서 실행하는 레시피를 각각 설정한다. 그리고, 오퍼레이터가 휘어짐 보정 모드의 개시 처리를 실행하면, 캐리어(C) 내의 웨이퍼(W)는, 통상 반송 모드의 실행시와 같이 위에 배치되어 있는 것으로부터 순서대로, 상술한 경로로 제 2 반송실(14)로 반송된다. 그리고, 프로그램(64)은 웨이퍼(W)가 제 2 반송실(14)에 반송될 때까지, 제 2 메모리(68)에 기억되어 있는 해당 웨이퍼(W)의 곡률이 0.0010m-1(제 1 역치)을 넘고 있는지, 0.0002m-1(제 2 역치)보다 크고 0.0010m-1 이하의 범위인지, 0.0002m-1 이하인지의 판정을 실행한다.
웨이퍼(W)의 곡률이 0.0010m-1을 넘고 있는 것으로 판정된 경우, 프로그램(64)은 제 2 메모리(68)에 곡률이 제 1 역치를 넘었다고 하는 데이터(제 1 속성 데이터로 함)를 그 웨이퍼의 ID에 대응시켜 기입한다. 그리고, 프로그램(64)은 웨이퍼(W)를 Ti 성막 모듈(5)에 반송하여, 해당 웨이퍼(W)가 성막 처리를 받는다. 그것에 의해, 그 웨이퍼(W)는 상기 판정시에 휘어져 있는 방향과는 역방향을 향해 휘어진다. 즉, 곡률이 0에 가까워지거나 - 측을 향하도록 휘어진다.
웨이퍼(W)의 곡률이 0.0002m-1보다 크고 0.0010m-1 이하의 범위라고 판정된 경우, 프로그램(64)은 제 2 메모리(68)에 곡률이 그러한 범위 내라고 하는 데이터(제 2 속성 데이터로 함)를 그 웨이퍼의 ID에 대응시켜 기입한다. 그리고, 프로그램(64)은 웨이퍼(W)를 Cu 성막 모듈(3)에 반송하여, 해당 웨이퍼(W)가 성막 처리를 받는다. 그것에 의해, 상기 웨이퍼(W)는 상기 판정시에 휘어져 있는 방향과 동일한 방향을 향해 휘어진다. 즉, 곡률이 + 측으로 커지도록 휘어진다.
웨이퍼(W)의 곡률이 0.0002m-1 이하라고 판정된 경우, 프로그램(64)은 제 2 메모리(68)에 곡률이 제 2 역치 이하라고 하는 데이터(제 3 속성 데이터로 함)를 그 웨이퍼의 ID에 대응시켜 기입한다. 그리고, 프로그램(64)은 상기 웨이퍼(W)를 Cu 성막 모듈(3)에 반송하고, 성막 처리를 하여, 웨이퍼(W)는 그 곡률이 + 측을 향하거나, + 측으로 커지도록 휘어진다.
각 성막 모듈(3, 5)에서 처리 후, 웨이퍼(W)는 상술한 경로로 각 성막 모듈(3, 5)로부터 캐리어(C)에 되돌려진다. 캐리어(C)에 되돌려진 후, 반복하여 웨이퍼(W)는 캐리어(C)로부터 상술한 경로로 제 2 반송실(14)로 향하여 반송된다. 그리고, 제 1 속성 데이터가 부여되어 있는 웨이퍼(W)에 대해서, 프로그램(64)은 웨이퍼(W)의 곡률이 0.0002m-1 이하인지 판정하고, 0.0002m-1 이하인 경우에는, 그 속성 데이터를 제 3 속성 데이터에 고쳐 기입하는 동시에 Cu 성막 모듈(3)에 웨이퍼(W)를 반송하여, 그곳에서 성막 처리를 실행한다. 0.0002m-1 이하가 아닌 경우에는, 프로그램(64)은 속성 데이터를 고쳐 기입하지 않고, 웨이퍼(W)를 Ti 성막 모듈(5)에 반송하여, 성막 처리를 실행한다.
그리고, 제 2 반송실(14)로 향하는 웨이퍼(W)로 제 2 속성 데이터가 부여되어 있는 것에 대해서, 프로그램(64)은 웨이퍼(W)의 곡률이 0.0010m-1 이상인지 판정한다. 그리고, 0.0010m-1 이상이라고 판정한 경우에는, 그 속성 데이터를 제 1 속성 데이터에 고쳐 기입하여, 웨이퍼(W)를 Ti 성막 모듈(5)에 반송한다. 그리고, 해당 Ti 성막 모듈(5)에서 성막 처리를 실행한다. 또한, 0.0010m-1 이상은 아니라고 판정한 경우에는, 프로그램(64)은 속성 데이터를 고쳐 기입하지 않고, 웨이퍼(W)를 Cu 성막 모듈(3)에 반송한다. 그리고, 해당 Cu 성막 모듈(3)에서 상기 웨이퍼(W)에 성막 처리를 실행한다.
또한, 제 2 반송실(14)로 향하는 웨이퍼(W)로 제 3 속성 데이터가 부여되어 있는 것에 대해서, 프로그램(64)은 웨이퍼(W)의 곡률이 0.0002m-1 이상인지 판정하고, 0.0002m-1 이상이라고 판정한 경우에는, 그 속성 데이터를 제 2 속성 데이터에 고쳐 기입하고, 웨이퍼(W)를 Cu 성막 모듈(3)에 반송하여, 그곳에서 성막 처리를 실행한다. 0.0002m-1 이상이 아니라고 판정한 경우에는, 프로그램(64)은 속성 데이터를 고쳐 기입하지 않고, 웨이퍼(W)를 Cu 성막 모듈(3)에 반송하여, 그곳에서 상기 웨이퍼(W)에 성막 처리를 실행한다.
각 성막 모듈(3, 5)에서 처리를 실행한 웨이퍼(W)는 상술한 경로로 캐리어(C)에 되돌려진다. 그 후에도 반복하여, 제 2 반송실(14)을 향해서 반송되고, 속성 데이터와 곡률에 따라 성막 모듈(3, 5)로 배분되어 처리를 받은 후, 캐리어(C)에 되돌려진다. 이와 같이 반복하여 반송 및 성막 처리를 실행한 후, 오퍼레이터가 반송 정지 처리를 실행하면, 각 웨이퍼(W)의 반송이 정지하고, 각 웨이퍼(W)는 캐리어(C)에 되돌려져서, 각 웨이퍼(W)에 대해 기억되어 있는 속성 데이터에 대해서는 소거된다. 이 제 2 실시형태에 있어서도, 제 1 실시형태와 같은 효과를 얻을 수 있다.
상기 예에 있어서는, 웨이퍼(W)의 곡률이 제 2 역치인 0.0002m-1보다 낮은 경우 웨이퍼(W)의 곡률이 제 1 역치인 0.0010m-1을 넘을 때까지 반복하여 Cu막이 성막되며, 또한 웨이퍼(W)의 곡률이 제 1 역치인 0.0010m-1보다 높은 경우 웨이퍼(W)의 곡률이 제 2 역치인 0.0002m-1 이하가 될 때까지 반복하여 Ti막이 성막되지만, 제 1 역치, 제 2 역치의 설정에 따라서는 1회마다 역방향으로 웨이퍼(W)가 휘어지도록 반송 및 성막 처리를 제어하는 것도 가능하게 되어, 항상 휘어짐이 적은 웨이퍼(W)로의 성막 처리가 가능하게 된다. 또한, 곡률이 0.0002m-1(제 2 역치) 이하로 판정된 경우의 반송 경로는 상기 예에 한정되지 않고 임의이며, 예컨대 웨이퍼(W)의 곡률이 정(正)인 경우에는 Ti 성막 모듈(5)에, 웨이퍼(W)의 곡률이 부(負)인 경우에는 Cu 성막 모듈(3)에 반송하도록 해도 좋다. 또한, 얼라이먼트실(2)에서 웨이퍼의 곡률을 측정하는 제 1 실시형태의 변형예에도, 상기와 같이 프로그램(64)이 반송 제어를 실행하는 것을 적용할 수 있다.
(제 3 실시형태)
계속해서, 제 3 실시형태에 대해서, 제 1 실시형태 및 제 2 실시형태와의 차이점을 중심으로 설명한다. 이 제 3 실시형태에 있어서, 반도체 제조 장치(1)로서는, 제 1 실시형태의 변형예에서 설명한 바와 같이 얼라이먼트실(2)에서 웨이퍼(W)의 곡률을 측정하는 것이 이용된다. 이 제 3 실시형태에서는 막 두께와 곡률 변화를 규정한 곡률 데이터(66)를 이용하지 않고 반송 제어를 실행한다.
오퍼레이터는 미리 성막 모듈(3, 5)에서 실행하는 레시피를 설정해 둔다. 그리고, 오퍼레이터가 처리의 개시 수속을 실행하면, 웨이퍼(W)가 캐리어(C) 내에서의 배열 순서로 상술한 경로로, 얼라이먼트실(2)에 반송되어, 그 곡률이 측정된다. 측정의 결과, 프로그램(64)은 곡률이 - 이면 웨이퍼(W)를 Cu 성막 모듈(3)에, 곡률이 0 또는 + 이면 웨이퍼(W)를 Ti 성막 모듈(5)에 상술한 경로로 각각 반송한다. 그리고, 각 성막 모듈(3, 5)에서 Cu, Ti가 각각 성막되며, 웨이퍼(W)는 상기 곡률 측정시에 휘어져 있는 방향과는 역방향을 향해 휘어진다. 성막 처리 후, 웨이퍼(W)는 상술한 경로로 캐리어(C)에 되돌려진다. 캐리어(C)에 되돌려진 웨이퍼(W)는, 반복하여 얼라이먼트실(2)로의 반송, 곡률의 측정, 측정 결과에 근거한 성막 모듈(3 또는 5)로의 반송, 반송처의 성막 모듈에서의 성막 처리 및 캐리어(C)로의 반송 처리를 이 순서로 받는다. 오퍼레이터가 처리의 정지 수속을 실행하면, 웨이퍼(W)의 반송 및 성막 처리가 정지한다.
이 제 3 실시형태에 있어서도 같은 방향으로 과도하게 웨이퍼(W)가 휘어지는 것이 억제되므로, 제 1 및 제 2 실시형태와 같은 효과를 얻을 수 있다. 또한, 이 제 3 실시형태는, 웨이퍼(W)의 곡률의 측정값에 근거하여, 성막 모듈(3, 5)에 대한 해당 웨이퍼(W)의 배분(반송 스케줄)을 자동으로 실행하여, 웨이퍼(W)의 사용 수명을 늘리려고 하는 것이지만, 그 수법으로서는 상술한 예에 한정되지 않는다. 예컨대 곡률의 값으로 역치를 설정하고, 웨이퍼(W)의 곡률이 예컨대 + 측의 역치를 넘었을 경우(이 경우는 + 측의 곡률이 커졌을 경우임), 해당 웨이퍼(W)에 대해서 예컨대 미리 설정한 횟수만 계속하고, 웨이퍼(W)의 곡률이 - 측을 향하는 처리를 실행하는 Ti 성막 모듈(5)에, 해당 웨이퍼(W)를 예컨대 미리 설정한 횟수만 반입하도록 해도 좋다.
그리고 또한, 웨이퍼(W)의 성막 모듈(3, 5)에 대한 배분을 실행하는 경우, 각 성막 모듈에서 실행되는 막 두께의 정보를 이용하지 않아도 좋다. 더욱 또한, 이와 같이 웨이퍼(W)의 곡률을 구하고 그 결과에 근거하여 반송 스케줄을 결정하는 경우, 곡률을 구하는 수단으로서 휘어짐 검출기를 이용하는 대신에, 제 1 실시형태에서 서술한 것처럼 컴퓨터가 그 웨이퍼(W)의 성막 이력에 근거하여 곡률을 추정하도록 해도 좋다. 이 경우에는, 예컨대 웨이퍼(W)가 캐리어(C)로부터 취출될 때 컴퓨터가 해당 웨이퍼(W)의 곡률을 구하고, 그 값에 근거하여 사용해야 할 성막 모듈이 결정되게 된다.
그런데 각 실시형태에 있어서, 웨이퍼(W)는 캐리어(C)에 의해 반도체 제조 장치(1)에 반송되도록 되어 있지만, 예컨대 제 1 반송실(11)에 복수 매의 웨이퍼(W)를 보지하는 보지 선반(보지부)이 마련되어, 캐리어(C)로부터 웨이퍼(W)가 취출되는 대신에 이 보지 선반으로부터 웨이퍼(W)가 취출되어도 좋다.
(제 4 실시형태)
계속해서, 제 4 실시형태에 대해 제 1 실시형태와의 차이점을 중심으로 설명한다. 이 제 4 실시형태에서는, 통상 반송 모드에 있어서, 캐리어(C)의 웨이퍼(W)는 성막 모듈(3, 5)에 반송되기 전에 그 곡률 및 곡률의 변화량이 계측된다. 그리고, 그러한 곡률 및 곡률의 변화량이 제어부(8)에 설정된 역치를 넘은 것에 대해서는, 성막 모듈(3, 5)로의 반송이 중지된다. 또한, 휘어짐 보정 모드는 이 제 4 실시형태에서는 실행되지 않는다.
이 제 4 실시형태에 있어서, 얼라이먼트실(2)은 제 1 실시형태의 변형예와 같이 구성되어 있다. 도 10에는 이 제 4 실시형태에 있어서의 제어부(8)의 구성에 대해 나타내져 있다. 제어부(8)는 메모리(81)를 구비하고 있으며, 메모리(81)에서는 웨이퍼의 ID와, 각 웨이퍼(W)마다 측정된 최신의 곡률(휘어짐량)과, 전회 측정된 곡률과, 이러한 곡률의 차분인 곡률의 변화값이 서로 대응되어 기억된다. 또한, 제어부(8)는 메모리(82)를 구비하고 있으며, 메모리(82)에는 곡률의 역치와, 곡률의 변화량의 역치가 기억되어 있다.
계속해서, 이 제 4 실시형태에 있어서의 처리 공정에 대해 설명한다. 우선, 오퍼레이터가 제 1 실시형태의 통상 모드의 설정시와 같이 성막 모듈(3, 5)의 레시피에 대해 설정한다. 또한, 여기에서는 예컨대 제 1 실시형태와 같이 웨이퍼(W)는 성막 모듈(3, 5)을 교대로 반송되는 것으로 한다.
먼저, 캐리어(C)가 반도체 제조 장치(1)에 반송되고, 그 후 캐리어(C) 내에서의 배열 순서에 따라서, 웨이퍼(W)가 제 1 실시형태와 같이 얼라이먼트실(2)에 차례대로 반송된다. 그곳에서 상술한 바와 같이 제어부(8)에 의해 곡률이 측정되어, 그 값이 최신의 곡률로서 메모리(81)에 기억된다[스텝(T1)]. 그 후, 웨이퍼(W)는 성막 모듈(3 또는 5)에 반송되어 성막 처리를 받은 후, 캐리어(C)에 되돌려진다[스텝(T2)]. 그 후, 웨이퍼(W)는 캐리어(C)로부터 다시 얼라이먼트실(2)에 반송되어, 그 곡률이 측정된다. 곡률이 측정되면, 제어부(8)는, 그 웨이퍼(W)에 대한, 메모리(81)에 기억된 최신의 곡률을 전회 측정된 곡률로 하여, 이번에 측정된 곡률을 최신의 곡률로서 갱신한다[스텝(T3)].
그리고, 제어부(8)는 최신의 곡률로부터 전회 측정된 곡률을 가져와서, 그 계산값을 곡률의 변화량으로서 메모리(81)에 기억한다[스텝(T4)]. 계속해서, 제어부(8)는 최신의 곡률, 곡률의 변화량이 메모리(82)에 기억된 역치를 각각 넘고 있는지 아닌지를 판정한다[스텝(T5)]. 스텝(T5)에서 곡률 및 곡률의 변화량이 모두 역치를 넘지 않았다고 판정된 경우에는, 스텝(T3) 이후의 스텝이 실행되어, 성막 처리가 반복하여 실행된다. 그리고, 스텝(T5)에서 곡률 또는 곡률의 변화량이 역치를 넘었다고 판정된 경우에는, 웨이퍼(W)는 성막 모듈(3, 5)에 반송되지 않고, 캐리어(C)에 되돌려진다[스텝(T6)]. 그리고, 제어부(8)는 표시부(71)에 그와 같이 판정된 웨이퍼(W)의 ID와 곡률 또는 곡률의 변화량 중 하나가 역치를 넘었는지를 표시한다. 그리고, 이와 같이 캐리어(C)에 되돌려진 웨이퍼(W)는, 그 웨이퍼(W)가 반송되는 순서가 와도 캐리어(C)로부터 반송되지 않는다.
이와 같이 제 4 실시형태에 있어서는, 곡률 또는 곡률의 변화량이 역치를 넘을 때까지는 웨이퍼(W)를 재사용하는 운용이 가능하다. 이것에 의해 제 1 실시형태와 같이 곡률이 커진 웨이퍼(W)가 정전척에 균일하게 흡착되지 않게 되는 불편이 발생하는 것을 막을 수 있다. 또한, 제 4 실시형태에 있어서는 곡률 외에 곡률의 변화량도 관리하고 있으므로, 이것에 근거하여 웨이퍼(W)의 열화, 손상 상태에 대해서도 감시할 수 있으므로 유리하다.
상기 각 실시형태에서는 성막 모듈을, CVD를 실행하는 모듈로 했지만, PVD를 실행하는 모듈로 해도 좋다.
(참고 시험)
Si(실리콘)로 이루어지는 더미 웨이퍼 1 내지 3에 대해서, PVD를 실행하는 성막 모듈에 의해 Ti를 성막한다. 이 성막 모듈에 있어서, 1회의 성막 처리에 의해 10㎚의 막 두께로 성막을 실행하도록 레시피를 설정했다. 그리고 웨이퍼 1 내지 3에 대해 각각 100회씩 성막 처리를 반복하여 실행하고, 성막 처리를 실행할 때마다 그 웨이퍼(W)의 반경을 측정했다. 이 시험에서는 같은 웨이퍼를 연속하여 100회 성막 모듈에 반송하여 처리를 실행하고 나서, 다음의 웨이퍼를 성막 모듈에 반송하고 있다.
도 11은 이 시험의 결과를 나타내고 있으며, 그래프의 종축에는 웨이퍼의 반경을, 횡축에는 상기 성막 모듈에서의 처리 횟수를 나타내고 있다. 이 도면에 나타내는 바와 같이, 처리 횟수, 즉 막 두께에 비례해 웨이퍼 1 내지 3의 반경이 변화하고 있다. 따라서, 도 2에서 설명한 것처럼 Ti의 막 두께와 웨이퍼의 곡률 변화에는 상관이 있다는 것을 알 수 있다.
C : 캐리어 W : 웨이퍼
1 : 반도체 제조 장치 11 : 제 1 반송실
12, 13 : 로드록실 14 : 제 2 반송실
16 : 제 1 반송 수단 17 : 제 2 반송 수단
2 : 얼라이먼트실 3, 5 : 성막 모듈
6 : 제어부 60 : 레시피 설정부
63 : 제 1 메모리 64 : 프로그램
67 : 반송 모드 설정부 68 : 제 2 메모리
71 : 표시부 8 : 제어부
81, 82 : 메모리

Claims (7)

  1. 기판에 대해 성막 처리를 실행하는 복수의 프로세스 챔버가 기판 반송실에 접속된 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 있어서,
    더미 기판 격납부로부터 더미 기판을 취출하고, 상기 기판 반송실을 거쳐 프로세스 챔버 내로 반입하여, 성막 처리를 실행하는 공정과,
    상기 더미 기판 격납부에 격납되어 있는 복수의 더미 기판의 각각에 대해서, 프로세스 챔버에서 실행되는 프로세스 레시피에 근거하여, 성막된 막의 종별과 막 두께를 포함하는 성막 이력을 컴퓨터에 의해 작성하는 공정과,
    막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터를 이용하고, 상기 곡률 데이터와 더미 기판의 상기 성막 이력에 근거하여, 상기 더미 기판의 곡률을 컴퓨터에 의해 구하는 공정과,
    이 공정에서 구해진 더미 기판의 곡률과, 곡률 데이터와, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별 및 막 두께를 포함하는 프로세스 스케줄에 근거하여, 상기 더미 기판의 휘어짐이 억제되도록 프로세스 챔버에 대한 상기 더미 기판의 반송 스케줄을 작성하는 공정을 포함하는 것을 특징으로 하는
    더미 기판의 사용 방법.
  2. 기판에 대해 성막 처리를 실행하는 복수의 프로세스 챔버가 기판 반송실에 접속된 기판 처리 장치에 있어서의 더미 기판의 사용 방법에 있어서,
    더미 기판 격납부로부터 더미 기판을 취출하고, 상기 기판 반송실을 거쳐 프로세스 챔버 내에 반입하여, 성막 처리를 실행하는 공정과,
    상기 더미 기판 격납부에 격납되어 있는 복수의 더미 기판을 상기 더미 기판의 방향을 조정하기 위한 얼라이먼트실 내에 반입하여, 상기 복수의 더미 기판의 각각에 대해 휘어짐 검출기에 의해 곡률을 구하는 공정과,
    이 공정에서 구해진 더미 기판의 곡률과, 상기 프로세스 챔버에서 예정되어 있는 성막 처리의 막의 종별을 포함하는 프로세스 스케줄에 근거하여, 상기 더미 기판의 휘어짐이 억제되도록 프로세스 챔버에 대한 상기 더미 기판의 반송 스케줄을 작성하는 공정을 포함하는 것을 특징으로 하는
    더미 기판의 사용 방법.
  3. 제 2 항에 있어서,
    상기 더미 기판 격납부에 격납되어 있는 복수의 더미 기판에 대해 얼라이먼트실에 반입하여, 상기 복수의 더미 기판의 각각에 대해 휘어짐 검출기에 의해 곡률을 구하는 대신에, 각 더미 기판에 성막된 막의 종별과 막 두께를 포함하는 성막 이력과, 막의 종별마다 막 두께와 성막에 의한 기판의 곡률 변화를 대응시킨 곡률 데이터에 근거하여 컴퓨터에 의해 곡률을 구하는 것을 특징으로 하는
    더미 기판의 사용 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 프로세스 스케줄은 예정되어 있는 성막 처리의 막의 막 두께를 포함하는 것을 특징으로 하는
    더미 기판의 사용 방법.
  5. 제 3 항에 있어서,
    더미 기판의 반송 스케줄은 오퍼레이터가 작성하는 것을 특징으로 하는
    더미 기판의 사용 방법.
  6. 제 5 항에 있어서,
    곡률 데이터는 컴퓨터의 표시부에 표시되는 것을 특징으로 하는
    더미 기판의 사용 방법.
  7. 제 3 항에 있어서,
    더미 기판의 반송 스케줄은, 컴퓨터가 프로그램에 의해 작성하는 것을 특징으로 하는
    더미 기판의 사용 방법.
KR1020100083122A 2009-08-28 2010-08-26 더미 기판의 사용 방법 KR101167788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-197948 2009-08-28
JP2009197948A JP5418071B2 (ja) 2009-08-28 2009-08-28 ダミー基板の使用方法

Publications (2)

Publication Number Publication Date
KR20110023792A KR20110023792A (ko) 2011-03-08
KR101167788B1 true KR101167788B1 (ko) 2012-07-25

Family

ID=43810383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083122A KR101167788B1 (ko) 2009-08-28 2010-08-26 더미 기판의 사용 방법

Country Status (4)

Country Link
JP (1) JP5418071B2 (ko)
KR (1) KR101167788B1 (ko)
CN (1) CN102002681A (ko)
TW (1) TW201126631A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002126A (ko) * 2020-06-30 2022-01-06 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144924B2 (ja) * 2012-03-21 2017-06-07 株式会社日立国際電気 基板処理装置、メンテナンス方法及びプログラム
JP6163524B2 (ja) * 2015-09-30 2017-07-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2020088057A (ja) * 2018-11-20 2020-06-04 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
CN113061861A (zh) * 2019-12-13 2021-07-02 中国科学院大连化学物理研究所 一种大曲率光学元件曲率半径控制方法
CN113436991A (zh) * 2021-05-28 2021-09-24 北京北方华创微电子装备有限公司 用于批处理半导体设备的晶圆调度方法及系统
CN113903688A (zh) * 2021-09-29 2022-01-07 北京北方华创微电子装备有限公司 半导体工艺设备及晶圆状态监测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07102368A (ja) * 1993-10-04 1995-04-18 Asahi Glass Co Ltd 薄膜の形成方法
JPH11350132A (ja) * 1998-06-03 1999-12-21 Hitachi Ltd 成膜装置
US6954711B2 (en) * 2003-05-19 2005-10-11 Applied Materials, Inc. Test substrate reclamation method and apparatus
JP2005026404A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体装置の製造方法および製造装置
EP1945829A1 (en) * 2005-11-10 2008-07-23 Asahi Glass Company, Limited Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography
JP2008147413A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 薄膜形成方法と薄膜形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002126A (ko) * 2020-06-30 2022-01-06 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
KR102571029B1 (ko) 2020-06-30 2023-08-25 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN102002681A (zh) 2011-04-06
KR20110023792A (ko) 2011-03-08
JP2011049432A (ja) 2011-03-10
TW201126631A (en) 2011-08-01
JP5418071B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
KR101167788B1 (ko) 더미 기판의 사용 방법
KR102546407B1 (ko) 반도체 제작 장비 내의 소모성 부품의 마모 검출
US9349624B2 (en) Semiconductor wafer monitoring apparatus and method
KR101433391B1 (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
US9184080B2 (en) Apparatus for transferring substrate, substrate processing system, method for transferring substrate and memory medium
CN106024662A (zh) 使用喷头电压变化的故障检测
KR20060105518A (ko) 기판 처리 장치, 이력 정보 기록 방법, 이력 정보 기록프로그램, 및 이력 정보 기록 시스템
CN108364898A (zh) 基板搬送装置、检测位置校正方法及基板处理装置
JP2007251090A (ja) 真空処理装置の搬送位置合わせ方法、真空処理装置及びコンピュータ記憶媒体
US11367642B2 (en) Substrate processing apparatus and purging method
JP6414338B2 (ja) 保管装置および保管方法
JPWO2015030047A1 (ja) 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラム
KR20170003447A (ko) 기판 반송 장치 및 기판 반송 방법
US20160307784A1 (en) Substrate processing system
CN104347824B (zh) 用于制造有机发光显示器的方法
US9305814B2 (en) Method of inspecting substrate processing apparatus and storage medium storing inspection program for executing the method
US11908717B2 (en) Transfer method and transfer system for transferring substrate between transfer device and substrate stage
JP5987796B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR102384558B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP2006228838A (ja) 成膜装置、コンピュータプログラム及び記憶媒体
US20120065763A1 (en) Substrate processing system, substrate processing apparatus and display method of substrate processing apparatus
JPWO2018154829A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US20230085325A1 (en) Substrate processing apparatus, substrate processing method, and storage medium
JP7355612B2 (ja) 基板処理システム及び基板処理方法
JP2013258312A (ja) 基板処理装置及び基板搬送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 8