JP2011044025A - 半導体集積回路およびパワーゲーティング制御方法 - Google Patents

Abstract

【課題】搭載される機能ブロックの個数によらず、一定数の少数の配線のみでパワーゲーティング制御を行うことのできる半導体集積回路およびパワーゲーティング制御方法を提供する。
【解決手段】パワーゲーティング制御情報生成部１が、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティング制御情報ＰＧＣを生成し、クロック信号制御部２が、クロック信号ＣＫ０にパワーゲーティング制御情報ＰＧＣを重畳し、機能ブロックＢＬＫ１〜ＢＬＫ３へ供給するクロックとなるクロック信号ＣＫを生成し、機能ブロックＢＬＫ１〜ＢＬＫ３のそれぞれと一体に１個ずつ配置されたパワーゲーティング制御部３１〜３３が、クロック信号ＣＫに重畳されたパワーゲーティング制御情報ＰＧＣを解読して、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティング制御信号ＰＧ１〜ＰＧ３をそれぞれ生成する。
【選択図】図１

Description

本発明は、半導体集積回路およびパワーゲーティング制御方法に関する。

大規模・高集積の半導体集積回路はＣＭＯＳ回路により構成されることが多いが、近年、ＣＭＯＳ回路では、ゲート幅の縮小や酸化膜の薄膜化など、製造プロセスの微細化が進展している。このような製造プロセスの微細化に対して、酸化膜厚に対する耐圧の関係上、ＣＭＯＳ回路の電源電圧を低くすると同時に、ＭＯＳＦＥＴのしきい値電圧を低下させる必要がある。

しかし、しきい値電圧を低下させていくと、ＣＭＯＳ回路が動作していなくても、つまりＣＭＯＳ回路がスイッチングしていなくても、電源電圧が印加されている限り電流が流れる、リーク電流の増加が顕著になる。

このリーク電流増加への対策の１つとして、回路が動作していない期間はその回路への電源の供給を遮断する、パワーゲーティング手法がある。

このパワーゲーティング手法による電源供給の制御を行うため、従来、半導体集積回路を機能ごとの機能ブロックに分割し、電源分配制御信号により、各機能ブロックへの電源の供給を制御する方法が提案されている（例えば、特許文献１参照。）。

しかし、上述の従来の方法では、各機能ブロックへ、電源分配制御信号により制御された分岐電源線を配線するため、機能ブロックの数が増加すると、その分、各機能ブロックへ配線される分岐電源線の数が増え、半導体集積回路の配線面積が増加し、半導体集積回路のチップ面積が増大する、という問題があった。

特開平７−１４１０７４号公報 （第３ページ、図１）

そこで、本発明の目的は、搭載される機能ブロックの個数によらず、一定数の少数の配線のみでパワーゲーティング制御を行うことのできる半導体集積回路およびパワーゲーティング制御方法を提供することにある。

本発明の一態様によれば、パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路であって、前記複数の機能ブロックのそれぞれに対するパワーゲーティング制御情報を生成するパワーゲーティング制御情報生成手段と、前記パワーゲーティング制御情報生成手段により生成された前記パワーゲーティング制御情報を前記複数の機能ブロックへ供給するクロック信号に重畳するクロック信号制御手段と、前記複数の機能ブロックのそれぞれに前記機能ブロックと一体に１個ずつ配置され、前記クロック信号に重畳された前記パワーゲーティング制御情報を解読して、前記一体に配置された前記機能ブロックのパワーゲーティングを制御するパワーゲーティング制御手段とを備えることを特徴とする半導体集積回路が提供される。

また、本発明の別の一態様によれば、パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路のパワーゲーティング制御方法であって、前記複数の機能ブロックへパワーゲーティング制御情報を伝達するときは、前記複数の機能ブロックへ供給するクロック信号のデューティレシオを通常の値から変化させ、その変化量を異ならせることにより前記パワーゲーティング制御情報の伝達先の機能ブロックを指定することを特徴とするパワーゲーティング制御方法が提供される。

また、本発明のさらに別の一態様によれば、パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路のパワーゲーティング制御方法であって、前記複数の機能ブロックへパワーゲーティング制御情報を伝達するときは、所定の伝達期間を設定し、前記伝達期間中に前記複数の機能ブロックへ供給するクロック信号のパルス数を異ならせることにより前記パワーゲーティング制御情報の伝達先の機能ブロックを指定することを特徴とするパワーゲーティング制御方法が提供される。

本発明によれば、搭載される機能ブロックの個数によらず、一定数の少数の配線のみでパワーゲーティング制御を行うことができる。

本発明の実施の形態に係る半導体集積回路の構成の例を示すブロック図。 本発明の実施の形態に係る半導体集積回路の動作説明図。 本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図。 実施例１の半導体集積回路のパワーゲーティング制御部の構成の例を示すブロック図。 実施例１の半導体集積回路の動作の例を示す波形図。 実施例１の半導体集積回路の動作の例を示す波形図。 実施例１の半導体集積回路の動作の例を示す波形図。 本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図。 実施例２の半導体集積回路のパワーゲーティング制御部の構成の例を示すブロック図。 実施例２の半導体集積回路の動作の例を示す波形図。 実施例２の半導体集積回路の動作の例を示す波形図。 実施例２の半導体集積回路にｎ個の機能ブロックが含まれるときの構成の例を示すブロック図。 実施例２の半導体集積回路のn番目の機能ブロックに対するパワーゲーティング制御の例を示す波形図。

図１は、本発明の実施の形態に係る半導体集積回路の構成の例を示すブロック図である。図１に示す実施の形態では、図の煩雑さを避けるため、３個の機能ブロックＢＬＫ１〜ＢＬＫ３を有する半導体集積回路を例にとって示しているが、本発明は、パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路に適用可能であり、機能ブロックの数は３個に限るものではない。

ここで、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティングは、スイッチＳＷ１〜ＳＷ３により、電源ラインＶＤＤとの接続／遮断が、個々に制御されるものとする。

図１に示す本実施の形態の半導体集積回路は、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティング制御情報ＰＧＣを生成するパワーゲーティング制御情報生成部１と、クロック信号ＣＫ０にパワーゲーティング制御情報生成部１により生成されたパワーゲーティング制御情報ＰＧＣを重畳し、機能ブロックＢＬＫ１〜ＢＬＫ３へ供給するクロックとなるクロック信号ＣＫを生成するクロック信号制御部２と、チップレイアウト上、機能ブロックＢＬＫ１〜ＢＬＫ３のそれぞれと一体に、１個ずつ配置され、クロック信号ＣＫに重畳されたパワーゲーティング制御情報ＰＧＣを解読して、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティング制御信号ＰＧ１〜ＰＧ３をそれぞれ生成するパワーゲーティング制御部３１〜３３と、を備える。

次に、図２を用いながら、本実施の形態の半導体集積回路のパワーゲーティング制御動作について説明する。

パワーゲーティング制御情報生成部１は、パワーゲーティング制御情報ＰＧＣ中に機能ブロック名を記述して、電源ラインＶＤＤとの接続／遮断の切り替えを行う機能ブロックを指定する。

ここで、本実施の形態では、電源ラインＶＤＤとの接続／遮断の切り替えは、パワーゲーティング制御情報ＰＧＣ中に機能ブロック名が記述されるごとに、電源ラインＶＤＤへの接続と遮断を交互に繰り返す、トグル動作をするものとする。

クロック信号制御部２は、クロック信号ＣＫ０にパワーゲーティング制御情報生成部１により生成されたパワーゲーティング制御情報ＰＧＣを重畳し、機能ブロックＢＬＫ１〜ＢＬＫ３へ供給するクロックとなるクロック信号ＣＫを生成する。

クロック信号ＣＫは、パワーゲーティング制御情報ＰＧＣが重畳されても、機能ブロックＢＬＫ１〜ＢＬＫ３に対するクロックとして機能する。

パワーゲーティング制御部３１〜３３は、クロック信号ＣＫに重畳されたパワーゲーティング制御情報ＰＧＣを解読して、機能ブロックＢＬＫ１〜ＢＬＫ３に対するパワーゲーティング制御信号ＰＧ１〜ＰＧ３をそれぞれ生成する。

パワーゲーティング制御信号ＰＧ１〜ＰＧ３により、スイッチＳＷ１〜ＳＷ３のオン、オフが、交互に切り替えられる。

例えば、図２に示す例では、パワーゲーティング制御信号ＰＧ１は、スイッチＳＷ１を、パワーゲーティング制御情報ＰＧＣに最初に記述されたＢＬＫ１により、オンからオフに切り替え、次に記述されたＢＬＫ１により、オフからオンに切り替える。

同様に、パワーゲーティング制御信号ＰＧ２は、スイッチＳＷ２を、パワーゲーティング制御情報ＰＧＣに最初に記述されたＢＬＫ２により、オンからオフに切り替え、次に記述されたＢＬＫ２により、オフからオンに切り替える。

同様に、パワーゲーティング制御信号ＰＧ３は、スイッチＳＷ３のオン、オフの切り替えを制御する。

このような本実施の形態によれば、各機能ブロックと一体に配置されたパワーゲーティング制御部へ、各機能ブロックに供給するクロック信号配線を介してパワーゲーティング制御情報を伝達するので、機能ブロックの数が増加しても、パワーゲーティング制御情報を伝達するための信号線を追加する必要がなく、半導体集積回路の配線面積が増加することを防止することができる。

以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

本実施例では、クロック信号ＣＫ０にパワーゲーティング制御情報ＰＧＣを重畳する方法として、パワーゲーティング制御情報ＰＧＣに記載された機能ブロックのブロック名の指定に応じて、各機能ブロックへ供給するクロック信号ＣＫのデューティレシオを異ならせる、という方法をとる。

図３は、本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図である。

本実施例のクロック信号制御部２Ａは、パワーゲーティング制御情報ＰＧＣに記載された機能ブロックのブロック名の指定に応じて、各機能ブロックへ供給するクロック信号ＣＫのデューティレシオを変化させる。

例えば、パワーゲーティング制御情報ＰＧＣに記載されたブロック名のＢＬＫ１、ＢＬＫ２、ＢＬＫ３に応じて、クロック信号ＣＫのデューティレシオを、１２．５％、２５％、７５％と変化させる。

これに対応して、本実施例のパワーゲーティング制御部３Ａ１〜３Ａ３は、クロック信号ＣＫのデューティレシオを判定して、パワーゲーティング制御信号ＰＧ１〜ＰＧ３をそれぞれ生成する。

すなわち、パワーゲーティング制御部３Ａ１は、クロック信号ＣＫのデューティレシオが１２．５％であるとき、パワーゲーティング制御信号ＰＧ１の状態を変化させて、スイッチＳＷ１のオン／オフの切り替えを行う。

同様に、パワーゲーティング制御部３Ａ２は、クロック信号ＣＫのデューティレシオが２５％であるとき、パワーゲーティング制御信号ＰＧ２の状態を変化させて、スイッチＳＷ２のオン／オフの切り替えを行う。

また、パワーゲーティング制御部３Ａ３は、クロック信号ＣＫのデューティレシオが７５％であるとき、パワーゲーティング制御信号ＰＧ３の状態を変化させて、スイッチＳＷ３のオン／オフの切り替えを行う。

ここで、クロック信号制御部２Ａにおけるデューティレシオの変更は、３クロック連続して行うものとする。これは、偶然発生するデューティレシオの単発的な変動による誤動作を防止するためである。

図４に、パワーゲーティング制御部３Ａ１〜３Ａ３の内部構成の例を示す。

パワーゲーティング制御部３Ａ１〜３Ａ３は、それぞれのデューティレシオの判定値を設定する判定値設定部３３１Ａと、クロック信号ＣＫのデューティレシオを判定値設定部３３１Ａで設定されたデューティレシオの値と比較し、その値が一致したときに一致パルスを出力する比較部３３２Ａと、比較部３３２Ａから出力される一致パルスの数をカウントし、その値が３になったときにキャリー信号ＣＡを出力するカウンタ３３３Ａと、カウンタ３３３Ａからキャリー信号ＣＡが出力されるごとにトグル動作を行うトグルＦ／Ｆ（フリップフロップ）３３４Ａと、を有する。

本実施例では、判定値設定部３３１Ａに設定される判定値を、パワーゲーティング制御部３Ａ１では１２．５％、パワーゲーティング制御部３Ａ２では２５％、パワーゲーティング制御部３Ａ３では７５％、とする。

図５〜７に、本実施例の半導体集積回路の動作の様子を波形図で示す。

図５に示すように、パワーゲーティング制御信号ＰＧ１〜ＰＧ３が、スイッチＳＷ１〜ＳＷ３をオンさせているときに、パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫ１、ＢＬＫ２、ＢＬＫ３が、順次記載されたとすると、クロック信号ＣＫには、デューティレシオ１２．５％、２５％、７５％のパルスが３個ずつ、順次出力される。

このクロック信号の入力を受けて、パワーゲーティング制御部３Ａ１は、デューティレシオ１２．５％のパルスが３個出力されたときに、パワーゲーティング制御信号ＰＧ１をトグルさせてスイッチＳＷ１をオフさせる。

同様に、パワーゲーティング制御部３Ａ２は、デューティレシオ２５％のパルスが３個出力されたときに、パワーゲーティング制御信号ＰＧ２をトグルさせてスイッチＳＷ２をオフさせ、パワーゲーティング制御部３Ａ３は、デューティレシオ７５％のパルスが３個出力されたときに、パワーゲーティング制御信号ＰＧ３をトグルさせてスイッチＳＷ３をオフさせる。

図６は、パワーゲーティング制御信号ＰＧ１〜ＰＧ３が、スイッチＳＷ１〜ＳＷ３をオフさせているときに、パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫ１、ＢＬＫ２、ＢＬＫ３が、順次、記載されたときの様子を示す。

この場合、クロック信号ＣＫにデューティレシオ１２．５％のパルスが３個出力されたとき、パワーゲーティング制御部３Ａ１がパワーゲーティング制御信号ＰＧ１をトグルさせてスイッチＳＷ１をオンさせ、デューティレシオ２５％のパルスが３個出力されたとき、パワーゲーティング制御部３Ａ２がパワーゲーティング制御信号ＰＧ２をトグルさせてスイッチＳＷ２をオンさせ、デューティレシオ７５％のパルスが３個出力されたとき、パワーゲーティング制御部３Ａ３がパワーゲーティング制御信号ＰＧ３をトグルさせてスイッチＳＷ２をオンさせる。

図７は、パワーゲーティング制御情報ＰＧＣに、ブロック名ＢＬＫ３、ＢＬＫ１、ＢＬＫ３、ＢＬＫ１が、順次記載されたときの様子である。

この場合、クロック信号ＣＫのデューティレシオは、７５％→１２．５％→７５％→１２．５％と変化する。

パワーゲーティング制御部３Ａ１は、デューティレシオ１２．５％のパルスが３個出力されるごとにパワーゲーティング制御信号ＰＧ１をトグルさせて、スイッチＳＷ１をオン→オフ→オンと変化させ、パワーゲーティング制御部３Ａ３は、デューティレシオ７５％のパルスが３個出力されるごとにパワーゲーティング制御信号ＰＧ３をトグルさせて、スイッチＳＷ３をオン→オフ→オンと変化させる。

このような本実施例によれば、各機能ブロックへ供給するクロック信号のデューティレシオを変化させることにより、各機能ブロックのパワーゲーティングを制御することができる。これにより、各機能ブロックに対するパワーゲーティング制御用の信号線を設ける必要がなく、半導体集積回路の配線面積の増加を防止することができる。

本実施例では、クロック信号ＣＫ０にパワーゲーティング制御情報ＰＧＣを重畳する方法として、パワーゲーティング制御情報の伝達期間を設定し、パワーゲーティング制御情報ＰＧＣに記載された機能ブロックのブロック名の指定に応じて、上述の伝達期間中に出力するクロック信号ＣＫのパルス数を異ならせる方法をとる。

図８は、本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図である。

本実施例のクロック信号制御部２Ｂは、パワーゲーティング制御情報ＰＧＣに記載された機能ブロックのブロック名の指定に応じて、各機能ブロックへ供給するクロック信号ＣＫの、パワーゲーティング制御情報伝達期間中に出力するパルス数を変化させる。

例えば、パワーゲーティング制御情報ＰＧＣに記載されたブロック名のＢＬＫ１、ＢＬＫ２、ＢＬＫ３に応じて、パワーゲーティング制御情報伝達期間中に出力するクロック信号ＣＫのパルス数を、１、２、３と変化させる。

これに対応して、本実施例のパワーゲーティング制御部３Ｂ１〜３Ｂ３は、クロック信号ＣＫのパルス数を判定して、パワーゲーティング制御信号ＰＧ１〜ＰＧ３をそれぞれ生成する。このとき、パワーゲーティング制御部３Ｂ１〜３Ｂ３へは伝達期間設定信号ＥＮが入力され、この伝達期間設定信号ＥＮにより指定された期間のみ、パワーゲーティング制御部３Ｂ１〜３Ｂ３はクロック信号ＣＫのパルス数の判定を行う。

すなわち、伝達期間設定信号ＥＮにより指定された期間中に、クロック信号ＣＫのパルス数が１であるとき、パワーゲーティング制御部３Ｂ１は、パワーゲーティング制御信号ＰＧ１の状態を変化させて、スイッチＳＷ１のオン／オフの切り替えを行い、クロック信号ＣＫのパルス数が２であるとき、パワーゲーティング制御部３Ｂ２は、パワーゲーティング制御信号ＰＧ２の状態を変化させて、スイッチＳＷ２のオン／オフの切り替えを行い、クロック信号ＣＫのパルス数が３であるとき、パワーゲーティング制御部３Ｂ３は、パワーゲーティング制御信号ＰＧ３の状態を変化させて、スイッチＳＷ３のオン／オフの切り替えを行う。

図９に、パワーゲーティング制御部３Ｂ１〜３Ｂ３の内部構成の例を示す。

パワーゲーティング制御部３Ｂ１〜３Ｂ３は、それぞれのパルス数の判定値を設定する判定値設定部３３１Ｂと、伝達期間設定信号ＥＮにより指定された期間イネーブル状態となり、クロック信号ＣＫのパルス数をカウントするカウンタ３３２Ｂと、伝達期間設定信号ＥＮにより指定された期間の終了時に、カウンタ３３２Ｂのカウンタ値を判定値設定部３３１Ｂで設定された値と比較し、その値が一致したときに一致パルスを出力する比較部３３３Ｂと、比較部３３３Ｂから一致パルスが出力されるごとにトグル動作を行うトグルＦ／Ｆ３３４Ｂと、を有する。

図１０〜１１に、本実施例の半導体集積回路の動作の様子を波形図で示す。ここでは、伝達期間設定信号ＥＮが‘Ｈ’のときをパワーゲーティング制御情報伝達期間とする。

図１０に示すように、パワーゲーティング制御信号ＰＧ１〜ＰＧ３が、スイッチＳＷ１〜ＳＷ３をオンさせているときに、パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫ１、ＢＬＫ２、ＢＬＫ３が、順次記載されたとすると、伝達期間設定信号ＥＮが‘Ｈ’のとき、クロック信号ＣＫのパルス数は、順次、１、２、３となる。

このクロック信号の入力を受けて、パワーゲーティング制御部３Ｂ１は、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が１のときに、パワーゲーティング制御信号ＰＧ１をトグルさせてスイッチＳＷ１をオフさせる。

同様に、パワーゲーティング制御部３Ｂ２は、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が２のときに、パワーゲーティング制御信号ＰＧ２をトグルさせてスイッチＳＷ２をオフさせ、パワーゲーティング制御部３Ｂ３は、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が３のときに、パワーゲーティング制御信号ＰＧ３をトグルさせてスイッチＳＷ３をオフさせる。

図１１は、パワーゲーティング制御信号ＰＧ１〜ＰＧ３が、スイッチＳＷ１〜ＳＷ３をオフさせているときに、パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫ１、ＢＬＫ２、ＢＬＫ３が、順次、記載されたときの様子を示す。

この場合、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が１のとき、パワーゲーティング制御部３Ｂ１がパワーゲーティング制御信号ＰＧ１をトグルさせてスイッチＳＷ１をオンさせ、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が２のとき、パワーゲーティング制御部３Ｂ２がパワーゲーティング制御信号ＰＧ２をトグルさせてスイッチＳＷ２をオンさせ、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数が３のとき、パワーゲーティング制御部３Ｂ３がパワーゲーティング制御信号ＰＧ３をトグルさせてスイッチＳＷ３をオンさせる。

本実施例では、パワーゲーティング制御情報伝達期間の長さは任意に設定することができる。したがって、機能ブロックの数が多い場合には、パワーゲーティング制御情報伝達期間を長くして、その期間に出力するパルスの数の最大数を増加させるようにすればよい。

図１２は、半導体集積回路に含まれる機能ブロックの数がｎ個の場合の構成の例である。

この場合、機能ブロックの数に合わせて、パワーゲーティング制御部３Ｂの数を増やし、ｎ番目の機能ブロックＢＬＫｎに対して、パワーゲーティング制御部３Ｂｎを配置する。

このとき、パワーゲーティング制御部３Ｂｎの判定値設定部３３１Ｂに設定する判定値は、ｎとする。

図１３は、図１２に示した例において、パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫｎが記載されたときの動作の様子を示す。

パワーゲーティング制御情報ＰＧＣにブロック名ＢＬＫｎが記載されると、伝達期間設定信号ＥＮが‘Ｈ’のとき、クロック信号ＣＫに出力されるパルス数は、ｎとなる。

パワーゲーティング制御部３Ｂｎは、伝達期間設定信号ＥＮが‘Ｈ’のときのクロック信号ＣＫのパルス数がｎのとき、パワーゲーティング制御信号ＰＧｎをトグルさせて、この例では、スイッチＳＷｎをオンからオフへ変化させる。

このような本実施例によれば、パワーゲーティング制御情報伝達期間中に各機能ブロックへ供給するクロック信号のパルス数を変化させることにより、各機能ブロックのパワーゲーティングを制御することができる。このとき、各機能ブロックのパワーゲーティングの制御に必要な信号線は、クロック信号線と各機能ブロックに共通の伝達期間設定信号の信号線の２本のみであるので、機能ブロックの数が増加したときに、パワーゲーティングの制御に必要な信号線が増加することを防止することができる。

また、機能ブロックの数が増加しても、パワーゲーティング制御情報伝達期間中に出力するパルス数を増やすだけで、パワーゲーティングの制御を行うことができるので、機能ブロック数の増加に対するパワーゲーティング対応を容易に行うことができる。

１ パワーゲーティング制御情報生成部
２、２Ａ、２Ｂ クロック信号制御部
３１〜３３、３Ａ１〜３Ａ３、３Ｂ１〜３Ｂ３ パワーゲーティング制御部
３３１Ａ、３３１Ｂ 判定値設定部
３３２Ａ、３３３Ｂ 比較部
３３３Ａ、３３２Ｂ カウンタ
３３４Ａ、３３４Ｂ トグルＦ／Ｆ

Claims (5)

1. パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路であって、
   前記複数の機能ブロックのそれぞれに対するパワーゲーティング制御情報を生成するパワーゲーティング制御情報生成手段と、
   前記パワーゲーティング制御情報生成手段により生成された前記パワーゲーティング制御情報を前記複数の機能ブロックへ供給するクロック信号に重畳するクロック信号制御手段と、
   前記複数の機能ブロックのそれぞれに前記機能ブロックと一体に１個ずつ配置され、前記クロック信号に重畳された前記パワーゲーティング制御情報を解読して、前記一体に配置された前記機能ブロックのパワーゲーティングを制御するパワーゲーティング制御手段と
   を備えることを特徴とする半導体集積回路。
2. 前記クロック信号制御手段が、
   前記パワーゲーティング制御情報を前記クロック信号のデューティレシオに変換して前記クロック信号に重畳する
   ことを特徴とする半導体集積回路。
3. 前記クロック信号制御手段が、
   前記パワーゲーティング制御情報を所定の期間のクロック数に変換して前記クロック信号に重畳する
   ことを特徴とする半導体集積回路。
4. パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路のパワーゲーティング制御方法であって、
   前記複数の機能ブロックへパワーゲーティング制御情報を伝達するときは、前記複数の機能ブロックへ供給するクロック信号のデューティレシオを通常の値から変化させ、その変化量を異ならせることにより前記パワーゲーティング制御情報の伝達先の機能ブロックを指定する
   ことを特徴とするパワーゲーティング制御方法。
5. パワーゲーティング可能な複数の機能ブロックを有する半導体集積回路のパワーゲーティング制御方法であって、
   前記複数の機能ブロックへパワーゲーティング制御情報を伝達するときは、所定の伝達期間を設定し、前記伝達期間中に前記複数の機能ブロックへ供給するクロック信号のパルス数を異ならせることにより前記パワーゲーティング制御情報の伝達先の機能ブロックを指定する
   ことを特徴とするパワーゲーティング制御方法。

Images