JP2011040955A - 電子機器、その制御方法及びプログラム - Google Patents

電子機器、その制御方法及びプログラム Download PDF

Info

Publication number
JP2011040955A
JP2011040955A JP2009185924A JP2009185924A JP2011040955A JP 2011040955 A JP2011040955 A JP 2011040955A JP 2009185924 A JP2009185924 A JP 2009185924A JP 2009185924 A JP2009185924 A JP 2009185924A JP 2011040955 A JP2011040955 A JP 2011040955A
Authority
JP
Japan
Prior art keywords
data processing
processing unit
analog
digital data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009185924A
Other languages
English (en)
Other versions
JP5464942B2 (ja
Inventor
Katsuhiro Wada
克博 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009185924A priority Critical patent/JP5464942B2/ja
Publication of JP2011040955A publication Critical patent/JP2011040955A/ja
Application granted granted Critical
Publication of JP5464942B2 publication Critical patent/JP5464942B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】簡単な構成で、かつ、後段の論理回路のセットアップタイム、ホールドタイムのマージンを確保しつつ、メタステーブルの発生を抑制できるようにする。
【解決手段】アナログデータを処理するアナログデータ処理部102、アナログデータ処理部102から出力されるアナログデータが入力されるデジタルデータ処理部103、デジタルデータ処理部103に供給する動作クロックの遅延量を制御する遅延制御部104を備えており、安定したデータを取得できるアナログチャンネル、例えば温度センサ114用のアナログチャンネル1から入力されるデータをデジタルデータに変換する際、サンプリングタイミングを変化させ、データが変動する境界(サンプリングタイミング)を検出することにより、デジタルデータ処理部103に供給する動作クロックの遅延量を決定する。
【選択図】図1

Description

本発明は、メタステーブルの発生を抑制するのに好適な電子機器、その制御方法及びプログラムに関する。
複数のアナログ信号入力手段から入力されるアナログ信号を処理するアナログデータ処理部と、アナログデータ処理部から出力されるアナログデータが入力されるデジタルデータ処理部とを備えた電子機器がある。例えばデジタルカメラ、デジタルビデオカメラ等の撮像装置である。撮像装置では、撮像手段から入力された映像信号或いは音声入力手段から入力された音声信号を記録媒体に記録し、該記録媒体に記録された映像信号、音声信号を記録媒体から読み出し、再生する。
このような電子機器において、アナログデータ処理部とデジタルデータ処理部の境界等、メタステーブル要因がある場合、発生頻度は低いが、該境界でのデータの受け渡しができず、電子機器に誤動作を引き起こす要因となる。撮像装置の場合、撮影中にメタステーブルが発生すると、カメラ制御に誤動作を引き起こし、その結果、シャッターチャンスを逃してしまう可能性もある。
そこで、メタステーブルを回避するため、(1)、(2)のような手法が考えられる。
(1)アナログデータ処理部とデジタルデータ処理部の境界において、後段のデジタルデータ処理部でアナログデータ処理部からの出力信号をフリップフロップ2段受けする。
(2)アナログデータ処理部とデジタルデータ処理部の境界において、後段のデジタルデータ処理部に対する動作クロックの遅延量を大きくする。
また、メタステーブル等のタイミングエラー検出回路に関して、被測定回路(本線系のパス)と同じ処理をする信号処理検出部を設け、該検出回路に供給するクロックを被測定回路の処理分、遅延させ、被測定回路の出力と、信号処理検出回路の出力を比較し、エラー判定する手法がある(例えば特許文献1参照)。
特開平9−186683号公報
しかしながら、(1)の手法の場合、フリップフロップ2段受けするため、構成が複雑になるとともに、デジタルデータ処理部から出力信号が出力されるまで時間が多くかかってしまう。また、(2)の手法の場合、後段の論理回路のセットアップタイム、ホールドタイムのマージンがなくなり、そこでラッチできなくなるため、むやみに動作クロックの遅延量を大きくできない。
また、特許文献1にあるように被測定回路を別途設ける場合、回路規模が増大してしまう。
本発明は、上記のような点に鑑みてなされたものであり、簡単な構成で、かつ、後段の論理回路のセットアップタイム、ホールドタイムのマージンを確保しつつ、メタステーブルの発生を抑制できるようにすることを目的とする。
本発明の電子機器は、アナログデータを処理するアナログデータ処理部と、前記アナログデータ処理部から出力されるアナログデータが入力されるデジタルデータ処理部とを備えた電子機器であって、前記アナログデータ処理部から出力されるアナログデータを前記デジタルデータ処理部でサンプリングするタイミングを変化させ、その変化させたタイミングによりサンプリングされた複数のデジタルデータを比較した結果に応じて、前記デジタルデータ処理部に供給する動作クロックの遅延量を決定して、その遅延量で前記デジタルデータ処理部を動作させることによりメタステーブルの発生を抑制する手段を備えたことを特徴とする。
本発明によれば、簡単な構成で、かつ、後段の論理回路のセットアップタイム、ホールドタイムのマージンを確保しつつ、メタステーブルの発生を抑制することができる。
第1の実施形態に係る撮像装置の主要構成を示す図である。 第1の実施形態におけるデータエラー検出シーケンスを説明するための図である。 第2の実施形態に係る撮像装置の主要構成を示す図である。 第2の実施形態におけるデータエラー検出シーケンスを説明するための図である。
以下、添付図面を参照して、本発明の好適な実施形態について説明する。
(第1の実施形態)
図1に、本発明を適用可能な電子機器である、第1の実施形態に係るデジタルカメラ、デジタルビデオカメラ等の撮像装置の主要構成を示す。101はAD(アナログ−デジタル)変換部である。AD変換部101において、102はアナログデータを処理するアナログデータ処理部であり、アナログチャンネル1〜Nを備える。103はアナログデータ処理部102から出力されるアナログデータが入力されるデジタルデータ処理部である。104はデジタルデータ処理部103に供給する動作クロックの遅延量を制御する遅延制御部である。
105はカメラ制御部である。カメラ制御部105において、106はレンズ駆動部である。107はAD変換部101でデジタルデータに変換されたデータを格納するレジスタ群(該レジスタ群107はアナログチャンネル1〜N分存在する)である。108はAD変換部101を制御するAD変換部インタフェース部(IF)部である。109はレジスタ群107のデータを比較するデータ比較部である。110はレンズの位置を検出するエンコーダ位置検出部である。111はエンコーダ位置検出部110で検出されたエンコーダ位置情報を格納するステータスレジスタである。
112はフォーカスレンズである。113はカメラシステムを制御するCPUである。114は温度センサである。
図1に示す撮像装置において、アナログデータ処理部102とデジタルデータ処理部103の境界においてメタステーブルが発生したとする。この場合、例えば、フォーカスレンズ112の位置を示すセンサ出力がアナログチャンネルNに入力された後、誤検出(誤変換)したデジタルデータがレジスタNに格納されることになる。その結果、エンコーダ位置検出部110は、誤ったエンコーダ位置情報をCPU113用のステータスレジスタ111に格納してしまう。カメラ制御部105は、該ステータスレジスタ111のステータス情報に基づいてフォーカスレンズ112を制御することになり、ユーザの意図に反して急にフォーカスが合わなくなるという誤動作が発生するおそれがある。
以下、メタステーブル発生抑制手法を説明する。アナログチャンネルがNチャンネル存在するとして、Nチャンネルのうち、高速に或いは頻繁に変動しないアナログチャンネルは、温度センサ114に対するアナログチャンネル1である。通常使用環境下においては、撮像装置の周辺の温度は高速周期で変動しないので、該アナログチャンネル1は安定したデータ(変動の少ないデータ)が入力されるチャンネルである。そこで、この温度センサ114用のアナログチャンネル1を用いて、データサンプリングタイミングを変化させていく。
CPU113からの指示に応じて、AD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させ、デジタルデータ処理部103に供給する動作クロックCLK−Dとする。該動作クロックCLK−Dの遅延量を変えることにより、アナログデータ処理部102から出力されるデータをデジタルデータ処理部103で取り込むタイミングが変わる。すなわち、アナログデータ処理部102から出力されるアナログデータをデジタルデータ処理部103でサンプリングするタイミングが変化する。そして、その結果に応じて、デジタルデータ処理部103に供給する動作クロックの遅延量を決定する。
本例では、AD変換を5回実施し、AD変換毎に動作クロックCLK−Dのタイミングを遅延させている。この5回のAD変換後のデジタルデータを比較することによって、動作クロックCLK−Dの遅延量を決定している。遅延量決定処理は、例えば、装置の電源が投入された直後に実施し、撮影時には最適な遅延量が決定されている。
図2は、第1の実施形態におけるデータエラー検出シーケンスを説明するための図である。図2に示すように、サンプリングタイミングを1→2→3→4→5(図中の○で囲んだ数字)のように順番に変えていく。AD変換部101において、温度センサ114により取得したアナログデータはデジタルデータに変換され、変換完了後、該デジタルデータはレジスタ群107のレジスタ1に格納される。
まず、デジタルデータ処理部103においてサンプリングタイミング1でサンプリングされたアナログデータは、変換完了後、レジスタ群107のレジスタ1に格納される。ここで、デジタルデータ処理部103においてサンプリングタイミング1でサンプリングされたアナログデータは、メタステーブル状態となり、該デジタルデータ処理部103で取り込んだデータは誤データとなり、レジスタ群107のレジスタ1に格納されている。
次に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給する動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング2でサンプリングする。
デジタルデータ処理部103においてサンプリングタイミング2でサンプリングされたアナログデータは、変換完了後、レジスタ群107のレジスタ1に格納される。それと同時に、既にデジタルデータに変換されているサンプリングタイミング1でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、温度データ1と温度データ2が比較される。通常使用環境下においては、撮像装置の周辺の温度は高速周期で変動しないため、温度データ1と温度データ2は一致する。しかしながら、デジタルデータ処理部103においてサンプリングタイム1でサンプリングされたアナログデータは、メタステーブル状態により誤データとしてレジスタ群107のレジスタ1に格納されているため、温度データ1と温度データ2は一致しない。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング3でサンプリングする。
該サンプリングタイミング3でAD変換部101において、温度センサ114で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ1に格納する。それと同時に、既にデジタルデータに変換されているサンプリングタイミング2でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、温度データ2と温度データ3が比較される。通常使用環境下においては、撮像装置の周辺の温度は高速周期で変動する可能性は極めて低いため、温度データ2と温度データ3は一致する。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング4でサンプリングする。
該サンプリングタイミング4でAD変換部101において、温度センサ114で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ1に格納する。それと同時に、既にデジタルデータに変換されているサンプリングタイミング3でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、温度データ3と温度データ4が比較される。通常使用環境下においては、撮像装置の周辺の温度は高速周期で変動する可能性は極めて低いため、温度データ3と温度データ4は一致する。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング5でサンプリングする。
該サンプリングタイミング5でAD変換部101において、温度センサ114で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ1に格納する。
ここで、レジスタ群107のレジスタ1に対し、該レジスタ1にデータを書き込む動作クロックとデジタルデータ処理部103から出力されるデータのセットアップタイム、ホールドタイムを満たすことができない。その結果、レジスタ1にデジタルデータ処理部103から出力される温度データ5を書き込むことができない。従って、データ比較部109で温度データ4と温度データ5を比較した結果、不一致となる。この場合、遅延制御部104で遅延させたAD変換部101の動作クロックCLKの遅延量が大きすぎたため、温度データ4と温度データ5は不一致となった。すなわち、サンプリングタイミング1〜5において、データが変動する境界は、サンプリングタイミング1−2、4−5の間である。この結果、遅延制御部104で遅延させる最適な遅延量は、サンプリングタイミング2〜4の間のいずれかである。
AD変換部101における後段の処理部であるデジタルデータ処理部103の動作クロックCLK−Dに対する遅延量は、極力、大きく、かつ、後段の論理回路(本実施形態の場合、レジスタ群107)のセットアップタイム、ホールドタイムのマージンを確保できる値が最適である。そこで、例えばサンプリングタイミング3となるように遅延制御部104における遅延量を決定する。
また、温度センサ114用のアナログチャンネル1は、安定したデータを取得できるので、数サンプルの間、タイミング制御用に該アナログポートを使用しても撮影動作には影響を及ぼさない。
このように、安定したデータを取得できるアナログチャンネルから入力されるデータをデジタルデータに変換する際、サンプリングタイミングを変化させ、データが変動する境界(サンプリングタイミング)を検出する。このサンプリングタイミングより、デジタルデータ処理部に供給する動作クロックの遅延量を決定する。すなわち、アナログデータ処理部とデジタルデータ処理部の境界等、メタステーブル要因がある場合、複数のサンプリングデータからデータとクロックの位相検出し、後段のデジタルデータ処理部に供給するクロックの遅延量を制御する。これにより、データ及びクロックの位相が変動しても、動作クロックを常に最適な位相に設定できる。その結果、撮像手段から入力された映像信号或いは音声入力手段から入力された音声信号を記録媒体に記録し、該記録媒体に記録された映像信号、音声信号を記録媒体から読み出し、再生する撮像装置においては、例えば、撮影中にメタステーブルが発生してカメラ制御に誤動作を引き起こし、シャッターチャンスを逃してしまうという状況を抑制できる。
以上述べたように、複数存在するアナログチャンネルのうち、データ変動の少ないチャンネルを有効に利用することにより、データエラーを判定し、簡単な構成でメタステーブルの発生頻度を抑制することが可能である。
(第2の実施形態)
第2の実施形態では、デジタルデータ処理部103に供給する動作クロックの遅延量を決定する際に、アナログデータ処理部102の複数のアナログチャンネルのうち、電子機器の動作モードに応じて選択されたチャンネルを用いるようにした例である。
図3に、本発明を適用可能な電子機器である、第2の実施形態に係るデジタルカメラ、デジタルビデオカメラ等の撮像装置の主要構成を示す。なお、図1に示した撮像装置と同様の構成には同一の符号を付し、その説明を省略する。本実施形態では、アナログチャンネル2が防振用センサ301用のアナログチャンネルとなっている。
本実施形態では、撮像装置の動作モードに応じて、検出に使用するアナログチャンネルを変える。撮像装置において、再生モード時には防振機能は使用しない。また、再生モード時、記録映像を再生している最中は、記録時に起き得る手振れの発生する可能性は低い。そこで、再生モード時には、防振用センサ301用のアナログアナログチャンネル2を用いて、データサンプリングタイミングを変化させていく。
CPU113からの指示に応じて、AD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させ、デジタルデータ処理部103に供給する動作クロックCLK−Dとする。該動作クロックCLK−Dの遅延量を変えることにより、アナログデータ処理部102から出力されるデータをデジタルデータ処理部103で取り込むタイミングが変わる。すなわち、アナログデータ処理部102から出力されるアナログデータをデジタルデータ処理部103でサンプリングするタイミングが変化する。そして、その結果に応じて、デジタルデータ処理部103に供給する動作クロックの遅延量を決定する。
図4は、第2の実施形態におけるデータエラー検出シーケンスを説明するための図である。図4に示すように、サンプリングタイミングを1→2→3→4→5(図中の○で囲んだ数字)のように順番に変えていく。AD変換部101において、防振用センサ301により取得したアナログデータはデジタルデータに変換され、変換完了後、該デジタルデータはレジスタ群107のレジスタ2に格納される。
まず、デジタルデータ処理部103においてサンプリングタイミング1でサンプリングされたアナログデータは、変換完了後、レジスタ群107のレジスタ2に格納される。ここで、デジタルデータ処理部103においてサンプリングタイミング1でサンプリングされたアナログデータは、メタステーブル状態となり、該デジタルデータ処理部103で取り込んだデータは誤データとなり、レジスタ群107のレジスタ2に格納されている。
次に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給する動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング2でサンプリングする。
デジタルデータ処理部103においてサンプリングタイミング2でサンプリングされたアナログデータは、変換完了後、レジスタ群107のレジスタ2に格納される。それと同時に、既にデジタルデータに変換されているサンプリングタイミング1でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、防振データ1と防振データ2が比較される。再生モード時においては、撮像装置の防振機能は使用しない。また、再生モード時には、記録した映像を再生し、該再生した映像を液晶パネル等の表示手段にて見ているため、記録時に起き得る手振れの発生する可能性は低い。従って、防振データ1と防振データ2は一致する。しかしながら、デジタルデータ処理部103においてサンプリングタイム1でサンプリングされたアナログデータは、メタステーブル状態により誤データとしてレジスタ群107のレジスタ2に格納されているため、防振データ1と防振データ2は一致しない。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング3でサンプリングする。
該サンプリングタイミング3でAD変換部101において、防振用センサ301で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ2に格納する。それと同時に、既にデジタルデータに変換されているサンプリングタイミング2でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、防振データ2と防振データ3が比較される。再生モード時には、記録した映像を再生し、該再生した映像を液晶パネル等の表示手段にて見ているため、記録時に起き得る手振れの発生する可能性は低い。従って、防振データ2と防振データ3とは一致する。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング4でサンプリングする。
該サンプリングタイミング4でAD変換部101において、防振用センサ301で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ2に格納する。それと同時に、既にデジタルデータに変換されているサンプリングタイミング3でサンプリングされたアナログデータは、データ比較部109に転送される。そして、データ比較部109において、防振データ3と防振データ4が比較される。再生モード時には、記録した映像を再生し、該再生した映像を液晶パネル等の表示手段にて見ているため、記録時に起き得る手振れの発生する可能性は低い。従って、防振データ3と防振データ4とは一致する。
更に、CPU113からの指示によりAD変換部IF部108から供給されるAD変換部101の動作クロックCLKを遅延制御部104で遅延させる。すなわち、デジタルデータ処理部103に供給される動作クロックCLK−Dを遅延させることにより、アナログデータ処理部102から出力されるアナログデータをタイミング5でサンプリングする。
該サンプリングタイミング5でAD変換部101において、防振用センサ301で取得したアナログデータをデジタルデータに変換完了後、レジスタ群107のレジスタ2に格納する。
ここで、レジスタ群107のレジスタ2に対し、該レジスタ2にデータを書き込む動作クロックとデジタルデータ処理部103から出力されるデータのセットアップタイム、ホールドタイムを満たすことができない。その結果、レジスタ2にデジタルデータ処理部103から出力される防振データ5を書き込むことができない。従って、データ比較部109で防振データ4と防振データ5を比較した結果、不一致となる。この場合、遅延制御部104で遅延させたAD変換部101の動作クロックCLKの遅延量が大きすぎたため、防振データ4と防振データ5は不一致となった。すなわち、サンプリングタイミング1〜5において、データが変動する境界は、サンプリングタイミング1−2、4−5の間である。この結果、遅延制御部104で遅延させる最適な遅延量は、サンプリングタイミング2〜4の間のいずれかである。
AD変換部101における後段の処理部であるデジタルデータ処理部103の動作クロックCLK−Dに対する遅延量は、極力、大きく、かつ、後段の論理回路(本実施形態の場合、レジスタ群107)のセットアップタイム、ホールドタイムのマージンを確保できる値が最適である。そこで、例えばサンプリングタイミング3となるように遅延制御部104における遅延量を決定する。
また、再生モード時には防振用センサ301用のアナログチャンネル1は、安定したデータを取得できるので、数サンプルの間、タイミング制御用に該アナログポートを使用しても撮影動作には影響を及ぼさない。そして、記録モードに移行した際、最適な遅延量に設定されており、簡単な構成で撮影動作中のメタステーブルの発生頻度を抑制することが可能である。
本実施形態では防振用センサに対するアナログポートを使用したが、これに限定されることはなく、動作モードに応じて使用していないアナログポートを適応的に切り替えて使用するようにしてもよい。
なお、上記実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。例えば本発明は、複数の機器から構成されるシステムの一部として適用しても、一つの機器からなる装置の一部に適用してもよい。
また、本発明の目的は、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給することによっても達成される。この場合、そのシステム或いは装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行する。
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけに限らない。例えば、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(基本システム或いはオペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現されてもよい。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる形態でもよい。この場合メモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される。
101:AD変換部、102:アナログデータ処理部、103:デジタルデータ処理部、104:遅延制御部、105:カメラ制御部、106:レンズ駆動部、107:レジスタ群、108:AD変換部インタフェース部、109:データ比較部、110:エンコーダ位置検出部、111:ステータスレジスタ、112:フォーカスレンズ、113:CPU、114:温度センサ、301:防振用センサ

Claims (6)

  1. アナログデータを処理するアナログデータ処理部と、前記アナログデータ処理部から出力されるアナログデータが入力されるデジタルデータ処理部とを備えた電子機器であって、
    前記アナログデータ処理部から出力されるアナログデータを前記デジタルデータ処理部でサンプリングするタイミングを変化させ、その変化させたタイミングによりサンプリングされた複数のデジタルデータを比較した結果に応じて、前記デジタルデータ処理部に供給する動作クロックの遅延量を決定して、その遅延量で前記デジタルデータ処理部を動作させることによりメタステーブルの発生を抑制する手段を備えたことを特徴とする電子機器。
  2. 前記デジタルデータ処理部に供給する動作クロックの遅延量を決定する際に、前記アナログデータ処理部の複数のアナログチャンネルのうち、変動の少ないデータが入力されるアナログチャンネルを用いることを特徴とする請求項1に記載の電子機器。
  3. 前記デジタルデータ処理部に供給する動作クロックの遅延量を決定する際に、前記アナログデータ処理部の複数のアナログチャンネルのうち、該電子機器の動作モードに応じて選択されたチャンネルを用いることを特徴とする請求項1に記載の電子機器。
  4. 前記デジタルデータ処理部に供給する動作クロックの遅延量を制御する遅延制御部を備えたことを特徴とする請求項1乃至3のいずれか1項に記載の電子機器。
  5. アナログデータを処理するアナログデータ処理部と、前記アナログデータ処理部から出力されるアナログデータが入力されるデジタルデータ処理部とを備えた電子機器の制御方法であって、
    前記アナログデータ処理部から出力されるアナログデータを前記デジタルデータ処理部でサンプリングするタイミングを変化させ、その変化させたタイミングによりサンプリングされた複数のデジタルデータを比較した結果に応じて、前記デジタルデータ処理部に供給する動作クロックの遅延量を決定して、その遅延量で前記デジタルデータ処理部を動作させることによりメタステーブルの発生を抑制することを特徴とする電子機器の制御方法。
  6. アナログデータを処理するアナログデータ処理部と、前記アナログデータ処理部から出力されるアナログデータが入力されるデジタルデータ処理部とを備えた電子機器を制御するためのプログラムあって、
    前記アナログデータ処理部から出力されるアナログデータを前記デジタルデータ処理部でサンプリングするタイミングを変化させ、その変化させたタイミングによりサンプリングされた複数のデジタルデータを比較した結果に応じて、前記デジタルデータ処理部に供給する動作クロックの遅延量を決定して、その遅延量で前記デジタルデータ処理部を動作させることによりメタステーブルの発生を抑制する処理をコンピュータに実行させるためのプログラム。
JP2009185924A 2009-08-10 2009-08-10 電子機器、及びその制御方法 Expired - Fee Related JP5464942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185924A JP5464942B2 (ja) 2009-08-10 2009-08-10 電子機器、及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185924A JP5464942B2 (ja) 2009-08-10 2009-08-10 電子機器、及びその制御方法

Publications (2)

Publication Number Publication Date
JP2011040955A true JP2011040955A (ja) 2011-02-24
JP5464942B2 JP5464942B2 (ja) 2014-04-09

Family

ID=43768281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185924A Expired - Fee Related JP5464942B2 (ja) 2009-08-10 2009-08-10 電子機器、及びその制御方法

Country Status (1)

Country Link
JP (1) JP5464942B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2493251A (en) * 2011-07-28 2013-01-30 Boeing Co Calibration of the timing of the latching of ADC output data
JP2020022071A (ja) * 2018-07-31 2020-02-06 旭化成エレクトロニクス株式会社 データ出力装置およびad変換装置
JP2021044732A (ja) * 2019-09-12 2021-03-18 株式会社東芝 半導体集積回路、ad変換器、デルタシグマ型ad変換器、インクリメンタルデルタシグマ型ad変換器及びスイッチトキャパシタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155602A (ja) * 1997-07-31 1999-02-26 Komatsu Ltd デジタル位相合わせ装置
JP2000152030A (ja) * 1998-11-13 2000-05-30 Nippon Avionics Co Ltd 映像信号処理回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155602A (ja) * 1997-07-31 1999-02-26 Komatsu Ltd デジタル位相合わせ装置
JP2000152030A (ja) * 1998-11-13 2000-05-30 Nippon Avionics Co Ltd 映像信号処理回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2493251A (en) * 2011-07-28 2013-01-30 Boeing Co Calibration of the timing of the latching of ADC output data
US8482444B1 (en) 2011-07-28 2013-07-09 The Boeing Company Calibration of analog-to-digital converter data capture
GB2493251B (en) * 2011-07-28 2014-05-14 Boeing Co Calibration of analog-to-digital converter data capture
JP2020022071A (ja) * 2018-07-31 2020-02-06 旭化成エレクトロニクス株式会社 データ出力装置およびad変換装置
JP7174557B2 (ja) 2018-07-31 2022-11-17 旭化成エレクトロニクス株式会社 データ出力装置およびad変換装置
JP2021044732A (ja) * 2019-09-12 2021-03-18 株式会社東芝 半導体集積回路、ad変換器、デルタシグマ型ad変換器、インクリメンタルデルタシグマ型ad変換器及びスイッチトキャパシタ
JP7395294B2 (ja) 2019-09-12 2023-12-11 株式会社東芝 半導体集積回路、ad変換器、デルタシグマ型ad変換器、インクリメンタルデルタシグマ型ad変換器及びスイッチトキャパシタ

Also Published As

Publication number Publication date
JP5464942B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5100489B2 (ja) 撮像装置及び当該装置における信号処理方法
US10152368B2 (en) Recording apparatus and control method for recording apparatus
JP5464942B2 (ja) 電子機器、及びその制御方法
US20090028513A1 (en) Video data copying apparatus, video data copying method, recording medium, and integrated circuit
JP2005311535A (ja) 撮像装置及びその位相補償方法、並びに制御プログラム
US11837257B2 (en) Electronic device and control methods thereof
US20150213874A1 (en) Recording apparatus and control method for recording apparatus
JP2009130820A (ja) 情報処理装置
TWI234137B (en) Apparatus and method for scrambling and descrambling data wordwise in optical disk system
JP5158054B2 (ja) 録音装置、撮像装置、および、プログラム
JPH01188085A (ja) 信号再生処理装置
JP2004264046A (ja) 検出装置、検出方法、及びプログラム
JP2007180738A (ja) 画像データ記録装置、画像データ記録方法、およびプログラム
JP3854961B2 (ja) 集積回路
JP2007036358A (ja) 再生装置、再生方法、及びコンピュータプログラム
JP2005085348A (ja) データ処理装置およびデータ記録再生装置
JP2000125214A (ja) 撮像素子の駆動回路、撮像素子の駆動方法及び記憶媒体
JP2014176060A (ja) 撮像装置及び画像再生装置
JP2004164687A (ja) 情報記録再生装置及び情報再生方法
JP2011139160A (ja) 画像処理装置及びその制御方法、コンピュータプログラム
JP2006115018A (ja) 撮像装置
JP2010200281A (ja) 復号装置、及びプログラム
JP3015722B2 (ja) デジタル信号処理装置
JP2005051705A (ja) チャタリング除去回路及びこの回路を備えたデジタルカメラ並びに電子機器
JP2007066393A (ja) 情報記録装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140121

LAPS Cancellation because of no payment of annual fees