JP2011035031A - 発光素子アレイ - Google Patents
発光素子アレイ Download PDFInfo
- Publication number
- JP2011035031A JP2011035031A JP2009177483A JP2009177483A JP2011035031A JP 2011035031 A JP2011035031 A JP 2011035031A JP 2009177483 A JP2009177483 A JP 2009177483A JP 2009177483 A JP2009177483 A JP 2009177483A JP 2011035031 A JP2011035031 A JP 2011035031A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- layer
- light
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 予定していない位置から光が放出されるのを抑制することができる発光素子アレイを提供する。
【解決手段】 本発明に係る発光素子アレイ1は、DBR層5と、少なくとも一層のn型半導体層11からなるn型半導体領域及び少なくとも一層のp型半導体層15,17からなるp型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともにDBR層5に接するように設けられた複数の発光素子7と、を備えることを特徴とする。
【選択図】 図3
【解決手段】 本発明に係る発光素子アレイ1は、DBR層5と、少なくとも一層のn型半導体層11からなるn型半導体領域及び少なくとも一層のp型半導体層15,17からなるp型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともにDBR層5に接するように設けられた複数の発光素子7と、を備えることを特徴とする。
【選択図】 図3
Description
本発明は、発光素子アレイに関する。
従来、複数の発光部を備えた発光素子アレイが種々提案されている。例えば、特許文献1の図1〜図3に記載された発光ダイオードアレイでは、GaAs基板上に複数の発光部が一列に配列されている。この発光部は、GaAs基板上に形成されたDBR層上に、p型GaAsオーミックコンタクト層、p型GaAsAl層、n型GaAsAl層及びn型GaAsオーミックコンタクト層を順次積層して構成されている。
しかしながら、特許文献1の発光ダイオードアレイでは、DBR層上に設けられたp型GaAsオーミックコンタクト層が、一列に配列された複数の発光部間に連続して延びている。そのため、各発光部の内部で発生した光の一部がDBR層で反射され、p型GaAsオーミックコンタクト層の内部を発光部の配列方向に伝搬し、p型GaAsオーミックコンタクト層の端部から放出される。したがって、特許文献1の発光ダイオードアレイでは、発光部以外の予定していない位置から光が放出されるという問題があった。
本発明は上記問題を解決するためになされたものであり、予定していない位置から光が放出されるのを抑制することができる発光素子アレイを提供することを目的とする。
本発明に係る発光素子アレイは、DBR層と、少なくとも一層のn型半導体層からなるn型半導体領域及び少なくとも一層のp型半導体層からなるp型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともに前記DBR層に接するように設けられた複数の発光素子と、を備えることを特徴とする。
また、上記発光素子アレイにおいて、半導体基板をさらに備え、前記DBR層が、前記半導体基板の一方の主面上に設けられていてもよい。この場合、前記p型半導体領域及び前記n型半導体領域のうちの一方に接続された第一電極と、前記半導体基板の他方の主面上に設けられた第二電極と、をさらに備え、前記第一電極が接続された前記p型半導体領域及び前記n型半導体領域のうちの一方と、前記DBR層との間に、前記p型半導体領域及び前記n型半導体領域のうちの他方が配置されていることが好ましい。
本発明に係る発光素子アレイによれば、予定していない位置から光が放出されるのを抑制することができる。
以下、本発明に係る発光素子アレイの一実施形態について、図面を参照しつつ説明する。
図1〜図3に示すように、本実施形態に係る発光素子アレイ1は、基板3と、基板3上に設けられたDBR(Distributed Bragg Reflector)層5と、DBR層5上に設けられた複数の発光素子7と、各発光素子7に接続された表面電極9とを備えている。
基板3は、基板面方位が(100)であるGaAs基板であり、直交する辺A,Bがそれぞれ、[110]方向,[1−10]方向に沿って切断され、矩形状に形成されている。なお、本実施形態においては、結晶格子における
方向を、便宜上、[1−10]方向と記載する。
基板3の厚さは、例えば350μmとする。また、基板3は、n型不純物であるSiが例えば0.7〜1.9×1018atoms/ccの濃度でドーピングされ、n型の導電性を有している。
DBR層5は、基板3の上面(一方の主面)全体に設けられており、複数の発光素子7間に連続して延びている。このDBR層5は、AlInPからなる層とGaInPからなる層とを一組として5〜20組積層することで形成されており、その厚さが0.5〜2μm程度となっている。また、このDBR層5には、n型不純物としてSiがドーピングされている。Siのドーピング濃度は、例えば2×1018atoms/cc程度とする。このDBR層5は、後述する発光素子7の活性層13からDBR層5側に向けて発せられた光を反射する機能を有している。
図1に示すように、各発光素子7は、[1−10]方向に沿って列をなし、互いに離間して配置されている。各発光素子7はそれぞれ、平面視矩形状に形成されており、[1−10]方向に沿う側面(図2の左右の側面)と、[110]方向に沿う側面(図3の左右の側面)とを有している。なお、図2では、[1−10]方向が紙面の奥から手前に向かう方向であり、図3では、[110]方向が紙面の奥から手前に向かう方向である。
また、図2に示すように、各発光素子7における[1−10]方向に沿う側面は、逆メサ形状を有している。図3に示すように、各発光素子7における[110]方向に沿う側面は、順メサ形状を有している。なお、本実施形態において、「逆メサ形状」とは、発光素子7の幅が底面で最も狭く且つ上面で最も広くなった形状のみならず、発光素子7の幅が底面と上面との間の位置で最も狭くなった形状を含むものとする。一方、「順メサ形状」とは、発光素子7の幅が底面で最も広く且つ上面で最も狭くなった形状をいう。
また、各発光素子7は、図2及び図3に示すように、DBR層5上に、n型クラッド層11、活性層13、p型クラッド層15及び電流拡散層17を順次エピタキシャル成長させることで形成されている。これにより、各発光素子7は、DBR層5に接するように設けられている。なお、本実施形態では、n型クラッド層11が本発明におけるn型半導体領域を構成し、p型クラッド層15及び電流拡散層17が本発明におけるp型半導体領域を構成している。また、n型クラッド層11、活性層13、p型クラッド層15及び電流拡散層17が、本発明における半導体積層部を構成している。
n型クラッド層11は、n型不純物としてSiがドーピングされた厚さが0.5μm程度であるAlInPからなる。Siのドーピング濃度は、例えば、8×1017atoms/cc程度とする。
活性層13は、厚さが0.3μm程度であるAlGaInPからなる。なお、この活性層13には、不純物をドーピングしていない。
p型クラッド層15は、p型不純物としてMgがドーピングされた厚さが0.4μm程度であるAlInPからなる。Mgのドーピング濃度は、例えば、7×1017atoms/ccとする。
電流拡散層17は、p型不純物としてMgがドーピングされた厚さが1.1μm程度であるGaPからなる。Mgのドーピング濃度は、例えば、1.5×1018atoms/ccとする。
図2及び図3に示すように、DBR層5及び発光素子7の露出する表面は、電気絶縁性及び透光性を有するSiN等からなる絶縁膜19によって全体的に覆われている。なお、絶縁膜19における発光素子7の上面を被覆する部分には、後述する表面電極9のリード部9bを発光素子7の上面に接続するための貫通孔19aが形成されている。なお、図1では、説明の便宜上、絶縁膜19を図示していない。
図1に示すように、表面電極9(第一電極)は、絶縁膜19上に千鳥状に配置されたパッド部9aと、発光素子7とパッド部9aとを接続するリード部9bとを有している。図2に示すように、リード部9bは、絶縁膜19に形成された貫通孔19aを介して発光素子7の上面に接続され、後述する充填材21上を介して引き出され、図3に示すパッド部9aに接続されている。このパッド部9a及びリード部9bで形成される表面電極9は、例えば厚さが250Å程度のCrと厚さが1μm程度のAuとの積層体で形成することができる。
図2に示すように、充填材21は、発光素子7の[1−10]方向に沿う側面の逆メサ形状によって形成される凹部Cを埋めるように絶縁膜19上に形成されている。また、図1に示すように、この充填材21は、発光素子7の[1−10]方向に沿う側面の全体に接しておらず、部分的に接するように設けられている。なお、図1では、この充填材21の形成領域を斑点模様で示している。そして、この充填材21上に表面電極9のリード部9bが配線されることで、蒸着等を用いてリード部9bを形成する際の断線等を抑制している。充填材21の材料としては、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂等が挙げられる。
図2に示すように、基板3における発光素子7が形成された面とは反対側の面(他方の主面)上には、その面の全体に亘って裏面電極23(第二電極)が形成されている。この裏面電極23は、例えば、厚さが3000〜4000ÅのAuとGeとの合金層と、厚さが250Å程度のCr層と、厚さが1μm程度のAu層との積層体で形成することができる。
以上のように構成された発光素子アレイ1は、表面電極9と裏面電極23との間に順方向電圧を印加することで、発光素子7に電流が供給され、活性層13が発光する。
次に、発光素子アレイ1の製造方法の一実施形態について、図面を参照しつつ説明する。図4及び図5は、発光素子アレイ1の製造工程を説明するための要部断面図である。なお、図4(a)〜(c)及び図5(d)〜(f)において、左図は、図1の発光素子アレイ1のII−II線断面における製造工程を示し、右図は、図1の発光素子アレイ1のIII−III線断面における製造工程を示す。また、ここでは、図6に示すように、円盤状の一枚の基板(半導体ウエハ)Wに複数個の発光素子アレイ1を同時に作り込む場合について説明する。
まず、図4(a)に示すように、DBR層5、n型クラッド層11、活性層13、p型クラッド層15及び電流拡散層17が一方の表面に連続してエピタキシャル成長された、円盤状の一枚の基板Wを準備する。なお、この円盤状の基板Wは、後述するようにダイシングによって切断され、矩形状の基板3を構成するものである。また、DBR層5、n型クラッド層11、活性層13、p型クラッド層15及び電流拡散層17は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。
そして、同じく図4(a)に示すように、公知のフォトリソグラフィー法等を用いて、電流拡散層17上にフォトレジストからなるエッチングマスクMを形成する。このエッチングマスクMは、後述するように、n型クラッド層11、活性層13、p型クラッド層15及び電流拡散層17(以下、これらの層を化合物半導体層Sという)をエッチングして複数の発光素子7を形成するためのものであり、直交する辺が[110]方向と[1−10]方向とに沿う矩形状に形成されるとともに、[1−10]方向に列状に並べて設けられている。
次に、化合物半導体層Sを表面反応律速でエッチングすることによって、図4(b)に示すように、複数の発光素子7が[1−10]方向に沿って列をなして形成される。また、このとき、化合物半導体層Sの結晶方位に依存して、図4(b)の左図に示すように発光素子7の[1−10]方向に沿う側面が逆メサ形状に形成され、図4(b)の右図に示すように発光素子7の[110]方向に沿う側面が順メサ形状に形成される。なお、表面反応律速のエッチング液としては、例えば、H2SO4とH2O2とH2Oとを所定の割合(例えば、1:12:37)で混合したものが挙げられる。そして、エッチング終了後に、エッチングマスクMを除去する。
続いて、図4(c)に示すように、発光素子7が形成されたDBR層5上にCVD(Chemical Vapor Deposition)法等を用いて絶縁膜19を形成した後、フォトリソグラフィー法等を用いて貫通孔19aを形成する。なお、このとき、図4(c)の左図に示すように、発光素子7の逆メサ形状の側面にも絶縁膜19が形成されているが、これは、CVD法等によって化学反応を用いて堆積させているためである。
次いで、図5(d)の左図に示すように、形成された絶縁膜19上に、ポリイミド樹脂等をスピンコート法等を用いて塗布し、フォトリソグラフィー法等を用いて充填材21を所定の形状に形成する。
次に、絶縁膜19及び充填材21上にフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて、表面電極9を形成するための金属膜を形成する(不図示)。そして、リフトオフ法によって、フォトレジストを除去し、図5(e)に示すように表面電極9を所定の形状に形成する。
そして、図5(f)に示すように、円盤状の基板Wにおける発光素子7が形成された面と反対側の面に、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて裏面電極23を形成する。
以上の工程により、図6に示すように、円盤状の一枚の基板Wに複数の発光素子アレイ1が形成される。
そして最後に、この基板Wをダイシングによって切断し、図1に示すように矩形状の個々の発光素子アレイ1に分離する。このとき、直交する辺がそれぞれ[110]方向と[1−10]方向とに沿うように図6の基板Wを切断する。
以上のように構成された本実施形態に係る発光素子アレイ1によれば、複数の発光素子7が互いに離間して配置されるとともに、DBR層5に接するように設けられているため、予定していない位置から光が放出されるのを抑制することができる。
つまり、例えば、特許文献1に記載された従来例では、上記のように、DBR層上に設けられたp型GaAsオーミックコンタクト層が複数の発光部間に連続して延びているため、各発光部の内部で発生した光の一部が、p型GaAsオーミックコンタクト層の内部を伝搬してその端部から放出される。そのため、発光部以外の予定していない位置から光が放出される。
これに対し、本実施形態に係る発光素子アレイ1では、複数の発光素子7が互いに離間して配置されるとともに、DBR層5に接するように設けられている。そのため、発光素子7の内部で発生した光は、複数の発光素子7間を伝搬することがなく、各発光素子7の直下に位置するDBR層5によって反射される。したがって、各発光素子7の内部で発生した光は、各発光素子7に対応する位置から放出され、従来例のように予定していない位置から放出されるのを抑制することができる。
さらに、本実施形態に係る発光素子アレイ1によれば、このように各発光素子7の内部で発生した光が予定していない位置から放出されるのを抑制しているため、各発光素子7に対応する位置から放出される光の強度を増大させることができる。
また、本実施形態に係る発光素子アレイ1では、図3に示すように、DBR層5が各発光素子7毎に分離されているのではなく、複数の発光素子7間に連続して延び、基板3の上面全体に設けられている。これにより、基板3とDBR層5との接触面積が大きくなるため、これらの間の接触抵抗を小さくすることができ、駆動電圧を小さくすることができる。DBR層は一般的に電気抵抗が大きいため、こうすることで駆動電圧を小さくするのに効果的である。
また、本発明者らの実験によれば、閃亜鉛鉱型結晶構造を有する半導体ウエハを切断した場合、[110]方向の切断面の方が他の方向の切断面に比べ、チッピング(欠けやひび等)の数が少ないとともに、生じるチッピングの大きさも小さいことがわかっている。
したがって、本実施形態によれば、閃亜鉛鉱型結晶構造を有するGaAsからなる基板3の[110]方向の切断面の切断状態が良好となるため、例えばプリントヘッド等に用いるために、チップ形態である複数個の発光素子アレイ1を一列に並べた場合に省スペース化を図ることができる。
つまり、発光素子アレイ1における複数の発光素子7は、[1−10]方向に沿って列状に配置されているので、このように一列に並べる場合には、隣接する発光素子アレイ1における基板3の[110]方向の切断面を対向させることになる。このとき、この[110]方向の切断面の切断状態が悪くなるのであれば、この切断面の一番近くに配置される発光素子7がチッピングによる損傷を受けないように、この発光素子7からこの切断面をある程度離して配置する必要がある。そのため、必然的に基板3を[1−10]方向に大きくしなければならない。これに対し、発光素子アレイ1によれば、基板3の[110]方向の切断面の切断状態が良好であるため、この切断面を一番近くの発光素子7に近づけることができる。したがって、基板3の[1−10]方向の大きさを小さくすることができ、上記のように発光素子アレイ1を一列に並べた場合には、発光素子アレイ1の配列方向の設置スペースを小さくすることができる。
また、このように基板3の[110]方向の切断面とその一番近くに配置された発光素子7との間隔を小さくすることができるので、上記のように発光素子アレイ1を一列に並べた場合に、隣接する発光素子アレイ1の対向する切断面のそれぞれに一番近い発光素子7間の間隔を小さくすることができる。そのため、複数の発光素子7を所定の間隔で配置した各発光素子アレイ1を上記のように一列に並べた場合にも、複数の発光素子7の配置間隔を一定に維持し易くなっている。
また、本実施形態によれば、発光素子7の[1−10]方向に沿う側面の逆メサ形状によって形成される凹部Cを埋めるように充填材21を設けているため、表面電極9の断線等の不具合の発生を抑制することができる。つまり、充填材21が存在しない場合、例えば抵抗加熱蒸着法、電子ビーム蒸着法等の蒸着法やスパッタリング法等によって表面電極9を形成しようとすると、逆メサ形状を有する側面が凹状になっているため、この側面上には電極材料が回り込まず、堆積され難い。そのため、この側面上に表面電極9が形成されず断線したり、形成されたとしても表面電極9が比較的薄くなるため断線し易くなるという問題があった。これに対し、発光素子アレイ1では、この逆メサ形状によって形成される凹部Cを埋めるように充填材21が設けられており、表面電極9がこの充填材21上に配線されているため、上記のような発光素子7の逆メサ形状に起因する表面電極9の断線等を抑制することができる。
また、本実施形態によれば、図1に示すように、充填材21が発光素子7の[1−10]方向に沿う逆メサ形状の側面と部分的に接するように形成されているため、充填材21がこの側面に全体的に接する場合に比べて、発光素子7から発せられる光が充填材21の内部に伝搬するのを抑制することができる。こうすることで、充填材21の内部に伝搬した光が、発光素子アレイ1上の予定しない位置から漏れ出ることを抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。
例えば、上記実施形態では、図2及び図3に示すように、発光素子7のp型半導体領域(p型クラッド層15及び電流拡散層17)とn型半導体領域(n型クラッド層13)との間に順方向電圧を印加するために、電流拡散層17上に表面電極9を接続し、基板3上に裏面電極23を接続しているが、これに限定されるものではない。例えば、図示しないが、基板3上に裏面電極23を設けず、n型クラッド層11の上面を露出させて、この露出部分に裏面電極23を接続するように設けてもよい。
また、上記実施形態おける発光素子7は、DBR層5側からn型半導体領域及びp型半導体領域を順に形成しているが、これに限定されるものではない。例えば、逆に、DBR層5側からp型半導体領域及びn型半導体領域を順に形成してもよい。この場合、DBR層5及び基板3にp型不純物をドーピングし、p型の導電性を有するようにする。
また、発光素子7は、p型半導体領域とn型半導体領域とによってpn接合領域が形成される限り、上記実施形態のようにn型半導体領域とp型半導体領域との間に活性層13等の他の層を設けた構成や、逆に活性層13を省略した構成にしてもよい。
また、上記実施形態に係る発光素子アレイ1は基板3を備えているが、例えば、上記実施形態の製造方法における図5(e)までの工程を実施した後に、レーザーリフトオフ法等を用いて基板3とDBR層5とを分離し、基板3を備えない発光素子アレイ1を形成してもよい。この場合、裏面電極23はDBR層5の下面に形成するとよい。
また、発光素子7を構成する半導体材料は、上記実施形態に限定されるものではなく、例えば、所望の発光波長を有するように適宜選択すればよい。また、DBR層5を構成する半導体材料は、例えば、発光素子7から発せられる光に対して高い反射性を有するように適宜選択すればよい。また、上記実施形態では、基板3としてGaAs基板を用いているが、DBR層5及び発光素子7の各半導体層を結晶成長可能なものである限り、特に限定されるものではない。
1 発光素子アレイ
3 基板
5 DBR層
7 発光素子
9 表面電極
23 裏面電極
3 基板
5 DBR層
7 発光素子
9 表面電極
23 裏面電極
Claims (3)
- DBR層と、
少なくとも一層のn型半導体層からなるn型半導体領域及び少なくとも一層のp型半導体層からなるp型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともに前記DBR層に接するように設けられた複数の発光素子と、
を備えることを特徴とする、発光素子アレイ。 - 半導体基板をさらに備え、
前記DBR層は、前記半導体基板の一方の主面上に設けられていることを特徴とする、請求項1に記載の発光素子アレイ。 - 前記p型半導体領域及び前記n型半導体領域のうちの一方に接続された第一電極と、
前記半導体基板の他方の主面上に設けられた第二電極と、
をさらに備え、
前記第一電極が接続された前記p型半導体領域及び前記n型半導体領域のうちの一方と、前記DBR層との間に、前記p型半導体領域及び前記n型半導体領域のうちの他方が配置されていることを特徴とする、請求項2に記載の発光素子アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009177483A JP2011035031A (ja) | 2009-07-30 | 2009-07-30 | 発光素子アレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009177483A JP2011035031A (ja) | 2009-07-30 | 2009-07-30 | 発光素子アレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011035031A true JP2011035031A (ja) | 2011-02-17 |
Family
ID=43763843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009177483A Pending JP2011035031A (ja) | 2009-07-30 | 2009-07-30 | 発光素子アレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011035031A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012117795A1 (ja) * | 2011-03-03 | 2012-09-07 | 昭和電工株式会社 | 発光ダイオード |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072070A (ja) * | 2002-06-11 | 2004-03-04 | Ricoh Co Ltd | 半導体発光素子の製造方法および半導体発光素子および面発光型半導体レーザ素子の製造方法および面発光型半導体レーザ素子および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2008053476A (ja) * | 2006-08-25 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体チップおよびその製造方法 |
-
2009
- 2009-07-30 JP JP2009177483A patent/JP2011035031A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072070A (ja) * | 2002-06-11 | 2004-03-04 | Ricoh Co Ltd | 半導体発光素子の製造方法および半導体発光素子および面発光型半導体レーザ素子の製造方法および面発光型半導体レーザ素子および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2008053476A (ja) * | 2006-08-25 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体チップおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012117795A1 (ja) * | 2011-03-03 | 2012-09-07 | 昭和電工株式会社 | 発光ダイオード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994758B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
US8334153B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
JP5304662B2 (ja) | 発光素子 | |
JP5012187B2 (ja) | 発光装置 | |
JP5776535B2 (ja) | Iii族窒化物半導体発光素子 | |
JP4920249B2 (ja) | Iii族窒化物系化合物半導体発光素子 | |
US8040463B2 (en) | Semiconductor light-emitting device | |
JP2013026451A (ja) | 半導体発光素子 | |
JP2006210730A (ja) | 発光素子 | |
JP5729328B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
KR101000276B1 (ko) | 반도체 발광소자 | |
CN111477647A (zh) | 发光元件及其制造方法 | |
JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
JP5298927B2 (ja) | 発光素子 | |
JP2005086137A (ja) | GaN系発光ダイオード | |
JP2011035031A (ja) | 発光素子アレイ | |
JP6190591B2 (ja) | 半導体発光素子 | |
JP2005347493A (ja) | 半導体発光素子 | |
JP2019046971A (ja) | 発光装置の製造方法 | |
JP2010177446A (ja) | 発光素子 | |
KR20110088818A (ko) | 수직형 반도체 발광소자 및 그 제조방법 | |
JP2010021491A (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
JP2010177447A (ja) | 発光素子アレイ及びその製造方法 | |
JP5751983B2 (ja) | 半導体発光素子アレイ及び車両用灯具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |