JP2011023719A - 鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 - Google Patents

鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 Download PDF

Info

Publication number
JP2011023719A
JP2011023719A JP2010157590A JP2010157590A JP2011023719A JP 2011023719 A JP2011023719 A JP 2011023719A JP 2010157590 A JP2010157590 A JP 2010157590A JP 2010157590 A JP2010157590 A JP 2010157590A JP 2011023719 A JP2011023719 A JP 2011023719A
Authority
JP
Japan
Prior art keywords
layer
blm
chip
metal pad
final
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010157590A
Other languages
English (en)
Other versions
JP6043466B2 (ja
Inventor
Timothy Harrison Daubenspeck
ティモシー・ハリソン・ドーバンスペック
Jeffrey P Gambino
ジェフリー・ピー・ガンビーノ
Wolfgang Sauter
ウォルフガング・ソーター
Christopher David Muzzy
クリストファー・デービッド・マジー
David L Questad
デービッド・エル・クエスタッド
Timothy Dooling Sullivan
ティモシー・ドーリング・サリバン
Fortier Paul
ポール・フォティア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011023719A publication Critical patent/JP2011023719A/ja
Application granted granted Critical
Publication of JP6043466B2 publication Critical patent/JP6043466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 制御崩壊チップ接続（Ｃ４）構造体及び製造方法、及び、より具体的には、鉛フリーＣ４相互接続の信頼性を改善するための構造体及び方法を提供する。
【解決手段】 構造体は、ボール制限メタライゼーション（ＢＬＭ）層と、ＢＬＭ層の上に形成された制御崩壊チップ接続（Ｃ４）はんだボールとを含む。さらに、構造体は、ＢＬＭ層の下に最終金属パッド層を含み、最終金属パッド層の下にキャップ層を含む。さらにまた、構造体は、Ｃ４はんだボールの下に、最終金属パッド層とＢＬＭ層及びキャップ層のうちの１つとの間に形成されたエア・ギャップを含む。
【選択図】 図７

Description

本発明は、一般に、構造体及び製造方法に関し、より具体的には、鉛フリーＣ４相互接続の信頼性を改善するための構造体及び方法に関する。
Ｃ４（制御崩壊チップ接続、Controlled Collapse ChipConnection）相互接続の信頼性は、有機基板上のチップの製品信頼性にとって重要な要因である。しかし、Ｃ４は特定の状況下で故障を起こすことが知られている。Ｃ４信頼性に関わる１つの故障の状態は、チップとラミネートとの間の熱的不整合に起因するはんだ疲労である。例えば、ＰｂフリーＣ４は、フリップ・チップ・プラスチック・ボール・グリッド・アレイ（ＦＣＰＢＧＡ）有機ラミネート・パッケージングに用いられたときには、熱膨張率（ＣＴＥ）不整合による応力を、下のチップ・レベルのバック・エンド・オブ・ライン（ＢＥＯＬ）に伝達する傾向がある。このことは、誘電体のひび割れ及び構造破壊をもたらす可能性があり、信頼性リスクを生じさせる。このチップ−パッケージ相互作用（ＣＰＩ）問題は、今日の集積回路製造業者が直面する信頼性問題として、新たに生じ始めている。
Ｃ４信頼性に影響する第２の故障の状態は、鉛フリーはんだへの移行によって引き起こされるものであり、これは「ホワイト・バンプ」を生じさせる。「ホワイト・バンプ」とは、チップ接合中又はチップが有機ラミネートに接合された後の他の熱処理中における垂直方向の応力の平行移動によって生じる、パッケージ内のチップひび割れ問題を指す用語である。より詳細には、「ホワイト・バンプ」は、熱サイクル中のＳｉチップと有機キャリアとの間のＣＴＥ不整合によって生じる応力に起因する、チップＢＥＯＬメタライゼーションの剥離（tearout）である。この剥離は、Ｃ４がチップをキャリアに強固に接続するチップ接合リフローの冷却時に生じることが分かっている。ホワイト・バンプは、ホワイト・バンプを含む構造体が電気的な「開放」として試験を行う場合も行わない場合もあるため、信頼性問題を提起する。
一例として、より大型のチップ・サイズ及び有機ラミネートＦＣＰＢＧＡパッケージでは、ラミネートとチップとの間のＣＴＥ不整合が、熱処理中に、チップ・レベルのひび割れと薄膜の層間分離とをもたらす場合がある応力を生じさせる。１つの故障メカニズムは、個々のＣ４バンプ部位における、チップ取り付け処理中の剪断応力に関するものであり、その剪断応力によって、はんだボールの直下にある凝集薄膜又は接着性薄膜の故障を誘発するのに十分な大きさの引張り応力が生じる。応力がチップＢＥＯＬの強度を超えることを許せば、チップの損傷が生じることになる。例として、モジュール・レベルの応力が、ＰｂフリーＣ４相互接続の下のチップ・レベルＢＥＯＬのひび割れを誘発することがある。ひび割れは、一旦引き起こされると、近接するＢＥＯＬ構造体を通じて横方向に伝わる可能性があり、「ホワイト・バンプ」故障状態を生じさせる。
ホワイト・バンプ問題は、Ｐｂフリー技術において特に深刻であるが、それはＰｂフリーのバンプが剛性をもつためである。さらに、ホワイト・バンプ問題は、特にコーナーのＣ４に影響することがある。さらに、より小さなＣ４（例えば、１５０μｍ以下のピッチのもの）の場合には、チップのスタンドオフ高さが低いため、ホワイト・バンプ問題はより深刻なものとなる。
したがって、当該技術分野において、上述された欠点及び制限を克服する必要性が存在する。
本発明の第１の態様においては、集積回路（ＩＣ）パッケージング構造体を製造する方法は、少なくとも１つのポリイミド層を形成するステップと、金属パッドへの最終ビアと少なくとも１つの支持ショルダとを設けるように少なくとも１つのポリイミド層をエッチングするステップとを含む。さらに、本方法は、最終ビア内に、金属パッドと少なくとも１つのポリイミド層の一部とに少なくとも接触するボール制限メタライゼーション（ＢＬＭ）層を形成するステップと、制御崩壊チップ接続（Ｃ４）はんだボールが少なくとも１つの支持ショルダによって支持されるように、Ｃ４はんだボールをＢＬＭ層の上に形成するステップとを含む。
本発明の１つの付加的な態様は、各々が最終ビアをもつ複数のボール制限メタライゼーション（ＢＬＭ）−制御崩壊チップ接続（Ｃ４）構造体を有するフリップ・チップ・プラスチック・ボール・グリッド・アレイ構造体を設計する方法を含む。方法は、複数のＢＬＭ−Ｃ４構造体の各々のチップ縁部側におけるＢＬＭ縁部及び最終ビア縁部の直下のバック・エンド・オブ・ライン（ＢＥＯＬ）層内において配線及びビア接続のための制限ゾーンを用いて、制限ゾーンが配線及びビア接続を含まないようにするステップを含む。
本発明の１つの付加的な態様において、集積回路（ＩＣ）パッケージング構造体は、ボール制限メタライゼーション（ＢＬＭ）層と、ＢＬＭ層の上に形成された制御崩壊チップ接続（Ｃ４）はんだボールとを含む。さらに、構造体は、ＢＬＭ層の下の最終金属パッド層と、最終金属パッド層の下のキャップ層とを含む。さらに、構造体は、Ｃ４はんだボールの下において、最終金属パッド層とＢＬＭ層及びキャップ層の一方との間に形成されたエア・ギャップを含む。
本発明の更なる態様においては、構造体は、各々が制御崩壊チップ接続（Ｃ４）はんだボールを収容するようにチップ上に構成され配置された複数のボール制限メタライゼーション（ＢＬＭ）を含む。少なくともチップのコーナーに位置する複数のＢＬＭのサブセットの、中立点までの距離（ＤＮＰ）軸線方向の寸法は、チップの複数のＢＬＭのうち残りのＢＬＭのＤＮＰ軸線方向の寸法に比べて小さく、それにより、複数のＢＬＭのサブセットの１つに収容された前記Ｃ４はんだボールは卵型形状を呈する。
本発明の更なる態様においては、集積回路（ＩＣ）パッケージング構造体は、ＢＬＭ周縁部を有するボール制限メタライゼーション（ＢＬＭ）層と、ＢＬＭ層の上に形成された制御崩壊チップ接続（Ｃ４）はんだボールと、金属パッド層周縁部を有するＢＬＭ層の下の金属パッド層とを含む。金属パッド層周縁部は、Ｃ４はんだボールの少なくともチップ縁部側において、金属パッド層に平行な方向にＢＬＭ周縁部を越える。
本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による、エア・ギャップを有するＣ４構造体の例示的な上面図を示す。 本発明の付加的な態様による、エア・ギャップを有するＣ４構造体の例示的な上面図を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の付加的な態様による例示的な処理ステップ及び関連する構造体を示す。 本発明の態様による、エア・ギャップを有するＣ４構造体を形成するのに用いられる例示的なマスクの上面図を示す。 本発明の態様による、エア・ギャップを有するＣ４構造体を形成するのに用いられる例示的なマスクの上面図を示す。 本発明の態様による、エア・ギャップを有するＣ４構造体を形成するのに用いられる例示的なマスクの上面図を示す。 本発明の態様による、エア・ギャップを有するＣ４構造体を形成するのに用いられる例示的なマスクの上面図を示す。 プロセス・オブ・レコード（ＰＯＲ）Ｃ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的なＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 本発明の付加的な態様による、支持ショルダを有する例示的な中間処理ステップ及びＣ４構造体を示す。 ＰＯＲ Ｃ４構造体についての応力プロットを示す。 本発明の付加的な態様による、支持ショルダを有する例示的なＣ４構造体についての応力プロットを示す。 本発明の付加的な態様による、支持ショルダを有する例示的なＣ４構造体についての応力プロットを示す。 本発明の付加的な態様による、ＰＯＲ Ｃ４構造体及び卵型Ｃ４構造体を示すチップの例示的な上面図及び側面図である。 剪断応力の軸線を示す、細長い（又は卵型の）Ｃ４構造体の例示的な上面図を示す。 ラミネートに取り付けられたＰＯＲ Ｃ４構造体及び例示的な細長いＣ４構造体を含むチップを示し、冷却時にＣ４構造体に生じる応力を示す。 最終ビア縁部及びＢＬＭ縁部に生じる応力を示す、Ｃ４構造体についての応力プロットを示す。 異なるＢＬＭ直径について、最終ビア直径に対する冷却されたチップにおける相対応力のプロットを示す。 ＰＳＰＩ層の厚さに対するチップの相対応力のプロットを示す。 垂直方向オフセット接続を示す例示的なＣ４構造体を示す。 垂直方向オフセット接続を有する図５０の例示的なＣ４構造体についての応力プロットを示す。 高応力領域に配置されたビアを有するＰＯＲ Ｃ４設計を示す。 本発明の態様による、高応力領域を越えてビアを配置するように設計された例示的なＣ４構造体を示す。 本発明の態様による、高応力領域を越えてビアを配置するように設計された例示的なＣ４構造体を示す。 本発明の態様による、Ｃ４構造体設計のためのグラウンドルール・パラメータを示す。 本発明の態様による、Ｃ４構造体設計のためのグラウンドルール・パラメータを示す。 本発明の態様による、ＰＯＲ金属パッド及び延長された金属パッドを有するチップを示す。 本発明の態様による、ＰＯＲ金属パッド及び延長された金属パッドを有するチップを示す。 ＰＯＲ金属パッドを有するＣ４構造体についての応力プロットを示す。 本発明の態様による、延長された金属パッドを有するＣ４構造体についての応力プロットを示す。 半導体の設計、製造、及び／又は試験に用いられる設計プロセスのフロー図である。
本発明は、以下の詳細な説明において、本発明の例示的な実施形態の非限定的な例として、記載されている複数の図面を参照して説明される。
本発明は、一般に、構造体及び製造方法に関し、より具体的には、鉛フリーＣ４相互接続の信頼性を改善するための構造体及び方法に関する。本発明の１つ又は複数の態様を実装することにより、ＣＰＩひび割れを防止又は低減することができる。さらに、本発明の実装によって、ホワイト・バンプの形成を低減又はなくすことになる。
ＣＰＩ（チップ・パッケージング相互作用）ひび割れは、「集積化」の問題点であり、要因の中でも、ＢＥＯＬチップ・レベル保全性と、薄膜の凝集性と、界面の接着性と、チップ・サイズと、最終チップ・レベルのパッド／ビア・モジュール設計と、はんだバンプＢＬＭの寸法、タイプ、及び／又は配向と、ウェハ仕上げ処理、例えばダイシングと、チップ接続プロセス並びに接合及び組立（Ｂ＆Ａ）プロセス、及びパッケージ・ラミネート構造による影響を受けることがある。例えば、Ｃ４技術をＦＣＰＢＧＡに用いた場合、顕著な信頼性故障の状態は、（例えば、ＤＮＰから５ｍｍより大きい）Ｃ４における引張り応力に誘発される破断であり、これは、ＣＴＥの回転応力に応答して、チップ中心から離れたＣ４側で始まる。これは、下層のＢＥＯＬレベルの破断、及び、Ｃ４の電気的開放故障につながる。
本発明の態様によれば、Ｃ４構造体は、ＣＰＩひび割れ及びホワイト・バンプの形成を防止又は低減する特徴を持つように設計することができる。例えば、実施形態においては、Ｃ４構造体にエア・ギャップを設けて、Ｃ４構造体を、より柔軟で、かつ、ＣＰＩひび割れ及びホワイト・バンプ形成を起こしにくくすることができる。付加的に（又は代替的に）、側壁支持構造を有するＣ４構造体を形成することができ、これにより、Ｃ４構造体が、ＣＰＩひび割れ及びホワイト・バンプ形成を起こしにくい状態になる。さらにまた、実施形態においては、Ｃ４構造体は、より柔軟で、かつ、ＣＰＩひび割れ及びホワイト・バンプ形成を起こしにくくなるように、卵型Ｃ４はんだボールを含むことができる。本発明の更なる態様によれば、Ｃ４構造体は、「制限」ゾーンを持つように設計することができ、制限ゾーンには、ビア又は配線を詰め込むことによって生じることがあるＣＰＩひび割れ及び／又はホワイト・バンプ形成を防止するために、ビア又は配線が配置されない。また、実施形態においては、ＣＰＩひび割れ及びホワイト・バンプ形成を防止するために、少なくともチップ縁部に向かう方向に、（上から見た場合に）ＢＬＭパッドを越えてパッド層（例えば、アルミニウム・パッド層）を延ばすことができる。
エア・ギャップ
本発明の１つの態様によれば、Ｃ４構造体は、パッド構造体（例えば、最終アルミニウム・パッド又はＢＬＭ層）を含み、パッド構造体は、通常はひび割れ及びホワイト・バンプをもたらすような接合（又は他の熱的ＣＰＩ）応力がＣ４構造体に及ぼされる前に、柔軟性（例えば、曲がりやすさ）がパッド（例えば、最終アルミニウム・パッド層又はＢＬＭ層）に与えられるように、エア・ギャップ上のパッド構造体の幅全体にわたってほとんど支持されない。実施形態においては、エア・ギャップは、アルミニウム・パッド層とボール制限メタラジ（ＢＬＭ）捕捉パッド・メタライゼーションとの間に形成される。別の実施形態においては、エア・ギャップは、アルミニウム・パッド層とアルミニウム・パッド層の下の層（例えば、キャップ窒化物層）との間に形成される。本発明は、構造体及び構造体を作るプロセスの両方を含み、構造体は、例えばＣ４ＮＰといったいずれかのドライＣ４プロセス技術又は他のいずれかのはんだ配置プロセスに組み入れることが可能な、「自立型」ＢＬＭ捕捉パッド・メタライゼーション薄膜を含む。構造体自体は、さらに、めっきＣ４にも有用な場合がある。
図１−図６は、中間の処理ステップを示し、図７は、処理ステップと、頑丈な最終ＢＬＭ捕捉パッド構造体を有するＣ４構造体とを示しており、ＢＬＭ捕捉パッドはその幅全体にわたってほとんど支持されない。本発明の１つの実施形態によれば、最終ＢＬＭ捕捉パッド構造体は、通常はひび割れ及びホワイト・バンプをもたらすような接合（又は他の熱的ＣＰＩ）応力がその一部に及ぼされる前に、パッドに柔軟性（例えば、曲がりやすさ）が与えられる。より具体的には、図１−図７の実施形態によって、ＢＬＭ捕捉パッドとアルミニウム・パッドとの間にエア・ギャップが形成される。サブ・パッド・ビア、パッド形成、最終チップ・レベル・ビア、及びＢＬＭはんだパッド最終レベル処理（即ち、Ｃ４及びＢＬＭの形成）の、４つのマスキング・レベルを用いる標準的なプロセス・オブ・レコード（ＰＯＲ）手順とは対照的に、図１−図７の実施形態は、以下でさらに説明されるように、３つのマスキング・レベル、例えば、貫通ビア・マスク、アルミニウム・パッド・マスク、及びＢＬＭマスクのみが必要であるという利点をもつ。
図１は、本発明に用いるための中間構造体を示す。構造体は、誘電体層５（例えば、高誘電率の絶縁体薄膜又は二酸化シリコン）内に形成された銅金属レベル１０を含む。誘電体層５及び銅レベル１０の上にキャップ層１５が堆積される。実施形態においては、キャップ層１５は、例えば、窒化物薄膜などの、銅配線レベルのための標準的なキャッピング層、例えば高密度プラズマ（ＨＤＰ）窒化物とすることができる。さらに、実施形態においては、キャップ層１５は、例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）プロセス又は低圧化学気相堆積（ＬＰＣＶＤ）を用いて堆積させることができる。ＨＤＰキャップ層１５は、単層とすることも複数の層とすることもできる。例えば、ＨＤＰキャップ層１５は、窒化物キャップ層の上に形成された酸化物層の上に形成された窒化物層を含むことができる。図１の例では、酸化物層は厚さ約０．４５μｍとすることができ、第２の窒化物層は厚さ約０．４０μｍとすることができるが、本発明においては他の厚さも考慮される。
さらに、図１に示されるように、キャップ層１５に感光性ポリイミド（ＰＳＰＩ）層２０が塗布される（例えば、スピン塗布される）。図１の例示的な実施形態では、ＰＳＰＩ層２０の厚さを約９μｍとすることができるが、本発明においては他の厚さも考えられる。ＰＳＰＩ層２０は、当業者によって知られている従来の手法で露光及びベークされる。
図２に示されるように、ＰＳＰＩ層２０は現像及び硬化されており、従来のリソグラフィ・プロセス（例えば、フォトレジストを用いたマスキング及びエッチング）を用いて、パターン転写と、エッチング、例えば反応性イオン・エッチング（ＲＩＥ）とを行い、ＨＤＰ窒化物キャップ層１５を通って最終金属銅レベル１０に達する開口部３７を形成する。ＰＳＰＩ層２０の残りの部分と開口部３７内の最終銅層１０の上に、例えば、物理気相堆積（ＰＶＤ）プロセスを用いてアルミニウム・パッド２５を堆積させ、続いて、レジスト・マスクの剥離及び洗浄が行われる。
図２においてさらに示されるように、アルミニウム・パッド２５上にスピン・オン・ガラス（ＳＯＧ）層が形成される。実施形態においては、ＳＯＧ層３０の厚さを約２−５μｍとすることができるが、本発明においては他の厚さも考慮されている。次いで、アルミニウム・パッド２５の（ＰＳＰＩ層２０上にある）「部分」３５及びＰＳＰＩ層２０の上のＳＯＧを取り除くために、例えば化学機械研磨／平坦化（ＣＭＰ）プロセスを用いてＳＯＧ層を平坦化する。このプロセスによって、アルミニウム・パッドで覆われた開口部３７を充填するＳＯＧ層３０が残る。ＳＯＧ層３０は、ＣＭＰプロセスを用いて制御可能な形状を有し、それにより形状は、例えば（示されるように）凹ませる、隆起させる、及び／又はテーパ状にされる。
図３に示されるように、例えば標準的なＰＶＤプロセス（例えば、ＴｉＷ／Ｃｕ／Ｎｉ）を用いて、図２に示される構造体の上に捕捉パッド・ボール制限メタライゼーション（ＢＬＭ）４０（アンダー・バンプ・メタラジ（ＵＢＭ）とも呼ばれる）が堆積される。ＢＬＭ捕捉パッドの形状を定めるために、ＢＬＭ４０に捕捉パッド・レジスト・マスク４５（例えば、ブロック・マスク・レジスト）が塗布される。
図４に示されるように、捕捉パッド・レジスト・マスク４５は、例えば標準的な捕捉パッド・ウェット・エッチング・プロセスを用いて、ＢＬＭ４０に転写される。図４に示されるように、捕捉パッド・レジスト・マスク４５を越えるＢＬＭ４０の部分は、エッチング・プロセスによって除去されている。図５に示されるように、捕捉パッド・レジスト・マスク４５は、従来のプロセスを用いて剥離される。
図６に示されるように、ＳＯＧウェット・エッチング・プロセスを行って、ＢＬＭ４０の下のＳＯＧを除去し、ギャップ５０を形成する。本発明の態様によれば、例えば（以下でさらに説明される図１２及び図１３に示されるように）２つの側部が開口部３７より小さい捕捉パッド・レジスト・マスク４５を用いることによって、ウェット・エッチングはＳＯＧに達する。付加的に（又は代替的に）、実施形態においては、ＢＬＭ４０は、スロット型開口部を有するように設計することができ、その開口部を通してＳＯＧをエッチングして除去することができるが、これもまた以下でさらに説明される。
図７に示されるように、自立するＢＬＭ４０の上に、Ｃ４ Ｐｂフリーはんだバンプ５５が配置、例えば堆積される。この実施形態においては、ギャップ５０は、Ｃ４ Ｐｂフリーはんだバンプ５５の下のＢＬＭ４０とアルミニウム・パッド２５との間に存在する。
図８−図１０は、中間の処理ステップ及び関連する構造体を示し、図１１は、頑丈な最終アルミニウム・パッド構造体をもたらすＣ４構造体及び処理ステップを示しており、最終アルミニウム・パッド構造体は、エア・ギャップ上の最終アルミニウム・パッド構造体の幅全体にわたってほとんど支持されない。図８−図１１の実施形態によって、ＢＬＭ捕捉パッドとアルミニウム・パッドとの間にエア・ギャップが形成される。本発明の実施形態によれば、エア・ギャップは、通常はひび割れ及びホワイト・バンプをもたらすような接合（又は他の熱的ＣＰＩ）応力がその一部に及ぼされる前に、パッドに柔軟性（例えば、曲がりやすさ）を与える。さらに、図８−図１１の実施形態によれば、図１−図７の実施形態で用いられるＳＯＧ層３０の代わりに、第２のＰＳＰＩ層が用いられる。
図８に示されるように、ＰＳＰＩ層２０は、現像及び硬化され、従来のリソグラフィ・プロセス（例えば、フォトレジストを用いたマスキング及びエッチング）を用いて、パターン転写と、エッチング、例えば反応性イオン・エッチング（ＲＩＥ）とを行い、ＨＤＰ窒化物キャップ層１５を通って金属銅レベル１０に達する開口部３７を形成する。ＰＳＰＩ層２０の一部と開口部３７内の最終銅層１０の上に、例えば、物理気相堆積（ＰＶＤ）プロセスを用いてアルミニウム・パッド２５を堆積させ、続いて、レジスト・マスク（図示せず）の剥離及び洗浄が行われる。
図８においてさらに示されるように、アルミニウム・パッド２５とＰＳＰＩ層２０の一部の上に第２のＰＳＰＩ層６０が形成される。実施形態においては、第２のＰＳＰＩ層６０の厚さを約９μｍとすることができるが、本発明においては他の厚さも考慮されている。
図９に示されるように、次いで、第２のＰＳＰＩ層６０を露光及び現像して、ＢＬＭ支持のために、アルミニウム・パッド２５の上にＰＳＰＩブロック６５を形成する。第２のＰＳＰＩ層６０は制御することが可能であり、ＰＳＰＩブロック６５の形状は、例えば凹ませる、（示されるように）隆起させる、及び／又はテーパ状にするといったことができる。さらに、ＰＳＰＩブロック６５は、形状を維持するために部分的に硬化されるが、溶剤（例えば、中温のＮＭＰ又は同等物）による後の除去に対しては可溶性を保つ。さらに、図９に示されるように、例えば標準的なＰＶＤプロセス（例えば、ＴｉＷ／Ｃｕ／Ｎｉ）を用いて、ＰＳＰＩブロック６５とアルミニウム・パッド２５の一部との上に捕捉パッド・ボール制限メタライゼーション（ＢＬＭ）４０が堆積される。ＢＬＭ捕捉パッド形状を定めるために、ＢＬＭ４０に捕捉パッド・レジスト・マスク、例えばブロック・マスク・レジスト（図示せず）が塗布される。
図１０に示されるように、ＰＳＰＩの溶剤による除去又はウェット・エッチング・プロセスを行って、ＢＬＭ４０の下のＰＳＰＩブロック６５を除去する。このプロセスによって、ギャップ５０が形成される。本発明の態様によれば、例えば（以下でさらに説明される図１２及び図１３に示されるように）２つの側部が開口部３７より小さい捕捉パッド・レジスト・マスク（図８−図１０では図示せず）を用いることによって、ウェット・エッチングはＰＳＰＩブロック６５に達する。付加的に（又は代替的に）、実施形態においては、ＢＬＭ４０は、スロット型開口部を有するように設計することができ、その開口部を通してＰＳＰＩブロック６５をエッチングして除去することができるが、これもまた以下でさらに説明される。
図１１に示されるように、図１０の自立するＢＬＭ構造体４０上に、Ｃ４はんだバンプ５５が配置される。より具体的には、Ｃ４はんだバンプ５５は、自立するＢＬＭ構造体４０の中に堆積され、ギャップ５０の上に存在する。プロセスは、例えば当業者に知られているＣ４ＮＰ転写プロセスを用いることを含むことができる。
図１２及び図１３は、本発明の態様によるＣ４構造体の上面図を示す。図から分かるように、図１２は断面線１１−１１を含み、これは、図１２の表示に対する図１１の表示を示す。以下でさらに説明されるように、図１２の実施形態は、ＳＯＧ及び／又はＰＳＰＩを除去してギャップ５０を形成するのを助けるスロット付きＢＬＭパッド４０を含む。図１２の実施形態においては、ＳＯＧ及び／又はＰＳＰＩは、ＢＬＭパッド４０のスロット６３を通して、及び／又は、ＢＬＭパッド４０の２つの側部（図１２に示される上側及び下側）にあるＨＤＰ窒化物への開口部を通して、除去することができる。
対照的に、図１３の実施形態は、スロット付きＢＬＭパッド４０を含まない。その代わりに、図１３の実施形態では、ＳＯＧ及び／又はＰＳＰＩは、ＢＬＭパッド４０の２つの側部（図１３に示される上側及び下側）にあるＨＤＰ窒化物への開口部を通して除去することができる。さらに、これらの開口部は、図１１のページに対して直角に延びるｚ軸に沿っていることが理解される。
図４を参照して説明されたように、ＢＬＭ捕捉パッド・マスク４５は、例えば開口部マスク・イメージ（図２に示される開口部３７を形成するのに用いられる）の２つの側部において、開口部マスク・イメージより小さくすべきである。図１２に示されるそれぞれのマスクのこうした構成によって、ＢＬＭ捕捉パッド４０は、例えば２つの側部において窒化物層への開口部と比べて小さく形成され、材料（例えば、ＳＯＧ及び／又はＰＳＰＩ）を完全に除去することが可能になる。ＨＤＰ窒化物への開口部は、アルミニウム・パッド２５がＰＳＰＩ層２０の上に載っている領域と、ＢＬＭパッド４０の底部、例えばアルミニウム・パッド２５が下の銅パッド１０上にあってＰＳＰＩ層２０の上にはないエリア、即ち図１２に示される下側のエリアとの間に位置する。さらに、上述のように、図１２の実施形態は、スロット６３を有するスロット付きＢＬＭパッド４０を含む。スロット６３は、さらに材料（例えば、ＳＯＧ及び／又はＰＳＰＩ）の完全な除去を可能にする。
図１３の例示的な実施形態では、材料（例えば、ＳＯＧ及び／又はＰＳＰＩ）の完全除去は、上述されたＨＤＰ窒化物への開口部を通じて行われる。さらに、図１２及び図１３の例示的な実施形態の各々は、材料（例えば、ＳＯＧ及び／又はＰＳＰＩ）の完全除去を可能にするための上述されたＨＤＰ窒化物への開口部を含むが、本発明においては、材料の除去をＢＬＭパッド４０のスロット６３のみを通して行うことができることが考慮されている。即ち、本発明は、実施形態において、ＢＬＭ捕捉パッド・マスク４５が（開口部３７の形成に用いられた）開口部マスク・イメージのいずれの側においても開口部マスク・イメージより小さくないことを考慮している。このような構成では、ＨＤＰ窒化物への開口部は、例えば両側に設けられず、材料（例えば、ＳＯＧ及び／又はＰＳＰＩ）の完全除去は、ＢＬＭパッドのスロットを通じてのみ行われる。
図１４−図１９は、中間の処理ステップを示し、図２０は、処理ステップと、頑丈な最終アルミニウム・パッド構造体をもたらすＣ４構造体を示しており、最終アルミニウム・パッド構造体はエア・ギャップ上のパッド構造体の幅全体にわたってほとんど支持されない。本発明の１つの実施形態によれば、エア・ギャップは、通常はひび割れ及びホワイト・バンプをもたらすような接合（又は他の熱的ＣＰＩ）応力が構造体に及ぼされる前に、パッドに柔軟性（例えば、曲がりやすさ）を与える。
図１４は、本発明を構成するための中間構造体を示す。構造体は、誘電体層５（例えば、高誘電率の絶縁体薄膜又は二酸化シリコン）内に形成された銅金属レベル１０を含む。誘電体層５の上に、高密度プラズマ（ＨＤＰ）キャップ層１５が堆積される。ＨＤＰキャップ層１５は、バルク窒化物層１７、バルク酸化物層１８、及びキャップ窒化物層１９を含むことができる。図１４の例では、バルク酸化物層１８は厚さ約０．４５μｍとすることができ、バルク窒化物層１７は厚さ約０．４０μｍとすることができるが、本発明においては他の厚さも考慮される。さらに、図１４に示されるように、パターン転写と、エッチング、例えば反応性イオン・エッチング（ＲＩＥ）とを行って、キャップ窒化物層１９に達する開口部３７を形成する。
図１５に示されるように、開口部３７の内部を含む図１４の構造体の上にＳＯＧ層３０が塗布される。ＳＯＧレジスト・マスク７０が、ＳＯＧ層３０の上に形成され、当業者にはよく知られているリソグラフィ・プロセスを用いる従来の手法で露光及び現像される。
図１６に示されるように、パターン転写と、エッチング、例えばＲＩＥプロセスとを行って、ＳＯＧ層３０を成形し、ＳＯＧブロック７５を形成する。このプロセスはまた、ＨＤＰ窒化物キャップ層１９の開口部分をエッチングし（即ち、オーバーエッチング）、銅パッド１０を露出させる。図１７に示されるように、当業者にはよく知られている従来のリソグラフィ及びエッチング・プロセス、例えばレジスト及びＲＩＥプロセスを用いて、ＳＯＧブロック７５、露出した銅パッド１０、及び窒化物キャップ層１５の一部の上に、アルミニウム・パッド２５が形成される。
図１８に示されるように、エッチング・プロセス、例えばウェット・エッチング・プロセスを行って、アルミニウム・パッド２５の下のＳＯＧブロック７５を除去する。このプロセスによってギャップ５０が形成される。本発明の態様によれば、（図３に示される補足パッド・レジスト・マスク４５の形成と同様の方法で）例えば２つの側部が開口部３７（図１４）より小さいアルミニウム・パッド・マスク（以下でさらに説明される）を用いることによって、ウェット・エッチングはＳＯＧブロック７５に達する。さらに、感光性ポリイミド（ＰＳＰＩ）層８０が、構造体の上に堆積され（例えば、スピン塗布され）、従来のリソグラフィ及びエッチング・プロセスを用いてエッチングされて、ＢＬＭ：Ａｌ最終ビア８３が形成される。ビア８３は、エア・ギャップ５０と位置合わせされる。
図１９に示されるように、ＰＳＰＩ層８０の上とＢＬＭ：Ａｌ最終ビア８３の内部に、ＢＬＭ層４０が堆積される。さらに、ＢＬＭ層４０の一部の上に捕捉パッド・レジスト８５が形成される。
図２０に示されるように、ＢＬＭウェット・エッチング・プロセスを行い、ＢＬＭパッド４０の一部をエッチングする。捕捉パッド・レジスト８５も剥離され、個別のＣ４ＮＰ ＢＬＭパッド４０を生成する。さらに、図２０に示されるように、例えば当業者にはよく知られているＣ４ＮＰ転写プロセスを用いて、Ｃ４ Ｐｂフリーはんだバンプ５５をＢＬＭ構造体４０の上に配置、例えば堆積させる。ＢＬＭ構造体４０は、エア・ギャップ５０の上に存在する。
図２１−図２３は、本発明の態様による、図２４に示される例示的なＣ４構造体（図２０において側面図でも示される）を形成するのに用いることができる一連の例示的なマスクを示す。図２１は、マスク９０を示しており、これは、窒化物層１７及びバルク酸化物層１８を貫通してキャップ窒化物層１９に達する開口部３７を（例えば、ＲＩＥを用いて）エッチングするのに用いられる。さらに、図２１は、当業者にはよく知られている酸化物チージング（cheesing）形状９２を示す。
図２２は、本発明の態様による、ＳＯＧブロック７５を（図１５及び図１６に示されるように）パターン形成するための例示的なマスク７０を示す。マスク７０は、図１６に示されるように、窒化物キャップ層１９の銅パッド１０上の部分をエッチングするのに用いることができる。図２２はまた、図１７に示されるようなアルミニウム・パッド２５を形成するための例示的なマスク９５を示す。マスク９５は、アルミニウム・パッド・プロセス・レベルが完成した後でＳＯＧ材料の「完全除去」が可能になるように、例えば両端において、ＳＯＧブロック７５をパターン形成するためのマスク７０より小さく設計することができる。
このように、図２２に示されるマスクを用いて、（図２０に示される）得られる構造体は、ＳＯＧブロック（及び窒化物キャップ層１９の一部）の上及びバルク窒化物層１７の上に形成されたアルミニウム・パッドの一部を含み、これはアルミニウム・パッド上側領域と呼ばれる。この部分は、（図２０に示される）得られる構造体がＳＯＧブロック７５及びバルク窒化物１７の上側に存在するアルミニウム・パッド２５を含むため、アルミニウム・パッド上側領域と呼ばれる。さらに、（図２０に示される）得られる構造体は、銅パッド１０と接する、アルミニウム・パッド「下側」領域と呼ばれるアルミニウム・パッド２５の一部を含む。この領域は、アルミニウム・パッド２５が下がって（図２０に示される）銅パッド・レベル１０上に存在するため、アルミニウム・パッド「下側」領域と呼ばれる。
図２３は、図１８に示されるように、ＰＳＰＩ層８０をエッチングしてＢＬＭ：Ａｌ最終ビア８３を形成するのに用いられる例示的なマスク９７を示す。さらに、図２３は、例示的なＢＬＭ捕捉パッド・レジスト・マスク８５を示しており、これは、図１９及び図２０に示されるようにＢＬＭ層４０の一部をエッチングするのに用いられる。
図２４は、Ｃ４はんだボール５５が、例えばＣ４ＮＰプロセスによって配置された後の構造体の例示的な上面図を示す。図２４に示されるように、最終ビアのコンタクト・エリアは、アルミニウム上側領域とＢＬＭ捕捉パッドとの間にあり、それも、図１９及び図２０において側面図で示される。
側壁支持ショルダ構造体
本発明の更なる態様によれば、Ｃ４の縁部の周りに形成された支持材料は、ホワイト・バンプを防止する好ましい応力分布を可能にする。実施形態においては、構造体、例えば支持ショルダ又はカラー構造体は、リフローの際にＣ４はんだボールが自己整合するウェハ・レベルに形成される。このようにして、Ｃ４はんだボールは、自動的に、側壁支持体（例えば、カラー構造体又は支持ショルダ）に寄りかかる。実施形態においては、側壁支持体は、Ｃ４自体の外側周縁部の下のＢＬＭ被覆のための基部として機能することによって、Ｃ４支持構造体の一部として直接形成される。実施形態において、本発明は、ハーフトーン・マスク又は薄い第２のＰＳＰＩ膜塗布プロセスを用いて、表面の面は連続しているが均一な高さではない最終カラーを形成することができる。
図２５は、支持ショルダ構造体を含まない従来のＣ４構造体１００を示す。これとは対照的に、図２６は、例示的な支持ショルダ構造体又はカラー構造体を有するＣ４構造体１０５を示す。実施形態においては、支持ショルダは、Ｃ４の縁部の周りに支持材料（例えば、ＰＳＰＩ）を含む。本発明の態様によれば、支持材料は、ホワイト・バンプを防止する好ましい応力分布を可能にする。
図２７−図３０は、図３１に示されるＣ４構造体の形成における例示的な中間処理ステップを示すものであり、これは、Ｃ４ＮＰ転写プロセスを用いる。図２７に示されるように、チップ１１０は、銅パッド層１０とＰＳＰＩ層２０とを含む。図２８に示されるように、従来のリソグラフィ及びエッチング・プロセス（例えば、テーパ状露光又はグレイトーン）を用いて、ＰＳＰＩ層２０を銅パッド層１０までエッチングし、ＢＬＭ：Ａｌパッド・ビア３７に加えて、支持ショルダ１１５を形成する。
図２９に示されるように、ＢＬＭ層４０が、開口部内部のＰＳＰＩ層２０及び銅パッド層１０の上に堆積される。従来のリソグラフィ及びエッチング・プロセスを用いて、図２９に示されるように、支持ショルダ１１５及びＢＬＭ：Ａｌパッド・ビア３７以外のＢＬＭ層４０の部分を除去する。
図３０は、Ｃ４ＮＰ転写プロセスを用いて支持ショルダ１１５及びＢＬＭ：Ａｌパッド・ビア３７の内部にＣ４はんだボール５５を配置して、図３１に示される最終Ｃ４構造体を形成することを示す。Ｃ４はんだボール５５は、図２５に示される従来のＣ４構造体に与えられる支持より大きな範囲の支持を与えるための支持ショルダ１１５によって支持される。
本発明の一実施形態により、図３２及び図３３は中間処理ステップ及び関連する構造体を示し、図３４はＣ４構造体及び処理ステップを示す。この実施形態は、「めっき」プロセスを用いてＣ４構造体を形成する。図３２は、ＢＬＭ層４０のリソグラフィ及びエッチング・プロセスを行うことなく、(上述の)図２９のプロセスに続く。即ち、図３２に示されるように、ＢＬＭ層４０は、支持ショルダ１１５及びＢＬＭ：Ａｌパッド・ビア３７を越える領域がまだエッチングされていない。さらに、図３２に示されるように、当業者にはよく知られている従来のリソグラフィ、エッチング、及び堆積プロセスを用いて、ＢＬＭ層４０の上にリストン１２０及びめっき１２５（はんだボール材料を含む）が形成される。
図３３に示されるように、リストン１２０と、支持ショルダ１１５及びＢＬＭ：Ａｌパッド・ビア３７を越えるＢＬＭ層４０の部分とは、当業者にはよく知られている従来のプロセスを用いて剥離される。図３４に示されるように、当業者にはよく知られている従来のプロセスを用いて、めっき１２５をリフローし、Ｃ４はんだボール５５を形成する。さらに、図３４に示されるように、Ｃ４はんだボール５５は、図２５に示される従来のＣ４構造体に与えられる支持より大きな範囲の支持を与えるための支持ショルダ１１５によって支持される。
図３５−図４０は、本発明の態様による、種々のショルダ支持構造を有する例示的なＣ４構造体を示す。図３５は、比較のために、上記の図３４に示されるＣ４構造体を示す。図３６は、輪郭付き（contoured）ＰＳＰＩ層１３０を有するＣ４構造体を示す。当然のことながら、輪郭付きＰＳＰＩ層１３０は、当業者には周知の従来のリソグラフィ及びエッチング・プロセス（例えば、グレイトーン・プロセス）を用いて形成することができる。グレイトーン・プロセスにより、輪郭付きＰＳＰＩ層は、２つ又はそれ以上のリソグラフィ・プロセスではなく、１ステップのリソグラフィ・プロセスを用いて形成することができる。即ち、「グレイトーン」マスクは、完全露光（マスク上の透明なエリア）ゾーンと無露光（マスク上の不透明なエリア）ゾーンとの間の遷移領域において部分的な露光をもたらすマスクである。輪郭付きＰＳＰＩ層１３０は、Ｃ４はんだボール５５の周りにおいてアンダーフィル・フローを可能にする。
図３７は、ＰＳＰＩ層２０の上に形成された追加層１３５を有する例示的なＣ４構造体を示す。追加層１３５は、ＰＳＰＩ又は別の適切な材料（例えば、ＳＯＧ、誘電体など）とすることができる。追加層１３５は、当業者にはよく知られている従来のリソグラフィ及びエッチング・プロセスを用いて形成することができる。ＢＬＭ：Ａｌパッド・ビア３７と支持ショルダ１１５とを設けるためにテーパ状エッチング・プロセス（例えば、「グレイトーン」に特化されたフォトマスク）を用いて単一のＰＳＰＩ層が形成される図３５の実施形態とは対照的に、図３７の実施形態は、追加のマスキング・ステップとエッチング・ステップとを必要とする。「グレイトーン」マスクは、完全露光（マスク上の透明なエリア）ゾーンと無露光（マスク上の不透明なエリア）ゾーンとの間の遷移領域において部分的な露光をもたらすマスクである。より詳細には、図３７の実施例に示されるように、ＢＬＭ：Ａｌパッド・ビア３７は、従来のマスキング及びエッチング・プロセスを用いて、ＰＳＰＩ層２０の中に形成される。さらに、支持ショルダ１１５は、従来のマスキング及びエッチング・プロセスを用いて、追加層１３５の中に形成される。しかしながら、２つの層（即ち、ＰＳＰＩ層２０及び追加層１３５）を用いることによって、例えば図３５の実施形態で用いられるグレイトーン・マスクを最適化する際に直面するあらゆる問題をなくすことができる。図３８−図４０は、図３５−図３７の実施形態に対応するものであるが、図３８−図４０の実施形態の各々はＢＬＭマスクを用いており、ＢＬＭ層４０は支持ショルダ１１５上には形成されない。
図４１−図４３は、Ｃ４構造体についての例示的な応力プロットを示す（各々は、同じ応力スケールである）。より詳細には、図４１は、ＰＯＲ構造体（例えば、図２５に示されるもの）の応力プロットを示す。図４２は、本発明の態様による、輪郭付きＰＳＰＩ層１３０を有する構造体（例えば、図３６に示されるもの）の応力プロットを示す。図４３は、本発明の付加的な態様による、延長されたＰＳＰＩ層２０を有する構造体（例えば、図３５に示されるもの）の応力プロットを示す。問題となる２つの高応力域が存在しており、１つは最終ポリイミド・ビア縁部の直下で下向きに延び、２つめはポリイミドの上に載った外側のＢＬＭ縁部から下向きに延びる。さらに、ＰＯＲ構造体（例えば、図４１に示されるもの）では、これらの２つの応力域は収束して、互いに強め合う場合がある。しかしながら、本発明の態様によれば、支持ショルダ１１５は、高応力領域を最終ビア縁部から移動させ、ＢＬＭ／Ｃ４構造体の限界縁部（critical edge）において、チップ接合及び熱サイクル中に生じる引張り応力に対するクッションとなる効果を有する。
図４１においてみられるように、ＰＯＲ構造体の応力は、ＢＬＭ層４０及びアルミニウム・パッド層２５の下方に位置し、図示されるように層分離の開始点を生成する。さらに、図４１に示されるように、２つの応力域は互いの上において、例えば収束し、それが、下方の配線レベルにおけるＢＥＯＬ損傷のより高いリスクを生じさせる。
対照的に、本発明の態様による構造体の応力プロットを示す図４２及び図４３の各々に示されるように、応力は、本質的にアルミニウム・パッド層２５を越えて移動しており、図４１のＰＯＲ構造体で生じるような層分離の開始点を呈することはない。さらに、図４２及び図４３に示されるように、高応力域は互いから隔てられており、これらは互いに収束することはなく、下方の配線レベルにおけるＢＥＯＬ損傷のリスクはより低くなる。さらに、図４３に示される応力領域は、図４１の応力領域と比べて、広がりがより少ない。その上、輪郭付きＰＳＰＩ層の実施形態（図４２）と延長されたＰＳＰＩ層の実施形態（図４３）との両方における全体的な応力レベルは、ＰＯＲ構造体（図４１）と比べて低い。
表１は、ＰＯＲ構造体（例えば、図２５に示されるもの）、Ｃ４の周りに輪郭付きＰＳＰＩ層１３０（又はウェッジ）（例えば、図３６に示されるもの）、延長されたＰＳＰＩ層２０（例えば、図３５に示されるもの）、及び、延長されたより高い弾性率の材料層を含むＣ４構造体について、限界層分離位置（critical delamination location）における例示的な最大相対応力レベルの結果を示す。
Figure 2011023719
卵型はんだボール
本発明の態様によれば、Ｃ４が底部及び上部において円形にならないようにＣ４の形状を変更することによって、Ｃ４にかかる応力を劇的に低減させることができる。これにより、Ｃ４疲労のリスクが低減すると共に、Ｃ４ホワイト・バンプのリスクが低減する。
より具体的には、本発明の更なる態様によれば、周縁部Ｃ４（例えば、コーナーのＣ４及び／又は縁部のＣ４）の中立点までの距離（ＤＮＰ）軸線方向のＢＬＭパッド寸法は、チップ中心エリアにおける通常のＣ４と比べて小さくされる。このようにＢＬＭパッド寸法を小さくすると、Ｃ４はんだがＢＬＭパッドに堆積したときに、Ｃ４は卵型の形状をとる。即ち、例えば、チップ上におけるチップ内側のＣ４は球形状を有することができるのに対し、本発明の付加的な態様により、チップ周縁部のＣ４は３次元卵型形状を有することができる。実施形態においては、外側の３列のＣ４は卵型形状を有することができるが、本発明においては他の構成も考慮されている。例えば、実施形態においては、チップのコーナーの外側３列のＣ４が卵型形状を有することもできる。さらに、実施形態においては、コーナーの外側３列より多いＣ４又は少ないＣ４が、本発明の態様による卵型形状を有することができる。さらに、実施形態においては、チップの縁部に沿った外側３列のＣ４が卵型形状を有することができる。さらに、実施形態においては、Ｃ４の少なくとも大部分が卵型形状を有し、及び／又は、Ｃ４の全てが卵型形状を有することができる。
卵型形状を有するＣ４をチップの周縁部（例えば、コーナー又は縁部の外側３列）に用いることにより、Ｃ４にかかる応力が低減され、このことが、相互接続のより長い熱サイクル寿命につながる。即ち、卵型形状のＣ４は、Ｃ４をより柔軟なものにする。また、卵型形状のＣ４は、ピーク応力を約６１パーセント低減する実施形態において、ＢＥＯＬ誘電体にかかる応力を低減し、このことが、Ｃ４ホワイト・バンプのリスクの低減につながる。
実施形態においては、卵型のＣ４形状は、例えば、ＢＬＭの形状を変更することによって実現することができる。即ち、（球状のＣ４が得られる）円形のＢＬＭ形状の代わりに、本発明の態様は、（卵型Ｃ４が得られる）楕円形のＢＬＭを用いる。Ｃ４ＮＰバンプ技術は、本発明のこの態様を利用するのに適している。さらに、ＢＬＭ形状の変更はコスト／サイクル時間に影響を及ぼさない。
図４４は、複数のＣ４を有するチップを示すものであり、図の左側は、球形状を有する従来の周縁部のＣ４ ２０５を示し、図の右側は、本発明の態様による、チップのコーナーを卵型Ｃ４ ２１０とする例示的な構成を示す。図４５は、卵型（又は細長い）Ｃ４ ２１０を上から見た図であり、剪断応力の軸線２１５を示す。
図４６は、冷却前後における、球形Ｃ４（左側）と卵型Ｃ４（右側）を用いてラミネート２２０に取り付けられたチップ２００の例示的な側面図を示す。図４６を見て分かるように、冷却されると、異なるＣＴＥに起因して、チップ２００とチップ２００をラミネート２２０に取り付けているＣ４とに剪断応力（矢印２２５で表す）が生じる。しかしながら、本発明の態様によれば、チップの周縁部に卵型Ｃ４ ２１０を用いることによって、Ｃ４のピーク応力を約６１パーセント低減することができる。さらに、図４６に示されるように、本発明の態様によれば、ラミネート２２０のはんだレジスト開口部を卵型形状に変更することによって、（卵型Ｃ４を得るように）卵型ＢＬＭを形成する方法と同じ方法をラミネート２２０上にも用いることができる。
制限ゾーン
本発明の更なる態様によれば、ＢＥＯＬの中まで延びてホワイト・バンプ形成をもたらす引張り応力場の影響を最小化するためのＢＥＯＬ設計方法を用いることができる。モデル化することによって、２つの主要な引張り応力点（これは、下にある銅配線構造体とは無関係である）、即ち、ＢＬＭの縁部における引張り応力点と、ポリイミド最終ビアの基部における別の引張り応力点（Ｃ４のチップ中心点から離れた位置の側に位置する）とを特定した。さらに、別の故障の状態は、ＣＴＥによるアンダーフィル層分離（又は、ＣＰＩチップ・レベルひび割れ）を含むが、これは、例えばチップ縁部又はコーナーにおいて発生し、例えば応力場におけるチップの信頼性ストレス又は熱サイクル中に成長し続ける。層分離は、ひび割れがＣ４バンプを通って伝搬するか又は下降してＢＬＭ若しくはチップＢＥＯＬ配線内に伝搬するかのいずれかの可能性がある近くのＣ４位置に達するまで、アンダーフィル／チップ・パッシベーション界面に沿って成長を続けることがある。
図４７は、Ｃ４構造体の例示的な有限要素モデリングを示す。図４７に示されるように、有限要素モデリングは、最終ＢＬＭ構造体からＢＥＯＬ内に向かって下向きに突出する２つの主要な引張り応力領域を特定した。第１の引張り応力領域は、Ｃ４の周縁部におけるＢＬＭ自体の終端点（即ち、図４７において示されるＢＬＭ縁部）に存在する。第２の引張り応力領域は、最終ポリイミド・ビア縁部の基部が下にあるレベルと接触する点（即ち、図４７において示されるＰＳＰＩ縁部−最終ビア）で発生する。図４７に示されるように、応力は、Ｃ４の外側縁部上の引張りであり、ＢＥＯＬ内に延び、応力ピークはＣ４最終ビア縁部（又はＰＳＰＩ縁部）及び（チップ縁部側の）ＢＬＭ縁部において生じている。
図４８は、異なるＢＬＭ直径を持つＣ４について、最終ビア直径に対する冷却時におけるチップの相対応力の例示的なプロットを示す。図４８からみることができるように、ＢＬＭ縁部が最終ビア縁部から遠ざかるようにＢＬＭ直径が大きくなるに従って及び／又は一般には最終ビア直径が小さくなるに従って、相対応力は減少する。ＢＬＭ直径を大きくすることで最終ビアの近くからの影響を低減することにより、応力場が減少する。逆に、ＢＬＭ縁部が最終ビア縁部に接近するようにＢＬＭ直径が小さくなるに従って及び／又は一般に最終ビア直径が大きくなるに従って、最終ビア縁部とＢＬＭ応力場とが収束し始めて互いを補強し合うため、相対応力は増大する。
ＢＬＭ縁部及びＰＳＰＩ縁部−最終ビアにおけるこれら２つの応力領域は、下にある配線設計とは無関係である。しかしながら、これらの応力領域内に位置する配線は、ＢＬＭ縁部及びＰＳＰＩ縁部−最終ビアにおいて受ける応力に応じて、より破断しやすい。
本発明の態様によれば、最終ビア及びＣ４／ＢＬＭ構造並びに配置、特に上述した２つの（チップ中心点から離れたＣ４の側、即ちチップ縁側に位置する）引張り応力の領域（又は突部領域）を考慮に入れて、ＢＥＯＬ銅配線の最後の数レベルの設計を用いることができる。例えば、実施形態においては、配線は、制限ゾーンを設計に用いて、これらの高い引張り応力の領域から特定的に排除される。
さらに、実施形態においては、２つの応力領域に侵入することなく必要な限り多くの配線間隔が可能になるようにＢＬＭ縁部と最終ビア（ＦＶ又はＬＶ）縁部との間の分離距離を制御することによってＦＶサイズが定められるようにする設計要件を追加することにより、特定のＣ４バンプ位置の下の配線レイアウトをさらに最適化することができる。例えば、本発明の態様によれば、特定のＣ４位置の下の高密度配線によって、ＦＶからＢＬＭへの弦（即ち、ＢＬＭ縁部と最終ビア（ＦＶ）縁部との間の距離）を大きくすることができる。次いで、この拡大によって、ＦＶイメージが（例えば、同一チップ上の近くのＣ４位置に比べて）小さくなる。このように、本発明の態様によれば、特定のチップ設計全体にわたって、カスタマイズされた最終ビア・レベルを可変ＦＶサイズと併せて用いることができる。
図４９は、上述した２つの領域、即ち図５０及び図５１に示される最終ビア縁部領域（位置「Ｂ」として特定される）及びＢＬＭ縁部（又はビア下の銅パッド領域）（位置「Ａ」として特定される）についての相対応力に対するＰＳＰＩの厚さの例示的なプロットを示す。さらに、図４９は、最終ビア縁部領域とＢＬＭ縁部との間の垂直方向オフセット接続を示す。図４９に示されるように、チップ・レベルの応力は、ＰＳＰＩ層の厚さに部分的に依存する。より詳細には、チップ・レベルの応力は、ＢＬＭ縁部（位置Ａ）におけるＰＳＰＩ層の厚さに逆依存する。さらに、チップ・レベルの応力は、最終ビア縁部（位置Ｂ）におけるＰＳＰＩ層の厚さに直接依存する。
図５２は、上述された高応力領域に形成されたビア３１５を有するＣ４構造体４００を示し、図５３及び図５４は、本発明の態様によって設計された例示的なＣ４構造体３００’及び３００’’を示す。図５２−図５４に示されるように、応力領域３０５及び３１０は、Ｃ４構造体のチップ縁部側において、それぞれＰＳＰＩ縁部（又は最終ビア縁部）及びＢＬＭ縁部の周りに生じる。さらに、図５２に示されるように、Ｃ４構造体３００は、高引張り応力領域３０５及び３１０に配置されたビア３１５を含み、これらは、破断及びホワイト・バンプ形成にさらされる。
図５３に示されるように、Ｃ４構造体３００’は、高応力領域３０５及び３１０から離れた位置、例えばその外部に、特定的に設置されたビアを含む。例えば、１つのビア３１５は、２つの高応力領域３０５及び３１０の間に位置しているが、他のビア３１５は、Ｃ４構造体３００’のチップ中心側に位置しており、チップ中心側は、チップ縁部側に存在する高応力領域３０５及び３１０を含んでいない。さらに、図５２と図５３の比較からわかるように、最終ビア直径３２０は両方の構造体について同じであり、従って、最終ビア縁部とＢＬＭ縁部との間の弦の長さ３２５は、各々の構造体について同じである。
図５４に示されるように、Ｃ４構造体３００’’は、高応力領域３０５及び３１０の外部に位置決めされたビア３１５を含む。例えば、２つのビア３１５は、２つの高応力領域３０５及び３１０の間に位置している。また、他のビア３１５は、Ｃ４構造体３００’’のチップ中心側に位置しており、チップ中心側は、チップ縁部側において観察される高応力領域３０５及び３１０を含んでいない。
さらに、図５４の例示的なＣ４構造体３００’’では、局所的な配線設計要件（例えば、追加の配線エリアについての要件）によって、最終ビア縁部がＢＬＭ縁部からさらに離される。このことは、この位置における最終ビア・サイズの縮小をもたらす。即ち、図５２と図５４の比較からわかるように、Ｃ４構造体３００’’の最終ビア直径３２０’’は、Ｃ４構造体３００の最終ビア直径３２０より小さく、従って、最終ビア縁部とＢＬＭ縁部との間の弦の長さ３２５’’は、より大きい。最終ビア直径を縮小すること、従って最終ビア縁部応力領域３０５を効果的に移動させることによって、配線、例えばビア３１５を配置するための追加の領域が生成される。
本発明の更なる態様によれば、設計方法は、最終ＰＳＰＩビア・レイアウト及びＣ４バンプ寸法に関して銅ＢＥＯＬ配線の形状及び配置を指定して、下にあるビア接続及び通過する配線が、既知の高引張り応力域に入らないようにすることを含む。即ち、下にあるビア接続及び通過する配線は、ＢＬＭ縁部のほぼ直下の領域及び最終ビア縁部のほぼ直下の領域に入らない。本方法は、チップの引張り応力側（即ち、チップ縁部側又はチップ中心から１８０°の方向のＣ４遠位側）に適用することができる。配線制限ゾーンは、最終ビア基部の直下の点における複数の配線レベルについて、及び、ＢＬＭ縁部の直下の点における複数の配線レベルについて、定められる。実施形態においては、制限ゾーンの間に、低応力の環状配線領域が定められる。例えば、実施形態においては、下にある配線及びビア接続について、ＢＬＭ縁部及びＦＶ縁部の直下において、例えば長さ約５μｍ−１０μｍの制限ゾーンを用いることができるが、本発明においては制限ゾーンの他の長さも考慮されている。実施形態においては、最終ビア及びＣ４設計を考慮して最終金属銅パッド及び近接する配線を設計することができる。
さらに、最終金属銅パッド及び関連する配線は、可能な限り最終ビア及びＣ４の形状及び寸法に組み込むことができる。上述したように、実施形態においては、所与のチップ上の最終ビア（ＦＶ）直径の各々は、同一でなくてもよいが、チップ上の特定の位置における指定の配線要件に従うものとすることができる。さらに、最終ビアとＢＬＭ縁部との間の距離は、指定の局所配線要件に応じて最大にすることができる。例えば、所与のはんだバンプ寸法について最終ビア開口部を最小化し、最終ビア応力領域がＢＬＭ応力領域と交差（及び増幅）しないようにすることができる。
図５５は、本発明の態様による、上述された方法によって定められる例示的なグラウンドルール・パラメータを示すＣ４構造体３５０の側面図及び上面図を示す。図５５に示されるように、Ｃ４構造体３５０は、最終ビア直径「ａ」及びＢＬＭ（又はＵＢＭ）直径「ｂ」を有する。さらに、ポリイミド（又はＰＳＰＩ）ビアの基部における最終ＢＥＯＬレベルの点として「Ａ」点を定め、ＢＬＭ縁部の直下の最終ＢＥＯＬレベルの点として「Ｂ」点を定める。線分ＡＢは、Ａ点とＢ点を結ぶ参照線分であり、ここでＡＢ＝（ｂ−ａ）／２である。
図５６は、本発明の態様による、上述された方法によって定められる例示的なグラウンドルール・パラメータを示す付加的な図を示す。図５６に示されるように、ＡＢの中点は、環状配線領域３５３の中心を定める。さらに、影付きのエリアは、ＢＬＭの寸法内の制限ゾーン３５５及び３６０と、ＢＬＭ層の外部に延びる制限ゾーン３６５とを示す。実施形態においては、制限ゾーン３５５、３６０、及び３６５の半径方向距離は、約５μｍ−１０μｍとすることができるが、本発明においては他の距離も考慮されている。
上述したように、実施形態においては、各々のＣ４位置における最終ビア・サイズのカスタム最小化により、低応力の環状配線領域３５３を（例えば、配線領域がさらに配線を収容することができるように）拡大することができる。配線は、制限ゾーンを考慮に入れつつ、この拡大された領域の中心にくるように配置される。実施形態においては、電気的接続に必要な最小限界まで最終ビア・サイズを小さくすることができる。
例えば、本発明の態様によれば、例示的な不等式（１）に従って最終ビア・サイズ（ａ）を最小にすることによって、弦の長さＡＢを最大にすることができる。
（電流に必要な最小ビア・サイズ）＜｛ａ｝＜ｂ：｛（ｂ−ａ）/２＞/＝〜１０μｍ｝（１）
ここで、（ｂ−ａ）/２＝ＡＢ、ｂ＝ＢＬＭ直径、ａ＝最終ビア直径である。不等式（１）は、「ａ」（各々のビア位置においてカスタマイズすることができる最終ビア・サイズ）が、特定の設計によって必要とされる電流が効率的に伝導するのに必要なサイズより大きい下限値を有し、線分ＡＢを（例えば、環状配線領域３５３に十分な空間を提供するために）少なくとも１０μｍの長さに留めるようなサイズによって上限が定められることを示す。
さらに、上述したように、ＡＢの中点は、下にある複数の配線レベルのための環状配線領域３５３の中心点として用いることができる。即ち、線分ＡＢの中点は、最終ビア縁部及びＢＬＭ縁部の下に位置する高応力の突部領域に入らないように意図されるチップ・レベル配線のための上述した方法によって形成されている、下にある設計エリアの中心点として考えるべきである。
金属パッドの延長
特定のＣ４はんだバンプにおける応力は、はんだバンプの片側（チップ中心側に向いた側）では圧縮として、はんだバンプの反対側（チップ縁部側に向いた側）では引張りとして作用する。チップ縁部側に作用する引張力は、ＢＥＯＬ損傷を引き起こすことがある。上述のように、引張力は、２つの主要な位置、即ち、ＢＬＭはんだパッドの縁部のほぼ直下と、はんだバンプがアルミニウム又は銅パッドのＢＥＯＬメタライゼーションに接続するポリイミド最終ビアのまさしく基部底とにおいて、最も強大である。高応力を克服するために、その上に重なるＢＬＭ層の周縁部寸法を越える上側金属アルミニウム金属パッド延長部を用いて、ホワイト・バンプの引張り応力がはんだバンプを通じてチップＢＥＯＬレベルに移動するのを軽減することができる。
より具体的には、本発明の態様によれば、Ｃ４はんだボールにおける応力が下にあるＢＥＯＬレベルに伝わるのを低減するために、（通常のＰＯＲ寸法に対して）パッド延長部、例えばアルミニウム・パッドを用いることができる。実施形態においては、金属パッド延長部は、ｘ、ｙ方向に対称な金属パッド延長部とすることができる。さらに、本発明の更なる態様によれば、パッドは、「ホワイト・バンプ」を生じさせる引張力を受けるはんだバンプ構造体の一方の側、即ちチップ中心側から離れる向きのパッドの外縁部上に延長することができる。
実施形態においては、金属パッドのサイズをｘ方向寸法及びｙ方向寸法のいずれも対称に延長させることができ、それにより、金属パッドは、（上から見た場合に）上にあるＢＬＭ／ＵＢＭ縁部を越えて横方向に十分に延長される。本発明の態様によれば、延長された金属パッドの「翼部」は、この位置における下のＢＥＯＬレベルの破断から保護する応力緩和部を挿入する。さらに、延長された金属パッドは、追加の金属パッド質量によって、曲げに対する付加的な抵抗力に寄与する。
図５７は、本発明の態様に従って形成されたＣ４構造体４２５とともに、ＰＯＲプロセスを用いて形成されたＣ４構造体４０５（左側）を含む、例示的なチップ４００を示す。例示的なチップ４００は、異なるサイズの金属パッド（例えば、アルミニウム・パッド又は銅パッド）を示す。左側に示されるように、ＰＯＲプロセスを用いて形成されたＣ４構造体４０５は、寸法がＢＬＭ層４１５より小さい金属パッド４１０（例えば、アルミニウム・パッド）を含む。従って、アルミニウム・パッド４１０は、（上から見た場合に）上にあるＢＬＭ層４１５の境界内に完全に含まれ、下にあるＢＥＯＬを引張り応力に直接晒した状態にし、その応力が固い誘電体４３０を引っ張る。結果として、ＰＯＲ Ｃ４構造体４０５が（チップ縁部側において）引張り応力を受けると、Ｃ４はんだボールにかかる引張り応力及び回転応力は、下にあるＢＥＯＬレベルに伝達され、ＢＥＯＬレベルの望ましくない破断を生じさせる。
対照的に、図５７の右側に示されるように、例示的なＣ４構造体４２５は、（上から見た場合に）アルミニウム・パッド４２０が上のＢＬＭ層４１５の境界を越えて拡張されるように対称に延長された金属パッド４２０（例えば、アルミニウム・パッド）を有する。その結果、引張力は、固い誘電体層４３０の上の（例えば、２μｍの厚さを有する）アルミニウム・パッド層４２０を引っ張り、ホワイト・バンプの応力がＢＥＯＬレベルに伝達されるのを軽減する。
図５８は、本発明の態様に従って形成されたＣ４構造体４７５（右図）とともに、ＰＯＲプロセスを用いて形成されたＣ４構造体４０５（左図）を含む、例示的なチップ４５０を示す。例示的なチップ４５０は、異なるサイズの金属パッド（例えば、アルミニウム・パッド又は銅パッド）を示す。図５８の左側に示される、ＰＯＲプロセスを用いて形成されたＣ４構造体４０５は、図５７を参照して上述されたものである。
図５８の右側に示されるように、例示的なＣ４構造体４７５においては、金属パッド４８０（例えば、アルミニウム・パッド）は、チップ中心から離れる方向の引張力が作用する側にＢＬＭ層４１５を越えて非対称に延長されており、それにより、アルミニウム・パッド４８０は、（上から見た場合に）上のＢＬＭ層４１５の境界を越えてＣ４構造体４７５のチップ縁部側に拡張されている。さらに、図５８に示されるように、金属パッド４８０は、さらに２つの側部が延長され、それにより、金属パッド４８０は、これら２つの側部がＢＬＭ層４１５より大きくなっている。さらに、金属パッド４８０は、チップ中心方向の側部がさらに延長されているが、図５８の例では、金属パッド４８０のその側部はＢＬＭ層４１５より小さい。
金属パッド延長の結果として、引張力は、固い誘電体層４３０の上の（例えば、２μｍの厚さを有する）アルミニウム・パッド層４８０を引っ張り、ホワイト・バンプの応力がＢＥＯＬレベルに伝達されるのを軽減する。当然のことながら、図５８は４方向全てにおける金属パッドの延長を示しているが、本発明は、金属パッドが少なくともＢＬＭ層４１５を越えてチップ縁部方向に延長される限り、金属パッド４８０を１方向、２方向、３方向、又は４方向に延長可能であることが考慮されている。
図５９及び図６０は、２つのＣ４構造体の応力プロットを示す。より詳細には、図５９は、（上から見た場合に）上に重なるＢＬＭ層４９０の境界内に完全に含まれる金属パッド４８５を有するＰＯＲ Ｃ４構造体の応力プロットを示す。対照的に、図６０は、本発明の態様に従って設計されたＣ４構造体の応力プロットを示す。すなわち、図６０は、（上から見た場合に）上に重なるＢＬＭ層４９０の境界を越えて延長された金属パッド４９５を有するＣ４構造体の応力プロットを示す。図５９及び図６０に示されるように、それぞれの金属パッド４８５及び４９５（例えば、アルミニウム・パッド）のおおよその位置は、黒の輪郭線で示される。
図５９及び図６０において示されるように、応力は、Ｃ４構造体のチップ縁部側のＢＬＭ縁部の下の酸化物において極大として観測される。しかしながら、図５９と図６０を比較すると、（図６０に示される）延長された金属パッド４９５を有するＣ４構造体では、（図５９に示される）ＰＯＲ金属パッド４８５を有するＣ４構造体について測定される応力領域突部４８７より小さな応力領域突部４９７が測定されている。さらに、図５９及び図６０のグレーの影付き画像では判別しにくいが、延長された金属パッド４９５を有するＣ４構造体は、ＰＯＲ金属パッド４８５を有するＣ４構造体と比較して、応力領域突部４９７全体の応力のレベルがより低くなっている。実施形態においては、延長された金属（例えば、アルミニウム）パッドを有するＣ４構造体が受ける引張り応力は、ＰＯＲ金属パッドを有するＰＯＲ Ｃ４構造体に比べて、２０％低減されている。
上述した方法は、集積回路チップの製造に用いられる。得られる集積回路チップは、製造業者によって、生のウェハ形態で（即ち、多数のパッケージングされていないチップを有する単一のウェハとして）、裸のダイとして、又はパッケージングされた形態で、流通される場合がある。後者の場合には、チップは、（マザーボード又は他のより高いレベルのキャリアに取り付けられたリードを有するプラスチック・キャリアなどといった）シングル・チップ・パッケージ、又は、（表面相互接続又は埋め込み相互接続の一方又は両方を有するセラミック・キャリアなどといった）マルチ・チップ・パッケージにマウントされる。いずれの場合にも、チップは、次いで、（ａ）マザーボードなどの中間製品又は（ｂ）最終製品のいずれかの一部として、他のチップ、個別の回路要素、及び／又は他の信号処理デバイスと統合される。最終製品は、集積回路チップを含むいずれかの製品とすることができる。
設計フロー
図６１は、例えば、半導体の設計、製造、及び／又は試験に用いられる例示的な設計フロー６１００のブロック図を示す。設計フロー６１００は、設計されるＩＣのタイプに応じて変わることがある。例えば、特定用途向けＩＣ（ＡＳＩＣ）を構築するための設計フロー６１００は、標準的なコンポーネントを設計するための設計フロー６１００、又は、例えばＡｌｔｅｒａ（登録商標）社若しくはＸｉｌｉｎｘ（登録商標）社によって提供されるプログラマブル・ゲート・アレイ（ＰＧＡ）又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのプログラマブル・アレイに設計を具体化するための設計フロー６１００とは異なるものとすることができる（Ａｌｔｅｒａは、米国、その他の国々、又はその両方における、Ａｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎの登録商標である。Ｘｉｌｉｎｘは、米国、その他の国々、又はその両方における、Ｘｉｌｉｎｘ，Ｉｎｃ．の登録商標である）。設計構造６１２０は、好ましくは、設計プロセス６１１０への入力であり、ＩＰプロバイダ、コア・デベロッパ、若しくは他の設計会社から提供されるか、又は、設計フローのオペレータによって若しくは他のソースから生成される場合がある。設計構造６１２０は、図１−図２４、図２６−図４０、図４４、図５３、図５４、図５７、及び図５８に示される本発明の実施形態を、図又はＨＤＬ即ちハードウェア記述言語（例えば、ＶＥＲＩＬＯＧ（登録商標）、Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＶＨＳＩＣ）ハードウェア記述言語（ＶＨＤＬ）、Ｃ言語など）の形態で含む。（ＶＥＲＩＬＯＧは、米国、その他の国々、又はその両方における、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．の登録商標である）。設計構造６１２０は、１つ又は複数の機械可読媒体に収容することができる。例えば、設計構造６１２０は、図１−図２４、図２６−図４０、図４４、図５３、図５４、図５７、及び図５８に示される本発明の実施形態のテキスト・ファイル又は図表現とすることができる。設計プロセス６１１０は、好ましくは、図１−図２４、図２６−図４０、図４４、図５３、図５４、図５７、及び図５８に示される本発明の実施形態をネットリスト６１８０に統合（又は翻訳）し、ネットリスト６１８０は、集積回路設計における他の要素及び回路への接続を記述する、例えば配線、トランジスタ、論理ゲート、制御回路、Ｉ／Ｏ、モデルなどのリストであり、機械可読媒体の少なくとも１つに記録される。例えば、媒体は、ＣＤ、コンパクト・フラッシュ、他のフラッシュ・メモリ、インターネットを経由して送信されるデータのパケット、又は他のネットワークに適した手段とすることができる。統合は、反復プロセスとすることができ、このプロセスにおいては、ネットリスト６１８０は、回路の設計仕様及びパラメータに応じて１回又は複数回再統合される。
設計プロセス６１１０は、種々の入力、例えば、モデル、レイアウト、及び記号表現を含む、所与の製造技術（例えば、異なる技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍなど）について一般に使用される要素、回路、及びデバイスの組を収容することができるライブラリ要素６１３０、設計仕様６１４０、特性データ６１５０、検証データ６１６０、設計ルール６１７０、及び（テスト・パターン及び他の試験情報を含むことができる）試験データ・ファイル６１８５からの入力を用いることを含むことができる。設計プロセス６１１０は、タイミング分析、検証、設計ルール・チェック、配置及びルート操作などといった標準的な回路設計プロセスをさらに含むことができる。集積回路設計の当業者であれば、本発明の範囲及び趣旨から逸脱することなく、設計プロセス６１１０において用いられる可能な電子設計自動化ツール及びアプリケーションの範囲を認識することができる。本発明の設計構造は、いずれかの特定の設計フローに限定されることはない。
設計プロセス６１１０は、好ましくは、図１−図２４、図２６−図４０、図４４、図５３、図５４、図５７、及び図５８に示される本発明の実施形態を、（該当する場合には）いずれかの付加的な集積回路設計又はデータと共に、第２の設計構造６１９０に変換する。設計構造６１９０は、集積回路のレイアウト・データの交換に用いられるデータ形式及び／又は記号データ形式（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップ・ファイル、又は、このような設計構造を格納するための他のいずれかの適切な形式）で、ストレージ媒体上に存在する。設計構造６１９０は、例えば、記号データ、マップ・ファイル、試験データ・ファイル、設計内容ファイル、製造データ、レイアウト・パラメータ、配線、金属のレベル、ビア、形状、製造ラインを通るルート決定のためのデータ、及び、半導体製造業者が図１−図２４、図２６−図４０、図４４、図５３、図５４、図５７、及び図５８に示される本発明の実施形態を製造するのに必要な他のいずれかのデータといった情報を含むことができる。設計構造６１９０は、次いで、ステージ６１９５に進み、ここでは、設計構造６１９０は、例えば、テープアウトに進む、製造に向けてリリースされる、マスク会社にリリースされる、別の設計会社に送られる、顧客の元に送られる、等を行う。
ここで用いられる用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することを意図していない。ここで用いられる単数形の「１つの」、「１つの」及び「その」という用語は、文脈が明確に他の場合を指示していない限り、複数形も含む。「含む」及び／又は「含んでいる」という用語は、本明細書で用いられるときには、述べられた特徴、完全体、ステップ、操作、要素、及び／又はコンポーネントの存在を特定するが、１つ又は複数の他の特徴、完全体、ステップ、操作、要素、コンポーネント、及び／又はそれらのグループの存在又は付加を排除するものではないことが、さらに理解されよう。
特許請求の範囲におけるすべての機能付き手段（ミーンズ・プラス・ファンクション）又は機能付き工程（ステップ・プラス・ファンクション）の対応する構造、材料、動作、及び均等物は、該当する場合には、具体的に請求される他の請求要素と組み合わせて本機能を実施するためのいずれかの構造、材料、又は動作を含むことを意図している。本発明の記載は、例示及び説明の目的で提示されたが、網羅的であることを意図するものでも、開示された形態の発明に限定されることを意図するものでもない。当業者であれば、本発明の範囲及び趣旨から逸脱することなく、多くの修正及び変形が明らかであろう。実施形態は、本発明の原理及び実際の適用を最も良く説明し、当業者以外であっても考慮される特定の使用に適した種々の修正を伴う種々の実施形態について本発明を理解できるように、選択され、説明された。従って、本発明は実施形態に関して説明されたが、当業者であれば、本発明を修正して、特許請求の範囲の趣旨及び範囲内で実施できることが分かるであろう。
５：誘電体層
１０：銅金属レベル
１５：キャップ層
１７：バルク窒化物層（窒化物層）
１８：バルク酸化物層
１９：キャップ窒化物層（窒化物キャップ層）
２０：感光性ポリイミド（ＰＳＰＩ）層
２５：アルミニウム・パッド
３０：スピン・オン・ガラス（ＳＯＧ）層
３７：開口部（ＢＬＭ：Ａｌパッド・ビア）
４０：捕捉パッド・ボール制限メタライゼーション（ＢＬＭ）
４５：捕捉パッド・レジスト・マスク
５０：ギャップ
５５：Ｃ４ Ｐｂフリーはんだバンプ
６０：第２のＰＳＰＩ層
６３：スロット
６５：ＰＳＰＩブロック
７０：ＳＯＧレジスト・マスク
７５：ＳＯＧブロック
８０：感光性ポリイミド（ＰＳＰＩ）層
８３：ＢＬＭ：Ａｌ最終ビア
８５：捕捉パッド・レジスト・マスク
９０、９５、９７：マスク
９２：酸化物チージング形状
１００：従来のＣ４構造体
１０５、３００、３００’、３００’’、３５０、４０５、４２５、４７５：Ｃ４構造体
１１０、２００、４００、４５０：チップ
１１５：支持ショルダ
１２０：リストン
１２５：めっき
１３０：輪郭付きＰＳＰＩ層
１３５：追加層
２０５：球形状を有する従来のＣ４
２１０：卵型Ｃ４
２２０：ラミネート
３０５、３１０：応力領域
３１５：ビア
３２０：最終ビア直径
３２５、３２５’’：弦の長さ
３５３：環状配線領域
３５５、３６０、３６５：制限ゾーン
４１０、４２０、４８０：金属パッド
４１５、４９０：ＢＬＭ層
４３０：固い誘電体層
４８５：ＰＯＲ金属パッド
４８７、４９７：応力領域突部
４９５：延長された金属パッド
６１００：設計フロー
６１１０：設計プロセス
６１２０：設計構造
６１３０：ライブラリ要素
６１４０：設計仕様
６１５０：特性データ
６１６０：検証データ
６１７０：設計ルール
６１８０：ネットリスト
６１８５：試験データ・ファイル

Claims (25)

  1. 集積回路（ＩＣ）パッケージング構造体を製造する方法であって、
    少なくとも１つのポリイミド層を形成するステップと、
    金属パッドへの最終ビアと少なくとも１つの支持ショルダとを設けるように前記少なくとも１つのポリイミド層をエッチングするステップと、
    前記最終ビア内に、前記金属パッドと前記少なくとも１つのポリイミド層の一部とに少なくとも接触するボール制限メタライゼーション（ＢＬＭ）層を形成するステップと、
    制御崩壊チップ接続（Ｃ４）はんだボールが前記少なくとも１つの支持ショルダによって支持されるように、前記Ｃ４はんだボールを前記ＢＬＭ層の上に形成するステップと、
    を含む方法。
  2. 前記Ｃ４はんだボールは、前記少なくとも１つの支持ショルダとの直接接触により、前記少なくとも１つの支持ショルダによって支持される、請求項１に記載の方法。
  3. 前記ＢＬＭ層は、さらに前記少なくとも１つの支持ショルダと接触し、前記Ｃ４はんだボールは、前記少なくとも１つの支持ショルダにおける前記ＢＬＭ層との直接接触により、前記少なくとも１つの支持ショルダによって支持される、請求項１に記載の方法。
  4. 前記少なくとも１つのポリイミド層をエッチングする前記ステップは、
    グレイトーン・エッチング・プロセスを用いるステップと、
    前記少なくとも１つの支持ショルダを有する輪郭付きポリイミド層を形成するステップと、
    前記少なくとも１つの支持ショルダを有する延長されたポリイミド層を形成するステップと、
    前記少なくとも１つの支持ショルダを形成するように、少なくとも２つのポリイミド層をエッチングするステップと、
    のうちの少なくとも１つを含む、請求項１に記載の方法。
  5. 前記少なくとも１つのポリイミド層の上に層を形成するステップであって、前記層は、前記少なくとも１つのポリイミド層より高い弾性率を有する、当該ステップと、
    前記金属パッドへの前記最終ビアと前記少なくとも１つの支持ショルダとを形成するように、前記層をエッチングするステップと、
    をさらに含む、請求項１に記載の方法。
  6. 各々が最終ビアをもつ複数のボール制限メタライゼーション（ＢＬＭ）−制御崩壊チップ接続（Ｃ４）構造体を有するフリップ・チップ・プラスチック・ボール・グリッド・アレイ構造体を設計する方法であって、
    前記複数のＢＬＭ−Ｃ４構造体の各々のチップ縁部側におけるＢＬＭ縁部及び最終ビア縁部の直下のバック・エンド・オブ・ライン（ＢＥＯＬ）層内において配線及びビア接続のための制限ゾーンを用いて、前記制限ゾーンが前記配線及びビア接続を含まないようにするステップを含む方法。
  7. 前記制限ゾーンは、約５μｍ−１０μｍの幅を有する、請求項６に記載の方法。
  8. 前記複数のＢＬＭ−Ｃ４構造体のうちの少なくとも１つのＢＬＭ−Ｃ４構造体について、前記少なくとも１つのＢＬＭ−Ｃ４構造体のための特定の局所配線要件に応じて、前記ＢＬＭ縁部と前記最終ビア縁部との間の距離を最大にするステップをさらに含む、請求項６に記載の方法。
  9. 前記距離を最大にする前記ステップは、前記最終ビアの寸法を最小にすることによって達成される、請求項８に記載の方法。
  10. 前記最終ビアの寸法を最小にする前記ステップは、ｂをＢＬＭ直径とし、ａを最終ビア直径とすると、
    （電流に必要な最小ビア・サイズ）＜｛ａ｝＜ｂ：｛（ｂ−ａ）/２＞/＝〜１０μｍ｝
    に従って行われる、請求項９に記載の方法。
  11. 集積回路（ＩＣ）パッケージング構造体であって、
    ボール制限メタライゼーション（ＢＬＭ）層と、
    前記ＢＬＭ層の上に形成された制御崩壊チップ接続（Ｃ４）はんだボールと、
    前記ＢＬＭ層の下の最終金属パッド層と、
    前記最終金属パッド層の下のキャップ層と、
    前記Ｃ４はんだボールの下において、前記最終金属パッド層と前記ＢＬＭ層及び前記キャップ層の一方との間に形成されたエア・ギャップと、
    を含む構造体。
  12. 前記ＢＬＭ層は、前記最終金属パッド層への少なくとも１つの開口部を有し、前記開口部は、前記最終金属パッド層と前記ＢＬＭ層との間に堆積された材料を除去して前記エア・ギャップを作るための少なくとも１つの通路となる、請求項１１に記載の構造体。
  13. 前記少なくとも１つの開口部は、前記ＢＬＭ層におけるスロット型開口部である、請求項１２に記載の構造体。
  14. 前記ＢＬＭ層の寸法は、前記少なくとも１つの開口部を設けるために、少なくとも１つの方向において前記最終金属パッド層の寸法より小さい、請求項１２に記載の構造体。
  15. 前記最終金属パッド層は、前記キャップ層への少なくとも１つの開口部を設けるために、少なくとも１つの方向において前記キャップ層の寸法より小さい寸法を有し、前記開口部は、前記最終金属パッド層と前記キャップ層との間に堆積された材料を除去して前記エア・ギャップを作るための少なくとも１つの通路となる、請求項１１に記載の構造体。
  16. 前記エア・ギャップは、前記構造体に柔軟性を与え、その柔軟性によって、チップ・パッケージ相互作用によるひび割れ及びホワイト・バンプの形成のうちの少なくとも１つが低減する、請求項１１に記載の構造体。
  17. 各々が制御崩壊チップ接続（Ｃ４）はんだボールを収容するようにチップ上に構成され配置された複数のボール制限メタライゼーション（ＢＬＭ）を含み、
    前記チップの少なくともコーナーに位置する前記複数のＢＬＭのサブセットの、中立点までの距離（ＤＮＰ）軸線方向の寸法は、前記チップの前記複数のＢＬＭのうち残りのＢＬＭのＤＮＰ軸線方向の寸法に比べて小さく、それにより、前記複数のＢＬＭの前記サブセットの１つに収容された前記Ｃ４はんだボールは卵型形状を示す、
    構造体。
  18. 前記複数のＢＬＭの前記サブセットは、前記チップの前記コーナーにおいて前記複数のＢＬＭの外側の２つ又はそれ以上の列を含む、請求項１７に記載の構造体。
  19. 前記複数のＢＬＭの前記サブセットは、前記チップ上における前記複数のＢＬＭの外側の２つ又はそれ以上の列を含む、請求項１７に記載の構造体。
  20. 複数のＣ４はんだボールの各々によって前記チップに取り付けられたラミネートをさらに含み、
    前記ラミネートは、前記複数のＢＬＭの前記サブセットの位置に対応する複数の卵型はんだレジスト開口部を含む、
    請求項１７に記載の構造体。
  21. 前記複数のＢＬＭの前記サブセットは、前記Ｃ４はんだボールの大部分が前記卵型形状をとるように前記ＢＬＭの少なくとも大部分を構成する、請求項１７に記載の構造体。
  22. ＢＬＭ周縁部を有するボール制限メタライゼーション（ＢＬＭ）層と、
    前記ＢＬＭ層の上に形成された制御崩壊チップ接続（Ｃ４）はんだボールと、
    金属パッド層周縁部を有する前記ＢＬＭ層の下の金属パッド層と、
    を含み、
    前記金属パッド層周縁部は、前記Ｃ４はんだボールの少なくともチップ縁部側において前記金属パッド層に平行な方向に前記ＢＬＭ周縁部を越える、
    集積回路（ＩＣ）パッケージング構造体。
  23. 前記金属パッド層周縁部は、前記Ｃ４はんだボールの少なくとも両側において前記金属パッド層に平行な方向に前記ＢＬＭ周縁部を越える、請求項２２に記載の構造体。
  24. 前記金属パッド層周縁部は、前記Ｃ４はんだボールの全ての側において前記金属パッド層に平行な方向に前記ＢＬＭ周縁部を越える、請求項２２に記載の構造体。
  25. 前記Ｃ４はんだボールの前記チップ縁部側に作用する引張力は、前記金属パッド層を引っ張り、前記金属パッドの下のＢＥＯＬ層への応力伝達を軽減する、請求項２２に記載の構造体。
JP2010157590A 2009-07-13 2010-07-12 鉛フリーｃ４相互接続の信頼性を改善するための方法 Expired - Fee Related JP6043466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/458,441 US8198133B2 (en) 2009-07-13 2009-07-13 Structures and methods to improve lead-free C4 interconnect reliability
US12/458441 2009-07-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015032839A Division JP6073943B2 (ja) 2009-07-13 2015-02-23 鉛フリーｃ４相互接続の信頼性を改善するための構造体

Publications (2)

Publication Number Publication Date
JP2011023719A true JP2011023719A (ja) 2011-02-03
JP6043466B2 JP6043466B2 (ja) 2016-12-14

Family

ID=43426852

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010157590A Expired - Fee Related JP6043466B2 (ja) 2009-07-13 2010-07-12 鉛フリーｃ４相互接続の信頼性を改善するための方法
JP2015032839A Expired - Fee Related JP6073943B2 (ja) 2009-07-13 2015-02-23 鉛フリーｃ４相互接続の信頼性を改善するための構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015032839A Expired - Fee Related JP6073943B2 (ja) 2009-07-13 2015-02-23 鉛フリーｃ４相互接続の信頼性を改善するための構造体

Country Status (4)

Country Link
US (1) US8198133B2 (ja)
JP (2) JP6043466B2 (ja)
KR (1) KR101624852B1 (ja)
CN (1) CN101958260A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525567A (ja) * 2009-04-30 2012-10-22 シーメンス アクチエンゲゼルシヤフト バイオセンサシステムの試薬用カートリッジおよびカートリッジの運転方法
US9853014B2 (en) 2015-10-01 2017-12-26 Fujitsu Limited Electronic component, electronic apparatus, and method of manufacturing electronic apparatus

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JP2012059738A (ja) * 2010-09-03 2012-03-22 Toshiba Corp 半導体装置
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8513814B2 (en) 2011-05-02 2013-08-20 International Business Machines Corporation Buffer pad in solder bump connections and methods of manufacture
US8437142B2 (en) * 2011-06-20 2013-05-07 Chipbond Technology Corporation Bump structure and process of manufacturing the same
US9053989B2 (en) * 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US8508043B2 (en) 2011-11-16 2013-08-13 International Business Machines Corporation Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US20130335931A1 (en) * 2012-06-15 2013-12-19 Delphi Technologies, Inc. Surface mount interconnection system for modular circuit board and method
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias
US8765593B2 (en) 2012-08-08 2014-07-01 International Business Machines Corporation Controlled collapse chip connection (C4) structure and methods of forming
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
US9159695B2 (en) 2013-01-07 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structures in package structure
CN103402308B (zh) * 2013-07-31 2016-12-14 孙仕素 一种印刷电路板焊盘结构
CN103402306B (zh) * 2013-07-31 2016-12-14 马国旭 一种印刷焊盘支撑结构
US9613921B2 (en) 2013-10-18 2017-04-04 Globalfoundries Inc. Structure to prevent solder extrusion
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9472515B2 (en) * 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9881857B2 (en) * 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US10497660B2 (en) * 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9754905B1 (en) 2016-10-13 2017-09-05 International Business Machines Corporation Final passivation for wafer level warpage and ULK stress reduction
WO2021114213A1 (zh) * 2019-12-13 2021-06-17 深圳市汇顶科技股份有限公司 一种芯片封装结构
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability
KR20220033207A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323929U (ja) * 1989-07-19 1991-03-12
JPH1197827A (ja) * 1997-09-25 1999-04-09 Canon Inc プリント配線基板および電子部品が実装されたプリント配線基板
WO2000055898A1 (fr) * 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2001035969A (ja) * 1999-06-29 2001-02-09 Hyundai Electronics Ind Co Ltd ウェーハレベルパッケージ及びその製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置
JP2009055028A (ja) * 2004-03-26 2009-03-12 Fujikura Ltd 貫通配線基板及びその製造方法
JP2009540544A (ja) * 2006-06-02 2009-11-19 フリースケール セミコンダクター インコーポレイテッド フリップチップ・パッケージ信頼性を向上させるためのダイ・レベルの金属密度勾配に関する集積回路の製造方法
JP2010251754A (ja) * 2009-04-15 2010-11-04 Internatl Business Mach Corp <Ibm> Ｃ４ボール内の均一な電流密度のための金属配線構造体
JP2011503862A (ja) * 2007-11-08 2011-01-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 機械的に分離されたボール接続を備えた電子部品

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919162B2 (ja) * 1992-03-19 1999-07-12 富士通株式会社 Ｌｓｉパッケージの形成方法およびｌｓｉチップ
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5931685A (en) 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US5861678A (en) 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates
JP3257499B2 (ja) * 1998-02-20 2002-02-18 日本電気株式会社 半導体レイアウト装置及び方法
JP3908908B2 (ja) * 1999-01-22 2007-04-25 株式会社ルネサステクノロジ 半導体集積回路装置
US6204165B1 (en) 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001156091A (ja) * 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6326698B1 (en) 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6506671B1 (en) 2000-06-08 2003-01-14 Micron Technology, Inc. Ring positionable about a periphery of a contact pad, semiconductor device components including same, and methods for positioning the ring around a contact pad
US6300234B1 (en) 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6531759B2 (en) 2001-02-06 2003-03-11 International Business Machines Corporation Alpha particle shield for integrated circuit
US6472740B1 (en) 2001-05-30 2002-10-29 International Business Machines Corporation Self-supporting air bridge interconnect structure for integrated circuits
NL1018729C2 (nl) * 2001-08-09 2003-02-11 Tms Internat B V Flexibele aansluitmodule en modulair systeem voor het meten en doorgeven van sensorsignalen.
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US6917109B2 (en) 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US6913946B2 (en) 2003-06-13 2005-07-05 Aptos Corporation Method of making an ultimate low dielectric device
CN100428414C (zh) 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法
US7386824B2 (en) 2005-07-26 2008-06-10 Avago Technologies General Ip Pte Ltd Determining the placement of semiconductor components on an integrated circuit
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US8008770B2 (en) 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
JP2008010778A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体装置
US20080142968A1 (en) * 2006-12-15 2008-06-19 International Business Machines Corporation Structure for controlled collapse chip connection with a captured pad geometry
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
JP5075611B2 (ja) * 2007-12-21 2012-11-21 ローム株式会社 半導体装置
JP2010010194A (ja) * 2008-06-24 2010-01-14 Nec Electronics Corp 半導体装置
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323929U (ja) * 1989-07-19 1991-03-12
JPH1197827A (ja) * 1997-09-25 1999-04-09 Canon Inc プリント配線基板および電子部品が実装されたプリント配線基板
WO2000055898A1 (fr) * 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2001035969A (ja) * 1999-06-29 2001-02-09 Hyundai Electronics Ind Co Ltd ウェーハレベルパッケージ及びその製造方法
JP2009055028A (ja) * 2004-03-26 2009-03-12 Fujikura Ltd 貫通配線基板及びその製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置
JP2009540544A (ja) * 2006-06-02 2009-11-19 フリースケール セミコンダクター インコーポレイテッド フリップチップ・パッケージ信頼性を向上させるためのダイ・レベルの金属密度勾配に関する集積回路の製造方法
JP2011503862A (ja) * 2007-11-08 2011-01-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 機械的に分離されたボール接続を備えた電子部品
JP2010251754A (ja) * 2009-04-15 2010-11-04 Internatl Business Mach Corp <Ibm> Ｃ４ボール内の均一な電流密度のための金属配線構造体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525567A (ja) * 2009-04-30 2012-10-22 シーメンス アクチエンゲゼルシヤフト バイオセンサシステムの試薬用カートリッジおよびカートリッジの運転方法
US9853014B2 (en) 2015-10-01 2017-12-26 Fujitsu Limited Electronic component, electronic apparatus, and method of manufacturing electronic apparatus

Also Published As

Publication number Publication date
KR101624852B1 (ko) 2016-05-27
JP6073943B2 (ja) 2017-02-01
US20110006422A1 (en) 2011-01-13
JP2015128176A (ja) 2015-07-09
JP6043466B2 (ja) 2016-12-14
KR20110006618A (ko) 2011-01-20
US8198133B2 (en) 2012-06-12
CN101958260A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP6073943B2 (ja) 鉛フリーｃ４相互接続の信頼性を改善するための構造体
US8293636B2 (en) Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US8298930B2 (en) Undercut-repair of barrier layer metallurgy for solder bumps and methods thereof
US8674506B2 (en) Structures and methods to reduce maximum current density in a solder ball
KR100817079B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
JP2008042899A (ja) イメージセンサ・モジュールの構造及びウェハーレベル・パッケージの製造方法
US8722529B2 (en) Double solid metal pad with reduced area
JP2012505555A (ja) 集積回路のバンプ応力緩和層
TWI487044B (zh) 包含設計用於無鋁銲塊連接的晶粒區域之半導體裝置以及設計用於無鋁線接合之測試結構
JP5705130B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
US9613921B2 (en) Structure to prevent solder extrusion
US8513814B2 (en) Buffer pad in solder bump connections and methods of manufacture
US11756911B2 (en) Metal pad modification
JP4150604B2 (ja) 半導体装置
KR20100093357A (ko) 웨이퍼 레벨 칩스케일 패키지
US7791196B2 (en) Semiconductor device having a smaller electrostatic capacitance electrode
KR20060058954A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US8114767B2 (en) Structure, semiconductor structure and method of manufacturing a semiconductor structure and packaging thereof
JP3722784B2 (ja) 半導体装置
TWI627719B (zh) 利用傳導聚合物之晶圓級晶片尺寸的封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20131218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140627

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140731

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150303

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6043466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees