JP2011022341A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents

Abstract

【課題】閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】全ての画素においてＶ_th補正が行われた後に、全ての画素において書き込み・μ補正が行われる。Ｖ_th補正を一旦休止し、その間に、書き込み・μ補正を行うようなことはしておらず、１フレーム期間内においてＶ_th補正を行っている期間と、１フレーム期間内において書き込み・μ補正を行っている期間とが同時に存在していない。
【選択図】図３

Description

本発明は、時分割方式の表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。

近年、平面映像だけでなく立体映像も表示することの可能な表示装置（３Ｄディスプレイ）が実用化されている。立体映像を表示させる方式としては、現在、偏光眼鏡方式と、時分割方式とが主流となっている。偏光眼鏡方式では、表示装置の左目用画素と右目用画素とで異なる偏光状態の光が射出され、視聴者が偏光眼鏡をかけた上で、左目用画素からの射出光を左目のみで視認し、右目用画素からの射出光を右目のみで視認することにより、立体映像の観察が可能となっている。時分割方式では、表示装置において左目用画像と右目用画像とが経時的に交互に表示され、視聴者がシャッター眼鏡をかけた上で、左目用画像を左目のみで視認し、右目用画像を右目のみで視認することにより、立体映像の観察が可能となっている（特許文献１参照）。

特開２００９−０３１５２４号公報

ところで、時分割方式では、クロストークを防止するために、例えば、左目用画像と右目用画像との間に黒画像を表示する。黒画像を左目用画像と右目用画像との間に挿入する場合には、１Ｆ期間中に、例えば、黒画像、左目用画像、黒画像、右目用画像を順次表示することが必要となる。そのため、１Ｆを１／６０秒としたときには、２４０Ｈｚで表示画素を駆動することが必要となる。

表示画素が有機ＥＬ(electro luminescence)素子からなる場合には、有機ＥＬ素子を駆動する画素回路の閾値補正や書き込みを高速で行うことになるが、閾値補正や書き込みを行う際のタイミングマージンが狭くなってしまうという問題があった。また、閾値補正や書き込みの高速化に伴い、消費電力が増大してしまうという問題があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる表示装置およびその駆動方法ならびに電子機器を提供することにある。

本発明の表示装置は、行列状に配置された複数の発光素子および複数の画素回路と、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路とを備えたものである。

本発明の電子機器は、上記表示装置を備えたものである。

本発明の表示装置の駆動方法は、以下の２つのステップを含むものである。
（Ａ）行列状に配置された複数の発光素子および複数の画素回路と、複数の画素回路を駆動する駆動回路とを備えた表示装置を用意するステップ
（Ｂ）駆動回路を用いて、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うステップ

本発明の表示装置およびその駆動方法ならびに電子機器では、全ての画素回路の閾値補正が行われたのち、映像信号に対応する信号電圧の、各画素回路への書き込みが行われる。これにより、閾値補正を一旦休止する期間を設け、その間に他の水平ラインにおける書き込み動作を行うようにした場合と比べて、閾値補正にかける時間を十分長くとることができる。また、画素回路への充放電の回数が減少する。

本発明の表示装置およびその駆動方法ならびに電子機器によれば、全ての画素回路の閾値補正が行われたのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うようにした。これにより、閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる。

本発明の一実施の形態に係る表示装置の一例を表す構成図である。 図１の画素回路アレイ部の内部構成の一例を表す構成図である。 図１の表示装置の１フレーム期間内の動作の一例について説明するための波形図である。 図１の表示装置の１Ｈ期間内の動作の一例について説明するための波形図である。 比較例に係る表示装置の１フレーム期間内の動作の一例について説明するための波形図である。 比較例に係る表示装置の１Ｈ期間内の動作の一例について説明するための波形図である。 図１の表示装置の１フレーム期間内の動作の他の例について説明するための波形図である。 図１の表示装置の１フレーム期間内の動作のその他の例について説明するための波形図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態
１．１ 表示装置の概略構成
１．２ 表示装置の動作
１．３ 作用・効果
２．モジュールおよび適用例

＜１．実施の形態＞
（１．１ 表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、平面映像だけでなく立体映像も表示することの可能な表示装置（３Ｄディスプレイ）であり、時分割方式により立体映像の観察が可能なものである。

表示装置１は、例えば、表示パネル１０と、駆動回路２０と、シャッター眼鏡（図示せず）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路２３に出力するものである。映像信号２０Ａの種類としては、例えば、右目用画像用の映像信号、左目用画像用の映像信号、黒画像用の映像信号などが挙げられる。また、所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。

信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号処理回路２１から入力された映像信号２０Ａに対応するアナログの映像信号を、各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、例えば、図３に示したように、１フレーム期間Ｔ_Fごとに、黒画像用の映像信号２０Ａに対応する信号電圧Ｖ_ofsと、右目用画像用の映像信号２０Ａに対応する信号電圧Ｖ_sigRと、黒画像用の映像信号２０Ａに対応する信号電圧Ｖ_ofsと、左目用画像用の映像信号２０Ａに対応する信号電圧Ｖ_sigLとを、この順に各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、図３は、表示装置１を駆動させたときの１フレーム期間内の各種波形の一例を表したものである。

ところで、上記の「書き込み」とは、駆動トランジスタＴｒ₁のゲート−ソース間に所定の電圧を印加することを指している。また、信号線駆動回路２３が１フレーム期間Ｔ_F中に各信号線ＤＴＬに印加する電圧の順番は、上記の順番に限られるものではなく、左目用画像用の映像信号と、右目用画像用の映像信号との間に、黒画像用の映像信号が挿入されていれば、どのような順番であってもよい。

信号線駆動回路２３は、例えば、有機ＥＬ素子１１の発光時に駆動トランジスタＴｒ₁のゲートに印加する信号電圧Ｖ_sigR，Ｖ_sigLと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のゲートに印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、電圧Ｖ_ofsは、有機ＥＬ素子１１の閾値電圧Ｖ_elよりも低い電圧値（一定値）となっており、かつ信号電圧Ｖ_sigR，Ｖ_sigLの最小電圧よりも高い電圧値となっている。

走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_onと、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。ここで、電圧Ｖ_onは、書き込みトランジスタＴｒ₂のオン電圧以上の値（一定値）となっている。電圧Ｖ_offは、書き込みトランジスタＴｒ₂のオン電圧よりも低い値（一定値）となっている。

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に電流を流すときに印加する電圧Ｖ_ccHと、駆動トランジスタＴｒ₁に電流を流さないときに印加する電圧Ｖ_ccLとを出力することが可能となっている。ここで、電圧Ｖ_ccLは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。Ｖ_ccHは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。

（シャッター眼鏡）
シャッター眼鏡は、例えば、図示しないが、左目用シャッターと、右目用シャッターと、左目用シャッターの開閉を制御する制御信号を印加する制御線ＳＧ_Lと、右目用シャッターの開閉を制御する制御信号を印加する制御線ＳＧ_Rとを有している。制御線ＳＧ_Lおよび制御線ＳＧ_Rは、駆動回路２０に直接接続されていてもよいし、駆動回路２０と通信可能な無線装置に接続されていてもよい。

（１．２ 表示装置の動作）
図４は、表示装置１を駆動させたときの１Ｈ期間内の各種波形の一例を表したものである。図４には、例えば、黒画像用の映像信号２０Ａに対応する信号電圧Ｖ_ofsと、右目用画像用の映像信号２０Ａに対応する信号電圧Ｖ_sigRとが印加される期間Ｔ_F1の信号波形、または黒画像用の映像信号２０Ａに対応する信号電圧Ｖ_ofsと、左目用画像用の映像信号２０Ａに対応する信号電圧Ｖ_sigLとが印加される期間Ｔ_F1の信号波形が表されている。図４（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶ_ofs、Ｖ_sigL、Ｖ_sigRが所定のタイミングで印加され、走査線ＷＳＬにＶ_on、Ｖ_offが所定のタイミングで印加され、電源線ＰＳＬにＶ_ccL、Ｖ_ccHが所定のタイミングで印加されている様子が示されている。図４（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gは発光時のＶ_gsをＶ_gs0とすると（Ｖ_ccL＋Ｖ_gs0）となる。次に、信号線ＤＴＬの電圧がＶ_ofsとなっており、かつ電源線ＰＳＬの電圧がＶ_ccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げる。

［Ｖ_th補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLからＶ_ccHに上げる（Ｔ₂）。すると、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。このとき、ソース電圧Ｖ_sが（Ｖ_ofs−Ｖ_th）よりも低い場合（Ｖ_th補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigLまたはＶ_sigRに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₃）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなるので、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすことができる。なお、Ｖ_th補正期間において、信号線駆動回路２３は信号線ＤＴＬの電圧をＶ_ofsに維持する。

［待機期間］
次に、後述の書き込み・μ補正期間（移動度補正期間）がやってくるまでのしばらくの間、そのままの状態で待機する。このとき、信号線駆動回路２３は信号線ＤＴＬの電圧をＶ_ofsに維持する。その後、書き込み・μ補正期間が開始する少し前に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigLまたはＶ_sigRに切り替える。例えば、１フレーム期間Ｔ_Fの前半では、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigRに切り替え、１フレーム期間Ｔ_Fの後半では、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigLに切り替える。

［書き込み・μ補正期間］
待機期間が終了した後、書き込み・μ補正期間を行う。具体的には、信号線ＤＴＬの電圧がＶ_sigLまたはＶ_sigRとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₄）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sigLまたはＶ_sigRとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sigL＋Ｖ_th−ΔＶ（またはＶ_sigR＋Ｖ_th−ΔＶ）となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖ_gsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。

［発光期間］
最後に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₅）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。その結果、有機ＥＬ素子１１が所望の輝度で発光する。このとき、信号線駆動回路２３は信号線ＤＴＬの電圧をＶ_sigLまたはＶ_sigRに維持する。

［繰り返し］
次に、所定の期間が経過したのち、発光期間を終了する。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光する。その後、上述した各期間に対応した駆動を実行する。このように、本実施の形態では、例えば、図４に示したように、Ｖ_th補正準備期間、Ｖ_th補正期間、待機期間、書き込み・μ補正期間、発光期間がフレーム期間Ｔ_Fごとに繰り返される。

ところで、本実施の形態では、走査線駆動回路２４および電源線駆動回路２５は共に、電源線ＰＳＬおよび走査線ＷＳＬを行方向にスキャンする。そのため、信号線駆動回路２３が、１フレーム期間Ｔ_Fごとに、信号電圧Ｖ_ofs、Ｖ_sigR、Ｖ_ofs、Ｖ_sigLを、この順に各信号線ＤＴＬに印加しているときに、たいていは、表示装置１に表示される画像には、スキャンラインの上方または下方に対応する部分に黒画像の一部が含まれる。なお、表示装置１の画面（画像）全体が右目用画像、左目用画像または黒画像である期間が存在していることが好ましいが、場合によっては存在していなくてもよい。

以下では、右目用画像の少なくとも一部が表示装置１に表示されている期間を、右目用画像を表示する期間（右目用画像表示期間Ｔ_RD）と称するものとする。同様に、左目用画像の少なくとも一部が表示装置１に表示されている期間を、左目用画像を表示する期間（左目用画像表示期間Ｔ_LD）と称するものとする。また、表示装置１の全体に黒画像が表示されている期間を、黒画像を表示する期間（黒画像表示期間Ｔ_BL1，Ｔ_BL2）と称するものとする。なお、黒画像表示期間Ｔ_BL1は、１フレーム期間Ｔ_Fにおいて右目用画像を表示する前の黒画像表示期間に対応している。黒画像表示期間Ｔ_BL2は、１フレーム期間Ｔ_Fにおいて左目用画像を表示する前の黒画像表示期間に対応している。

本実施の形態では、駆動回路２０は、例えば、図３に示したように、黒画像表示期間Ｔ_BL1、右目用画像表示期間Ｔ_RD、黒画像表示期間Ｔ_BL2、左目用画像表示期間Ｔ_LDをフレーム期間Ｔ_Fごとに繰り返す。このとき、視聴者は、図示しないシャッター眼鏡をかけた上で、左目用画像を左目のみで視認し、右目用画像を右目のみで視認する。例えば、図３に示したように、左目用画像表示期間Ｔ_LDに、左目用シャッターを開く（左目用眼鏡を透過状態にする）信号電圧Ｖ_H1が印加され、それ以外の期間に、左目用シャッターを閉じる（左目用眼鏡を非透過状態にする）信号電圧Ｖ_L1が印加される。また、例えば、図３に示したように、右目用画像表示期間Ｔ_RDに、右目用シャッターを開く（右目用眼鏡を透過状態にする）信号電圧Ｖ_H2が印加され、それ以外の期間に、右目用シャッターを閉じる（右目用眼鏡を非透過状態にする）信号電圧Ｖ_L2が印加される。これにより、左目用画像が左目のみで視認され、右目用画像が右目のみで視認されるので、左目用画像と右目用画像とが観察者の網膜で結像される。その結果、視聴者は立体映像を観察することができる。

（１．３ 作用・効果）
ところで、従来の有機ＥＬ表示装置では、例えば、図５、図６に示したように、Ｖ_th補正準備期間、Ｖ_th補正期間、Ｖ_th補正休止期間、書き込み・μ補正期間、発光期間が１水平ラインごとに順次行われる。このとき、例えば、図５に示したように、１フレーム期間内においてＶ_th補正を行っている期間αと、１フレーム期間内において書き込み・μ補正を行っている期間βとが同時に存在している。ただし、厳密には、１フレーム期間内において、Ｖ_th補正と、書き込み・μ補正とを同時に行うことはできないので、従来の有機ＥＬ表示装置では、例えば、図６に示したように、Ｖ_th補正期間を複数に分けると共に、Ｖ_th補正休止期間を複数設け、Ｖ_th補正休止期間に他の水平ラインにおける書き込み・μ補正を行うようにしている。ところで、このようにＶ_th補正休止期間を設けた場合に、Ｖ_th補正期間として十分な時間を確保するためには、走査線ＷＳＬのシフト動作をやや高速化することが必要となる。例えば、１９２０×１０８０画素数のパネルでフィールドシーケンシャルの駆動を考えると、走査線ＷＳＬのシフト周期は、１／（１０８０×２４０Ｈｚ）＝３．８６μｓｅｃとなり、この期間内にＶ_th補正、書き込み・μ補正を行う必要がある。

一方、本実施の形態では、例えば、図３に示したように、全ての画素１２においてＶ_th補正が行われた後に、全ての画素１２において書き込み・μ補正が行われている。つまり、Ｖ_th補正を一旦休止し、その間に、書き込み・μ補正を行うようなことはしておらず、１フレーム期間内においてＶ_th補正を行っている期間と、１フレーム期間内において書き込み・μ補正を行っている期間とが同時に存在していない。従って、Ｖ_th補正にかける時間を十分長くとることができ、走査線ＷＳＬのシフト動作を従来ほどに高速化する必要がない。例えば、例えば、１画素１２においてＶ_th補正時間が３００μｓｅｃ必要とすると、１／１２０Ｈｚ＝８．３ｍｓｅｃ中の４．３ｍｓｅｃがＶ_th補正期間となり、残りの４ｍｓｅｃが書き込み・μ補正期間となる。よって、本実施の形態では、走査線ＷＳＬのシフト周期は、４ｍｓｅｃ／１０８０＝３．７μｓｅｃとなり、この期間内に書き込み・μ補正だけを行えばよいので、本実施の形態の方が、従来の有機ＥＬ表示装置よりも、Ｖ_th補正や、書き込み・μ補正を行う際のタイミングマージンが大きい。

また、本実施の形態では、全ての画素１２においてＶ_th補正が行われた後に、全ての画素１２において書き込み・μ補正が行われていることから、従来の有機ＥＬ表示装置のような、信号線ＤＴＬに１Ｈ周期でパルスを印加することを要しない。また、本実施の形態では、走査線ＷＳＬについても、従来の有機ＥＬ表示装置のような、高速駆動を要しない。従って、画素回路１４への充放電の回数、具体的には、信号線ＤＴＬおよび走査線ＷＳＬの充放電の回数が減少するので、消費電力を低減することができる。

＜変形例＞
上記実施の形態では、Ｖ_th補正および書き込み・μ補正は共に、走査線ＷＳＬのスキャンにより１水平ラインごとに順次行われていたが、例えば、図７に示したように、Ｖ_th補正が全ての画素１２において同時に（一括して）行われてもよい。例えば、走査線駆動回路２４が、Ｖ_th補正に際して、全ての走査線ＷＳＬに選択パルスを同時に印加して、全ての有機ＥＬ素子１１および全ての画素回路１４を選択するようにしてもよい。このようにした場合には、Ｖ_th補正が走査線ＷＳＬのスキャンにより１水平ラインごとに順次行われていた場合と比べて、全ての画素１２に対してＶ_th補正を行うのに要する時間を短くすることができる。従って、本変形例の方が、従来の有機ＥＬ表示装置や上記の実施の形態の表示装置１よりも、Ｖ_th補正や、書き込み・μ補正を行う際のタイミングマージンが大きい。

また、本変形例では、Ｖ_th補正を行う際にスキャン駆動を行わない。そのため、上記実施の形態の場合と比べて、走査線ＷＳＬの充放電が減少するので、消費電力をより低減することができる。

また、上記実施の形態では、各画素１２において、Ｖ_th補正が終了した後、書き込み・μ補正を行うまでの間、電源線ＰＳＬにはＶ_ccHが印加されていたが、例えば、図８に示したように、その間の少なくとも一部の期間の間、電源線ＰＳＬにＶ_ccLが印加されていてもよい。このようにした場合には、電源線ＰＳＬにＶ_ccLが印加されている間、画素回路１４への電流供給が停止する。その結果、Ｖ_th補正が終了した後、書き込み・μ補正を行うまでの間に、駆動トランジスタＴｒ₁のリーク電流に起因して駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsが変化するのを抑制することができる。

＜２．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、映像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（モジュール）
上記実施の形態の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

（適用例１）
図１０は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。

（適用例２）
図１１は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。

（適用例３）
図１２は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および映像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。

（適用例４）
図１３は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。

（適用例５）
図１４は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。

例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。

また、上記実施の形態等では、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。

また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。

また、上記実施の形態等では、駆動トランジスタＴｒ₁，書き込みトランジスタＴｒ₂は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ₂のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃ_sの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、Ｃ_s…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｉ_d…電流、ＰＳＬ…電源線、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｖ_g…ゲート電圧、Ｖ_gs…ゲート−ソース間電圧、Ｖ_s…ソース電圧、Ｖ_th…閾値電圧、ＷＳＬ…走査線、α…Ｖ_th補正期間、β…書き込み・μ補正期間。

Claims (5)

1. 行列状に配置された複数の発光素子および複数の画素回路と、
   全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路と
   を備えた表示装置。
2. 前記駆動回路は、全ての画素回路の閾値補正を同時に行う
   請求項１に記載の表示装置。
3. 前記駆動回路は、全ての画素回路の閾値補正を行ったのち、前記書き込みを行うまでの間の少なくとも一部の期間の間、前記画素回路への電流供給を停止する
   請求項１に記載の表示装置。
4. 行列状に配置された複数の発光素子および複数の画素回路と、前記複数の画素回路を駆動する駆動回路とを備えた表示装置を用意するステップと、
   前記駆動回路を用いて、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うステップと
   を含む表示装置の駆動方法。
5. 表示装置を備え、
   前記表示装置は、
   行列状に配置された複数の発光素子および複数の画素回路と、
   全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路と
   を有する
   電子機器。

Images