JP2011014853A - 保護回路 - Google Patents

Abstract

【課題】静電気放電保護回路を提供する。
【解決手段】保護回路は、チップセット３２と入出力ポート３１の間に接続された保護回路３１０であって、前記入出力ポートと前記チップセットの間に接続され、前記入出力ポートからの入力信号を受け、前記入出力ポートが突入電流を有する時、前記突入電流に対して放電動作を行う少なくとも２つの互いに並列した保護装置、及び前記保護装置の１つを選んで前記入力信号を前記チップセットに伝送する制御装置３１１を含む。
【選択図】図３ａ

Description

本発明は、保護回路に関し、特に、静電気放電保護回路に関するものである。

半導体製造の発展に伴い、集積回路の素子のサイズもサブミクロンレベルに縮小し、集積回路の性能と動作速度を高めている。しかし、素子のサイズの縮減は、いくつかの信頼度の問題も生じている。特に集積回路の静電気放電（ＥＳＤ）または雷サージに対する防護能力の影響が最も大きい。言い換えれば、静電気放電に対する素子の耐性が大幅に低下する。

図１は、従来のＥＳＤ保護装置を表している。図１を参照下さい。単一のＥＳＤ保護装置１０は、入出力ポート１１とチップセット１２の間に接続される。入出力ポート１１が突入電圧を受けた時、過度の電流が流れる。これは、突入電流と言われている。この時、チップセット１２が突入電流による衝撃を受けないように保護するために、保護装置１０は、一部の電荷を放出し、保護電流より一部の電流Ｉ１０を接地端子ＧＮＤに導入する。残りの残余電流Ｉ１１は、チップセット１２に流入する。しかし残余電流Ｉ１１の電荷は、過度の電気的オーバーストレス（ＥＯＳ）を受け、チップセット１２内の素子を破損させて全体のシステムを正常に動作できなくする。

図２は、もう１つの従来のＥＳＤ保護装置を表している。図２が図１と異なるところは、２つのＥＳＤ保護装置を有しているところである。図２を参照下さい。２つのＥＳＤ保護装置２０ａと２０ｂは、入出力ポート２１とチップセット２２の間に接続される。同様に、入出力ポート２１が突入電圧を受けた時、保護装置２０ｂは、一部の電荷を放出する。しかし、このようなπ型回路の形成は、２０ｂのクランプ電圧に達することができない可能性がある。また、保護装置２０ａと２０ｂは、一部の電流Ｉ２０ａとＩ２０ｂを接地端子ＧＮＤに導入するが、残りの残余電流Ｉ２１の電荷はチップセット２２内の素子を破損させて全体のシステムが正常に動作できなくなる。

よって、静電気放電の動作を行うことができ、静電気放電の動作後にチップセットに流入する残余電流をより低下することができる保護回路を提供することが望ましい。

特開平１０−１６３４２３号公報

静電気放電保護回路を提供する。

本発明は、チップセットと入出力ポートの間に接続された保護回路を提供する。この保護回路は、少なくとも２つの保護装置と１つの制御装置を含む。前記保護装置は、互いに並列し、入出力ポートとチップセットの間に接続される。前記保護装置は、入出力ポートからの入力信号を受ける。入出力ポートが突入電流を有する時、前記保護装置は、前記突入電流に対して放電動作を行う。制御装置は、前記保護装置の１つを選んで入力信号をチップセットに伝送する。

いくつかの実施例では、制御装置は、チップセットが入力信号を受けるかどうかを検出し、検出結果に基づいて、前記保護装置の１つを選び、入力信号をチップセットに伝送する。

もう１つの実施例では、制御装置が前記保護装置の１つを選び、且つチップセットが入力信号を受けていないと検出した時、制御装置はもう１つの保護装置を選び、入力信号をチップセットに伝送する。

本発明の上述の実施例に基づいて、入出力ポートが突入電流を受けた時、突入電流は、並列の複数の保護装置によって複数のより小さな電流に分散する。よって、残余電流量を減少し、チップセットが衝撃を受ける可能性を低下することができる。また、保護装置は防護ゲートとなることもできる。その中の１つの保護装置が残余電流により衝撃を受け、入力信号を伝送できない時、制御装置は、まず破損されていない保護装置を選んで入力信号をチップセットに伝送し、システムが正常に動作するように戻すことができる。

従来のＥＳＤ保護装置を表している。 もう１つの従来のＥＳＤ保護装置を表している。 本発明の実施例に基づいたＥＳＤ保護回路を表している。 本発明の実施例に基づいたＥＳＤ保護回路を表している。 本発明の実施例に基づいたもう１つのＥＳＤ保護装置を表している。 本発明の実施例に基づいたもう１つのＥＳＤ保護装置を表している。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

図３ａは、本発明の実施例に基づいた保護回路を表している。図３ａを参照下さい。保護回路３０は、入出力ポート３１とチップセット３２に接続される。入出力ポート３１は、入力信号ＩＮ３０を受けるのに用いられる。保護回路３０は、少なくとも２つの保護装置と１つの制御装置３１１を含む。この実施例では、３つの保護装置３１０ａ〜３１０ｃを例に説明をする。実際の応用では、保護装置の数量は、システムの需要に基づいて決まる。保護装置３１０ａ〜３１０ｃは、互いに並列し、入出力ポート３１とチップセット３２の間に接続される。各保護装置３１０ａ〜３１０ｃは、入出力ポート３１からの入力信号ＩＮ３０を受ける。入出力ポート３１が突入電圧を受けて突入電流を生じた時、保護装置３１０ａ〜３１０ｃは、放電動作を行い、一部の電荷を接地端子ＧＮＤに放出する。制御装置３１１は、制御信号Ｓａ、Ｓｂと、Ｓｃを発生して、保護装置３１０ａ〜３１０ｃにそれぞれ与え、保護装置３１０ａ〜３１０ｃの１つを選んで入力信号ＩＮ３０をチップセット３２に伝送する。よって、入出力ポート３１が突入電圧を受けて突入電流を生じた時、並列の保護装置３１０ａ〜３１０ｃによってこの突入電流を３つのより小さな電流に分散し、保護装置３１０ａ〜３１０ｃの１つを通してチップセット３２に伝送された残余電流を低下する。詳細の回路と説明は下記に詳述する。

図３ａを参照下さい。各保護装置３１０ａ〜３１０ｃは、保護素子ＰＥ３とスイッチング素子ＳＷ３を含む。保護装置３１０ａは、保護素子ＰＥ３＿ａとスイッチング素子ＳＷ３＿ａを含み、保護装置３１０ｂは、保護素子ＰＥ３＿ｂとスイッチング素子ＳＷ３＿ｂを含み、且つ保護装置３１０ｃは、保護素子ＰＥ３＿ｃとスイッチング素子ＳＷ３＿ｃを含む。この実施例では、保護素子ＰＥ３＿ａ〜ＰＥ３＿ｃは、コンデンサ、ダイオード、またはトランジスタより実現される。以下、保護装置３１０ａを例に説明をする。保護装置３１０ｂと３１０ｃは、保護装置３１０ａと同じ回路構造を有する。図３ａに示されるように、保護素子ＰＥ３＿ａは、入出力ポート３１と接地端子ＧＮＤの間に接続される。スイッチング素子ＳＷ３＿ａは、入出力ポート３１とチップセット３２の間に接続され、且つ制御信号Ｓａに制御される。

仮に制御装置３１１が保護装置３１０ａを選んで入力信号ＩＮ３０をチップセット３２に伝送するものと仮定する。この時、保護装置３１０ａのスイッチング素子ＳＷ３＿ａは、制御装置３１１からの制御信号Ｓａに基づいてオンにされ、保護装置３１０ｂと３１０ｃのスイッチング素子ＳＷ３＿ｂとＳＷ３＿ｃは、制御信号ＳｂとＳｃに基づいてオフにされる。よって、入出力ポート３１からの入力信号ＩＮ３０は、保護装置３１０ａを通してチップセット３２に伝送される。入出力ポート３１が突入電圧を受けて突入電流Ｉｓｐｉを生じた時、突入電流Ｉｓｐｉは、３つのより小さな電流Ｉａ、Ｉｂと、Ｉｃに分散し、保護装置３１０ａ〜３１０ｃにそれぞれ流入する。保護装置３１０ａ〜３１０ｃの保護素子ＰＥ３＿ａ〜ＰＥ３＿ｃは、放電動作をそれぞれ行い、電流Ｉａ、Ｉｂと、Ｉｃの電荷を放電する。突入電流Ｉｓｐｉが並列の保護装置３１０ａ〜３１０ｃによって３つのより小さな電流Ｉａ、Ｉｂと、Ｉｃに分散されることから、保護装置３１０ａの保護素子ＰＥ３＿ａが電流Ｉａの電荷を完全に放出できず、残余電流Ｉｒｅ＿ａを生じる。この残余電流Ｉｒｅ＿ａも対応して減少し、チップセット３２が衝撃を受ける可能性を低下する。

同時に、制御装置３１１は、チップセット３２が保護装置３１０ａからの入力信号ＩＮ３０を受けるかどうかを検出する。チップセット３２が入力信号ＩＮ３０を受けていないと制御装置３１１が検出した場合、保護装置３１０ａのスイッチング素子ＳＷ３＿ａが残余電流Ｉｒｅ＿ａにより衝撃を受けていることを表す。制御装置３１１は、検出結果に基づいて、保護装置のもう１つを選び、例えば保護装置３１０ｂを選び、入力信号ＩＮ３０をチップセット３２に伝送する。図３ｂを参照下さい。この時、保護装置３１０ｂのスイッチング素子ＳＷ３＿ｂは、制御装置３１１からの制御信号Ｓｂに基づいてオンにされ、保護装置３１０ａと３１０ｃのスイッチング素子ＳＷ３＿ａとＳＷ３＿ｃは、制御信号ＳａとＳｃに基づいてオフにされる。

上述の実施例では、保護装置３１０ａ〜３１０ｃのスイッチング素子ＳＷ３＿ａ、ＳＷ３＿ｂと、ＳＷ３＿ｃは、同じ規格を有する。

他の実施例では、スイッチング素子、例えば、ＳＷ３＿ｂをより低い規格に設計することができる。制御装置３１１は、保護装置３１０ｂを予め設定して選び、入力信号ＩＮ３０をチップセット３２に伝送することができる。入出力ポート３１が突入電圧を受けて突入電流Ｉｓｐｉを生じた時、保護装置３１０ｂのスイッチング素子ＳＷ３＿ｂは、その残余電流により衝撃を受けるため、チップセット３２を保護し、突入電流Ｉｓｐｉの侵入を受けないようにしなければならない。この時、制御装置３１１は、チップセット３２が入力信号ＩＮ３０を受けていないことを検出し、より高い規格を有するスイッチングユニットの保護回路ＳＷ３＿ａとＳＷ３＿ｃを選んで入力信号ＩＮ３０をチップセット３２に伝送する。

図４ａは、本発明の実施例に基づいたもう１つの保護回路を表している。図４ａを参照下さい。保護回路４０は、入出力ポート４１とチップセット４２に接続される。入出力ポート４１は、入力信号ＩＮ４０を受けるのに用いられる。保護回路４０は、少なくとも２つの保護装置、制御装置４１１と、スイッチング装置４１２を含む。この実施例では、３つの保護装置４１０ａ〜４１０ｃを例に説明をする。実際の応用では、保護装置の数量は、システムの需要に基づいて決まる。保護装置４１０ａ〜４１０ｃは、互いに並列し、入出力ポート４１とスイッチング装置４１２の間に接続される。各保護装置４１０ａ〜４１０ｃは、入出力ポート４１からの入力信号ＩＮ４０を受ける。入出力ポート４１が突入電圧を受けて突入電流を生じた時、保護装置４１０ａ〜４１０ｃは、放電動作を行い、一部の電荷を接地端子ＧＮＤに放出する。制御装置４１１は、制御信号Ｓａ、Ｓｂと、Ｓｃを発生して、保護装置４１０ａ〜４１０ｃにそれぞれ与え、保護装置４１０ａ〜４１０ｃの１つを選んでスイッチング装置４１２を通して入力信号ＩＮ４０をチップセット４２に伝送する。よって、入出力ポート４１が突入電圧を受けて突入電流を生じた時、並列の保護装置４１０ａ〜４１０ｃによってこの突入電流を３つのより小さな電流に分散し、保護装置４１０ａ〜４１０ｃの１つを通してチップセット４２に伝送された残余電流を低下する。詳細の回路と説明は下記に詳述する。

図４ａを参照下さい。各保護装置４１０ａ〜４１０ｃは、保護素子ＰＥ４とスイッチング素子ＳＷ４を含む。保護装置４１０ａは、保護素子ＰＥ４＿ａとスイッチング素子ＳＷ４＿ａを含み、保護装置４１０ｂは、保護素子ＰＥ４＿ｂとスイッチング素子ＳＷ４＿ｂを含み、且つ保護装置４１０ｃは、保護素子ＰＥ４＿ｃとスイッチング素子ＳＷ４＿ｃを含む。この実施例では、保護素子ＰＥ４＿ａ〜ＰＥ４＿ｃは、コンデンサ、ダイオード、またはトランジスタより実現される。以下、保護装置４１０ａを例に説明をする。保護装置４１０ｂと４１０ｃは、保護装置４１０ａと同じ回路構造を有する。図４ａに示されるように、保護素子ＰＥ４＿ａは、入出力ポート４１と接地端子ＧＮＤの間に接続される。スイッチング素子ＳＷ４＿ａは、入出力ポート４１とスイッチング装置４１２の間に接続され、且つ制御信号Ｓａに制御される。

図４ａを参照下さい。スイッチング装置４１２は、マルチプレクサＭＵＸを含む。マルチプレクサＭＵＸは、３つの入力端子ＩＴａ、ＩＴｂと、ＩＴｃを有し、保護装置４１０ａ〜４１０ｃのスイッチング素子ＳＷ４＿ａ〜ＳＷ４＿ｃにそれぞれ接続される。マルチプレクサＭＵＸは、出力端子ＯＴを有し、チップセット４２に接続される。

制御装置４１１が保護装置４１０ａを選んで入力信号ＩＮ４０をチップセット４２に伝送するものと仮定する。この時、保護装置４１０ａのスイッチング素子ＳＷ４＿ａは、制御装置４１１からの制御信号Ｓａに基づいてオンにされ、保護装置４１０ｂと４１０ｃのスイッチング素子ＳＷ４＿ｂとＳＷ４＿ｃは、制御信号ＳｂとＳｃに基づいてオフにされる。この時、スイッチング装置４１２のマルチプレクサＭＵＸは、制御装置４１１からの制御信号Ｓｍｕｘに基づいて、対応する入力端子ＩＴａを通して、保護装置４１０ａからの入力信号ＩＮ４０を受ける。よって、入出力ポート４１からの入力信号ＩＮ４０は、保護装置４１０ａとマルチプレクサＭＵＸを通してチップセット４２に伝送される。入出力ポート４１が突入電圧を受けて突入電流Ｉｓｐｉを生じた時、突入電流Ｉｓｐｉは、３つのより小さな電流Ｉａ、Ｉｂと、Ｉｃに分散し、保護装置４１０ａ〜４１０ｃにそれぞれ流入する。保護装置４１０ａ〜４１０ｃの保護素子ＰＥ３＿ａ〜ＰＥ３＿ｃは、放電動作をそれぞれ行い、電流Ｉａ、Ｉｂと、Ｉｃの電荷を放電する。突入電流Ｉｓｐｉが並列の保護装置４１０ａ〜４１０ｃによって３つのより小さな電流Ｉａ、Ｉｂと、Ｉｃに分散されることから、保護装置４１０ａの保護素子ＰＥ４＿ａが電流Ｉａの電荷を完全に放出できず、残余電流Ｉｒｅ＿ａを生じる。この残余電流Ｉｒｅ＿ａも対応して減少し、チップセット４２が衝撃を受ける可能性を低下する。

同時に、制御装置４１１は、チップセット４２が保護装置４１０ａからの入力信号ＩＮ４０を受けるかどうかを検出する。チップセット４２が入力信号ＩＮ４０を受けていないと制御装置４１１が検出した場合、保護装置４１０ａのスイッチング素子ＳＷ４＿ａが残余電流Ｉｒｅ＿ａにより衝撃を受けていることを表す。制御装置４１１は、検出結果に基づいて、もう１つの保護装置を選び、例えば保護装置４１０ｂを選び、図４ｂに示すように、入力信号ＩＮ４０をチップセット４２に伝送する。この時、保護装置４１０ｂのスイッチング素子ＳＷ４＿ｂは、制御装置４１１からの制御信号Ｓｂに基づいてオンにされ、保護装置４１０ａと４１０ｃのスイッチング素子ＳＷ４＿ａとＳＷ４＿ｃは、制御信号ＳａとＳｃに基づいてオフにされる。スイッチング装置４１２のマルチプレクサＭＵＸは、制御装置４１１からの制御信号Ｓｍｕｘに基づいて、対応する入力端子ＩＴｂを通して、保護装置４１０ｂからの入力信号ＩＮ４０を受ける。よって、入出力ポート４１からの入力信号ＩＮ４０は、保護装置４１０ｂとマルチプレクサＭＵＸを通してチップセット４２に伝送される。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。

１０ 保護装置
１１ 入出力ポート
１２ チップセット
Ｉ１０ 放電電流
Ｉ１１ 残余電流
２０ａ、２０ｂ 保護装置
２１ 入出力ポート
２２ チップセット
Ｉ２０ａ、Ｉ２０ｂ 放電電流
Ｉ２１ 残余電流
３０ 保護回路
３１ 入出力ポート
３２ チップセット
３１０ａ、３１０ｂ、３１０ｃ 保護装置
３１１ 制御装置
ＧＮＤ 接地端子
Ｉａ、Ｉｂ、Ｉｃ 電流
Ｉｒｅ＿ａ 残余電流
ＩＮ３０ 入力信号
ＰＥ３＿ａ、ＰＥ３＿ｂ、ＰＥ３＿ｃ 保護素子
ＳＷ３＿ａ、ＳＷ３＿ｂ、ＳＷ３＿ｃ スイッチング素子
Ｓａ、Ｓｂ、Ｓｃ スイッチング素子の制御信号
４０ 保護回路
４１ 入出力ポート
４２ チップセット
４１０ａ、４１０ｂ、４１０ｃ 保護装置
４１１ 制御装置
４１２ スイッチング装置
ＧＮＤ 接地端子
ＭＵＸ マルチプレクサ
Ｉａ、Ｉｂ、Ｉｃ 電流
Ｉｒｅ＿ａ 残余電流
ＩＮ４０ 入力信号
ＩＴａ、ＩＴｂ、ＩＴｃ マルチプレクサの入力端子
ＰＥ４＿ａ、ＰＥ４＿ｂ、ＰＥ４＿ｃ 保護素子
ＯＴ マルチプレクサの出力端子
Ｓｍｕｘ マルチプレクサの制御信号
ＳＷ４＿ａ、ＳＷ４＿ｂ、ＳＷ４＿ｃ スイッチング素子
Ｓａ、Ｓｂ、Ｓｃ スイッチング素子の制御信号

Claims (17)

1. チップセットと入出力ポートの間に接続された保護回路であって、
   前記入出力ポートと前記チップセットの間に接続され、前記入出力ポートからの入力信号を受け、前記入出力ポートが突入電流を有する時、前記突入電流に対して放電動作を行う少なくとも２つの互いに並列した保護装置、及び
   前記保護装置の１つを選んで前記入力信号を前記チップセットに伝送する制御装置を含む保護回路。
2. 前記制御装置は、前記チップセットが前記入力信号を受けるかどうかを検出し、前記検出結果に基づいて、前記保護装置の１つを選び、前記入力信号を前記チップセットに伝送する請求項１に記載の保護回路。
3. 前記制御装置が前記保護装置の１つを選び、且つ前記チップセットが前記入力信号を受けていないと検出した時、前記制御装置はもう１つの前記保護装置を選び、前記入力信号を前記チップセットに伝送する請求項２に記載の保護回路。
4. 前記保護装置の各々は、
   前記入出力ポートと接地端子の間に接続された保護素子、及び
   前記入出力ポートと前記チップセットの間に接続され、且つ制御信号に制御されるスイッチング素子を含む請求項１に記載の保護回路。
5. 前記制御装置は、前記チップセットが前記入力信号を受けるかどうかを検出し、前記検出結果に基づいて、前記制御信号を生じ、前記スイッチング素子の１つを選択的にオンにする請求項４に記載の保護回路。
6. 前記保護素子は、コンデンサ、ダイオード、またはトランジスタより実現される請求項４に記載の保護回路。
7. 前記保護装置の１つの前記スイッチング素子の規格は、他の前記保護装置の前記スイッチング素子の規格より低い請求項４に記載の保護回路。
8. 前記制御装置は、低規格を有する前記スイッチング素子の前記保護装置を予め設定して選び、前記入力信号をチップセットに伝送する請求項７に記載の保護回路。
9. 前記制御装置が低規格を有する前記スイッチング素子の前記保護装置を選び、且つ前記チップセットが前記入力信号を受けていないと検出した時、前記制御装置はもう１つの前記保護装置を選び、前記入力信号を前記チップセットに伝送する請求項８に記載の保護回路。
10. 前記保護装置と前記チップセットの間に接続されるスイッチング装置を更に有し、前記制御装置が前記保護装置の１つを選んだ時、前記制御装置は前記スイッチング装置が選ばれた前記保護装置から受けた前記入力信号を制御し、前記チップセットに伝送する請求項１に記載の保護回路。
11. 前記制御装置は、前記チップセットが前記入力信号を受けるかどうかを検出し、前記検出結果に基づいて、前記保護装置の１つを選び、前記スイッチング装置を通して前記入力信号を前記チップセットに伝送する請求項１０に記載の保護回路。
12. 前記制御装置が前記保護装置の１つを選び、且つ前記チップセットが前記入力信号を受けていないと検出した時、前記制御装置はもう１つの前記保護装置を選び、前記スイッチング装置を通して前記入力信号を前記チップセットに伝送する請求項１１に記載の保護回路。
13. 前記保護装置の各々は、
    前記入出力ポートと接地端子の間に接続された保護素子、及び
    前記入出力ポートと前記スイッチング装置の間に接続され、且つ制御信号に制御されるスイッチング素子を含む請求項１０に記載の保護回路。
14. 前記制御装置は、前記チップセットが前記入力信号を受けるかどうかを検出し、前記検出結果に基づいて、前記制御信号を生じ、前記スイッチング素子の１つを選択的にオンにし、前記スイッチング装置を通して前記入力信号を前記チップセットに伝送する請求項１３に記載の保護回路。
15. 前記保護素子は、コンデンサ、ダイオード、またはトランジスタより実現される請求項１３に記載の保護回路。
16. 前記スイッチング装置は、前記スイッチング素子にそれぞれ接続された少なくとも２つの入力端子と前記チップセットに接続された出力端子を有するマルチプレクサを含む請求項１０に記載の保護回路。
17. 前記制御装置が前記保護装置の１つを選んだ時、前記制御装置は、前記マルチプレクサが対応する前記入力端子を通して、選択された前記保護装置から受けた前記入力信号を制御する請求項１６に記載の保護回路。
    
    
    
    

Images