CN118044084A - 用于速率触发静电放电保护电路的电平感测切断 - Google Patents

用于速率触发静电放电保护电路的电平感测切断 Download PDF

Info

Publication number
CN118044084A
CN118044084A CN202280065617.4A CN202280065617A CN118044084A CN 118044084 A CN118044084 A CN 118044084A CN 202280065617 A CN202280065617 A CN 202280065617A CN 118044084 A CN118044084 A CN 118044084A
Authority
CN
China
Prior art keywords
terminal
transistor
voltage
coupled
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280065617.4A
Other languages
English (en)
Inventor
R·达莫达兰普拉巴
V·乔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN118044084A publication Critical patent/CN118044084A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of DC component by short circuits in AC networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H02H9/004—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off in connection with live-insertion of plug-in units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种设备(102)包括受保护端子(VDD)、参考端子(GND)以及耦合到受保护端子和参考端子的速率触发电路(404)。速率触发电路被配置为响应于受保护端子处的电压的斜坡速率大于速率阈值而提供输出电压。该设备还包括晶体管(212)和电平感测电路(402、420)，晶体管(212)被配置为响应于速率触发电路输出电压而将电流从受保护端子分流到参考端子，电平感测电路(402、420)被配置为响应于受保护端子处的电压大于电平感测阈值而关断晶体管。

Description

用于速率触发静电放电保护电路的电平感测切断
背景技术
集成电路(IC)可能通过与带电体(例如人)接触而经受静电放电(ESD)事件，该事件在IC的一个或多个引脚或端子处引起高电压，和/或向引脚或端子注入高电流。
发明内容
在一个示例中，一种设备包括受保护引脚、参考引脚以及耦合到受保护引脚和参考引脚的速率触发电路。速率触发电路被配置为响应于受保护引脚处的电压的斜坡速率大于速率阈值而提供输出电压。该设备还包括晶体管和电平感测电路，晶体管被配置为响应于速率触发电路输出电压而将电流从受保护引脚分流到参考引脚，电平感测电路被配置为响应于受保护引脚处的电压大于电平感测阈值而关断晶体管。
在另一个示例中，一种方法包括接收保护电路的受保护引脚处的电压，响应于该电压的斜坡速率大于速率阈值而将电流从受保护引脚分流到保护电路的参考引脚，以及响应于该电压大于电平感测阈值而阻断受保护引脚和参考引脚之间的电流。
在又一个示例中，一种设备包括受保护引脚、参考引脚和速率触发电路，该速率触发电路具有输出和耦合到受保护引脚的输入。该设备还包括具有第一端子、第二端子和控制端子的第一晶体管。第一晶体管的第一端子耦合到受保护引脚，第一晶体管的第二端子耦合到参考引脚，并且第一晶体管的控制端子耦合到速率触发电路的输出。该设备还包括具有第一端子、第二端子和控制端子的第二晶体管。第二晶体管的第一端子耦合到第一晶体管的控制端子，并且第二晶体管的第二端子耦合到参考引脚。该设备还包括具有第一端子和第二端子的第一电阻器。第一电阻器的第一端子耦合到受保护引脚，并且第一电阻器的第二端子耦合到电平感测节点。该设备还包括具有第一端子和第二端子的第二电阻器。第二电阻器的第一端子耦合到电平感测节点，并且第二电阻器的第二端子耦合到参考引脚。
附图说明
图1是一个示例中的包括速率触发ESD保护电路的系统的框图。
图2是一个示例中的速率触发ESD保护电路的电路示意图。
图3是一个示例中的另一个速率触发ESD保护电路的电路示意图。
图4是一个示例中的速率触发ESD保护电路的电平感测切断电路的电路示意图。
图5a是一个示例中的针对包括图4的速率触发ESD保护电路的各种ESD保护电路拓扑结构并作为ESD事件电压的函数的ESD保护电路的功率晶体管耗散的能量的曲线图。
图5b是一个示例中的针对包括图4的速率触发ESD保护电路的各种ESD保护电路拓扑结构并作为ESD事件电压的函数的ESD保护电路的受保护引脚处的峰值箝位电压的曲线图。
图6a是一个示例中的针对包括图4的速率触发ESD保护电路的各种ESD保护电路拓扑结构并作为热插拔(HP)事件上升时间的函数的ESD保护电路的功率晶体管耗散的能量的对数曲线图。
图6b是一个示例中的作为HP事件上升时间的函数的图4的速率触发ESD保护电路的功率晶体管耗散的能量的曲线图。
图7是一个示例中的图4的速率触发ESD保护电路的操作方法的流程图。
具体实施方式
ESD事件可以通过电压尖峰、热失控以及由此产生的结短路、金属熔断开路和/或电介质击穿来损坏IC。当电流量超过通过IC的导电路径的能力时，这些事件可能在电路中造成不可逆的物理损坏。在一些情况下，IC设有ESD保护电路或单元(诸如箝位电路)，以在受保护引脚和参考引脚(例如，接地端子)之间分流ESD电流。受保护引脚可以是在正常操作期间向IC提供供应电压的电压供应引脚。
在一些情况下，ESD保护电路是速率触发的，其中ESD保护电路响应于(例如，在受保护引脚处接收的)输入电压信号具有大于ESD保护电路的速率阈值的斜坡速率而接通，以将电流从受保护引脚分流到参考引脚。在其他情况下，ESD保护电路是电平触发的，其中ESD保护电路响应于输入电压信号具有大于ESD保护电路的电平阈值的电压幅度而接通，以将电流从受保护引脚分流到参考引脚。通常，在ESD事件期间由速率触发ESD保护电路保护的引脚上的内部电路系统暴露于比由电平触发ESD保护电路保护的引脚的内部电路系统(其可以暴露于击穿水平的电压)更低的电压。相应地，由速率触发ESD保护电路保护的电路部件可以被制造成对于相同的应用具有较低的额定电压，这可以更具成本效益并且物理上更小。
热插拔(HP)事件是指受保护引脚耦合到与功率源(例如电池、主电源)耦合的带电(如“热”)缆线或连接器的事件。HP事件可能导致输入电压信号具有近似于ESD事件斜坡速率的斜坡速率，从而触发速率触发ESD保护电路。ESD事件本质上是瞬态的(例如，相对低的能量)，并且因此更容易被ESD保护电路耗散。然而，导致HP事件的功率源难以或不可能耗散，并且因此可能损坏ESD保护电路，诸如将电流从受保护引脚分流到参考引脚的ESD保护电路的(一个或多个)晶体管。相应地，防止ESD保护电路响应于HP事件的错误触发是有用的。
本说明书的示例通过提供包括电平感测电路系统的速率触发ESD保护电路来解决上述问题。在一些示例中，对于ESD保护电路的特定应用，在受保护引脚上存在响应于ESD事件的最大预期电压，该最大预期电压是第一电压值。在特定应用中，在受保护引脚上存在响应于HP事件的预期电压，该预期电压是第二电压值。如上所述，ESD事件和HP事件两者的斜坡速率可以是相似的。然而，ESD事件比HP事件耗散得更快，因为ESD事件具有比HP事件更低的总能量。相应地，第一电压值小于第二电压值，因为ESD保护电路在受保护引脚上的电压能增加到超过第一电压值之前快速地耗散来自ESD事件的能量。
例如，由ESD保护电路保护的IC的供应电压为60伏(V)(例如，来自电池组或其他直流(DC)电压源)。第二电压值在60V的量级上，并且ESD保护电路不能耗散存储在电池组或主电源中的能量。在该相同的应用中，响应于ESD事件的受保护引脚上的最大预期电压在12V的量级上。
本说明书的示例通过提供被配置为耦合到速率触发ESD保护电路的电平感测电路系统来区分HP事件和ESD事件。速率触发ESD保护电路被配置为响应于在受保护引脚处接收的电压具有大于ESD保护电路的速率阈值的斜坡速率而接通(例如，将电流从受保护引脚分流到参考引脚)。速率触发ESD保护电路还被配置为响应于在受保护引脚处接收的电压超过电平感测阈值而关断。电平感测阈值大于第一电压电平(例如，响应于ESD事件的预期电压)。电平感测阈值也小于第二电压电平(例如，响应于HP事件的预期电压)。
相应地，本说明书的速率触发ESD保护电路响应于ESD事件而被触发，但也响应于HP事件而关断，从而避免响应于HP事件的错误触发。因此，所描述的速率触发ESD保护电路的内部部件被保护免受响应于HP事件的损坏。所描述的速率触发ESD保护电路的内部部件也可以比被设计为承受HP事件的更大能量的部件更小和/或具有更低的成本。
图1是一个示例中的包括速率触发ESD保护电路102的系统100的框图。系统100还包括耦合到ESD保护电路102的IC 104。在一个示例中，ESD保护电路102和IC 104在衬底106(例如，单片半导体衬底)上实施。在一个示例中，ESD保护电路102与IC 104集成在一起。在另一示例中，ESD保护电路102是与衬底106上的IC 104分离的部件。ESD保护电路102和IC104耦合到受保护引脚VDD(为了简单起见，VDD也用于指代在受保护引脚处的电压)和参考引脚GND，在一个示例中，参考引脚可以是电压为0伏(V)的接地端子。如上所述，受保护引脚VDD可以是在正常操作期间向IC 104提供电源电压VDD的供电引脚。相应地，ESD保护电路102的受保护引脚适于耦合到IC 104的供电引脚。
图2是一个示例中的速率触发ESD保护电路102的电路示意图。速率触发ESD保护电路102包括高通滤波器202，高通滤波器202耦合到受保护引脚VDD和参考引脚GND。受保护引脚VDD是高通滤波器202的输入。高通滤波器202被配置为响应于其输入处的电压(VDD)具有大于高通滤波器202的速率阈值的斜坡速率而在其输出204处提供电压。例如，高通滤波器202包括电容器206，电容器206具有耦合到受保护引脚VDD的第一端子。高通滤波器202还包括电阻器208，电阻器208具有耦合到电容器206的第二端子的第一端子，并且具有耦合到参考引脚GND的第二端子。可以选择电容器206和电阻器208的值，使得高通滤波器202响应于VDD具有大于速率阈值的斜坡速率而向其输出204提供或“传递”电压。响应于斜坡速率小于速率阈值，高通滤波器202的输出204是相对低的(例如，接近GND)。响应于斜坡速率大于速率阈值，高通滤波器202的输出204是相对高的(例如，接近VDD)。例如，响应于ESD事件的预期斜坡速率(例如，对于ESD保护电路102的应用)来确定速率阈值。
在图2的示例中，ESD保护电路102包括缓冲晶体管210，缓冲晶体管210被配置为响应于高通滤波器202的输出204而驱动功率晶体管212的栅极。缓冲晶体管210具有耦合到受保护引脚VDD的第一端子，并且具有耦合到功率晶体管212的栅极的第二端子。缓冲晶体管210的控制端子耦合到高通滤波器202的输出204。在一个示例中，缓冲晶体管210是n型金属氧化物半导体场效应(nMOS)晶体管210。在该示例中，缓冲晶体管210的第一端子是漏极，第二端子是源极，并且控制端子是栅极。缓冲晶体管210响应于其栅极电压大于缓冲晶体管210的阈值电压而接通。在一些情况下，缓冲晶体管210的源极(以及因此功率晶体管212的栅极)耦合到电阻器214，电阻器214也耦合到参考引脚GND。电阻器214响应于缓冲晶体管210关断而将功率晶体管212的栅极拉至GND。
功率晶体管212被配置为将电流(例如ESD电流)从受保护引脚VDD分流到参考引脚GND。功率晶体管212具有耦合到受保护引脚VDD的第一端子，并且具有耦合到参考引脚GND的第二端子。功率晶体管212的控制端子响应于高通滤波器202的输出204而被控制。例如，如上所述，响应于VDD具有大于速率阈值的斜坡速率，功率晶体管212接通，并因此将电流从受保护引脚VDD分流到参考引脚GND。在一个示例中，功率晶体管212是nMOS晶体管212。在该示例中，功率晶体管212的第一端子是漏极，第二端子是源极，并且控制端子是栅极。功率晶体管212响应于其栅极电压大于功率晶体管212的阈值电压而接通。
图3是另一示例中的速率触发ESD保护电路102的电路示意图。图3中的速率触发ESD保护电路102类似于图2中所示的电路，不同之处在于高通滤波器202被低通滤波器302(具有输出304)代替，其中电阻器和电容器的布置是相反的。例如，低通滤波器302包括电阻器306，电阻器306具有耦合到受保护引脚VDD的第一端子。低通滤波器302还包括电容器308，电容器308具有耦合到电阻器306的第二端子的第一端子，并且具有耦合到参考引脚GND的第二端子。可以选择电阻器306和电容器308的值，使得低通滤波器302响应于VDD具有小于速率阈值的斜坡速率而向其输出304提供或“传递”电压(例如，VDD减去电阻器306两端的电压)。与高通滤波器202相比，低通滤波器302实际上是一个互反(reciprocal)设备，并且低通滤波器302的输出304响应于斜坡速率小于速率阈值而相对高(例如，接近VDD)。响应于斜坡速率大于速率阈值，低通滤波器302的输出304相对低(例如，接近GND)。例如，响应于ESD事件的预期斜坡速率(例如，对于ESD保护电路102的应用)来确定速率阈值。
在图3的示例中，图2中的nMOS缓冲晶体管210被p型金属氧化物半导体场效应(pMOS)缓冲晶体管310代替，该缓冲晶体管310被配置为响应于高通滤波器302的输出304而驱动功率晶体管212的栅极。缓冲晶体管310具有耦合到受保护引脚VDD的第一端子，并且具有耦合到功率晶体管212的栅极的第二端子。缓冲晶体管310的控制端子耦合到高通滤波器302的输出304。在该示例中，缓冲晶体管310的第一端子是源极，第二端子是漏极，并且控制端子是栅极。缓冲晶体管310响应于其栅极电压相对于其源极电压的量值大于缓冲晶体管310的阈值电压而接通。在一些情况下，缓冲晶体管310的漏极(并且因此功率晶体管212的栅极)耦合到电阻器314，电阻器314也耦合到参考引脚GND。电阻器314响应于缓冲晶体管310的关断而将功率晶体管212的栅极拉至GND。功率晶体管212如上文关于图2所述进行布置和起作用。
图4是一个示例中的速率触发ESD保护电路102的电平感测电路402的电路示意图。为了简化描述，速率触发ESD保护电路102被分离为速率触发电路404和功率晶体管212。速率触发电路404表示图2的高通滤波器202和可选的缓冲晶体管210，或图3的低通滤波器302和可选的缓冲晶体管310。相应地，速率触发电路404被配置为驱动功率晶体管212的栅极，以使功率晶体管212响应于VDD具有大于速率阈值的斜坡速率而接通。因此，功率晶体管212被配置为响应于VDD具有大于速率阈值的斜坡速率而将电流从受保护引脚VDD分流到参考引脚GND(例如，分别由高通滤波器202或低通滤波器302实施)。
电平感测电路402耦合到受保护引脚VDD和参考引脚GND。电平感测电路402包括下拉晶体管406，下拉晶体管406被配置为响应于VDD大于电平感测阈值而将功率晶体管212的栅极拉至GND。功率晶体管212响应于其栅极被拉至GND而关断，这阻断电流从受保护引脚VDD流到参考引脚GND。下拉晶体管406具有耦合到功率晶体管212的栅极的第一端子，并且具有耦合到参考引脚GND的第二端子。下拉晶体管406的控制端子耦合到电平感测节点LS(为了简单起见，LS可以指电平感测节点处的电压)。在一个示例中，下拉晶体管406是nMOS晶体管406。在该示例中，下拉晶体管406的第一端子是漏极，第二端子是源极，并且控制端子是栅极。下拉晶体管406响应于其栅极电压(例如LS)大于下拉晶体管406的阈值电压而接通。
在一个示例中，电平感测电路202包括电阻分压器410，以响应于VDD大于电平感测阈值而在LS节点处提供足以接通下拉晶体管406的电压。例如，电阻分压器410包括耦合到VDD(也被示为节点A)和LS的电阻器412，以及耦合到LS和GND(也被示为节点B)的电阻器414。
在另一示例中，电平感测电路202包括分压器420，分压器420具有与电阻分压器串联耦合的齐纳二极管(或二极管堆叠)。例如，分压器420包括耦合到VDD或节点A的电阻器422，以及耦合到LS和GND或节点B的电阻器424。此外，一个或多个齐纳二极管426(例如，齐纳二极管堆叠426)耦合到电阻器422和LS。(一个或多个)齐纳二极管的(一个或多个)阴极面向电阻器422，而(一个或多个)齐纳二极管426的(一个或多个)阳极面向节点LS。在一个示例中，附加齐纳二极管428与电阻器424并联布置。
在纯电阻分压器410的示例中，LS处的电压与VDD处的电压成比例地增加。相应地，虽然电阻器412、414的值和下拉晶体管406的阈值电压可能被设计用于特定应用(例如，以实施下拉晶体管406接通时所处的特定电平感测阈值)，但是下拉晶体管406可能随着VDD上升但同时VDD仍然低于电平感测阈值而部分接通。分压器420的齐纳二极管堆叠426用于阻断VDD与LS，直到VDD超过齐纳二极管堆叠426的击穿电压之和，该击穿电压之和可以被设计为近似于电平感测阈值，在该点处电阻器422、424用作分压器，并且LS处的电压接通下拉晶体管406。在存在齐纳二极管428的示例中，齐纳二极管428被配置为将LS处的电压箝位或以其他方式限制到不损坏下拉晶体管406的电平。
在ESD保护电路102的第一操作示例中，ESD事件发生在受保护引脚VDD上。响应于ESD事件的VDD的斜坡速率大于由速率触发电路404实施的速率阈值，该速率阈值基于电容器206、308和电阻器208、306的值。速率触发电路404响应于VDD的斜坡速率大于速率阈值而驱动功率晶体管212的栅极以使功率晶体管212接通。因此，功率晶体管212将电流从VDD分流到GND，耗散ESD事件并保护IC 104免受ESD的影响。
在该第一操作示例中，响应于ESD事件的VDD处的最大预期电压在12V的量级上。然而，由电平感测电路402实施的电平感测阈值大于12V(例如，20V)。相应地，LS处的电压不足以接通下拉晶体管406，并且因此电平感测电路402不被触发。
在ESD保护电路102的第二操作示例中，HP事件发生在受保护引脚VDD上。响应于HP事件的VDD的斜坡速率也大于由速率触发电路404实施的速率阈值。速率触发电路404响应于VDD的斜坡速率大于速率阈值而驱动功率晶体管212的栅极以使功率晶体管212接通。因此，功率晶体管212开始将电流从VDD分流到GND。
然而，在该第二操作示例中，响应于HP事件的VDD处的预期电压高于ESD事件的预期电压，诸如在约60V的量级上(例如，由电池组或其他电源提供)。如上所述，在该示例中，由电平感测电路402实施的电平感测阈值近似为20V。相应地，LS处的电压足以接通下拉晶体管406(例如，电平感测电路402被触发)，这将功率晶体管212的栅极拉至接地，导致功率晶体管212关断。
相应地，速率触发ESD保护电路102响应于ESD事件而被触发，但也响应于HP事件而关断，从而避免响应于HP事件的错误触发。因此，ESD保护电路102的内部部件(例如，功率晶体管212)被保护不受响应于HP事件的损坏。
图5a是作为ESD事件或冲击电压的函数的由ESD保护电路的功率晶体管(诸如上述功率晶体管212)耗散的能量的曲线图500。曲线图500包括标记为“原始”的第一曲线，其针对包括ESD保护电路102(诸如图2或图3中所示的ESD保护电路)的第一ESD保护电路拓扑结构。曲线图500包括标记为“提议”的第二曲线，其针对包括电平感测电路402(如图4所示)的第二ESD保护电路拓扑结构(也包括ESD保护电路102)。曲线图500表明，与不包括这种电平感测电路402的ESD保护电路102相比，包括电平感测电路402的本说明书的示例响应于各种ESD冲击电压提供了类似的性能(例如，由功率晶体管212耗散的能量)。相应地，与没有电平感测电路402的ESD保护电路102相比，本文所描述的包括电平感测电路402的示例提供了针对ESD事件的类似保护。
图5b是作为ESD事件或冲击电压的函数的ESD保护电路的受保护引脚(例如VDD)处的峰值箝位电压的曲线图550。曲线图550包括标记为“原始”的第一曲线，其针对上述第一ESD保护电路拓扑结构。曲线图550包括标记为“提议”的第二曲线图，其针对上述第二ESD保护电路拓扑结构。曲线图550表明，与不包括这种电平感测电路402的ESD保护电路相比，包括电平感测电路402的本说明书的示例响应于各种ESD冲击电压提供了类似的性能(例如，VDD处的箝位电压)。相应地，与没有电平感测电路402的ESD保护电路102相比，本文所描述的包括电平感测电路402的示例提供了针对ESD事件的类似保护。
图6a是作为HP事件上升时间的函数的ESD保护电路的功率晶体管(诸如上述功率晶体管212)耗散的能量的对数曲线图600。曲线图600包括标记为“原始”的第一曲线，其针对上述第一ESD保护电路拓扑结构。曲线图600包括标记为“提议”的第二曲线，其针对上述第二ESD保护电路拓扑结构。曲线图600表明，包括电平感测电路402的本说明书的示例响应于各种HP事件上升时间而提供改进的性能(例如，由功率晶体管212耗散的能量减少)。例如，对于某些HP事件上升时间，由功率晶体管212耗散的能量相对于没有上述电平感测电路402的ESD保护电路102减少了近似两个数量级。相应地，与没有电平感测电路402的ESD保护电路102相比，本文所描述的包括电平感测电路402的示例响应于HP事件提供了改进的性能。
图6b是一个示例中的作为HP事件上升时间的函数的由功率晶体管212耗散的能量的曲线图650。曲线图650包括曲线图600的“提议”曲线，但具有线性y轴标度。相应地，曲线图650提供电平感测电路402在HP事件期间减小斜坡能量或由功率晶体管212耗散的能量的程度的另一指示。
图7是一个示例中的包括电平感测电路402的ESD保护电路102的操作方法700的流程图。方法700在框702中以接收保护电路的受保护引脚处的电压开始。例如，ESD保护电路102是速率触发的，其中ESD保护电路102响应于在受保护引脚VDD处接收的输入电压信号而接通以将电流从受保护引脚VDD分流到参考引脚GND。
方法700在框704中继续响应于电压的斜坡速率大于速率阈值而将电流从受保护引脚分流到保护电路的参考引脚。例如，速率触发ESD保护电路102被配置为响应于在受保护引脚处接收的电压具有大于ESD保护电路102的速率阈值的斜坡速率而接通(例如，将电流从受保护引脚VDD分流到参考引脚GND)。
方法700在框706中继续响应于电压大于电平感测阈值而阻断受保护引脚和参考引脚之间的电流。例如，速率触发ESD保护电路102还被配置为响应于在受保护引脚处接收的电压超过电平感测阈值(如由电平感测电路402所检测到的电压)而关断。电平感测阈值大于第一电压电平(例如，响应于ESD事件的预期电压)。电平感测阈值也小于第二电压电平(例如，响应于HP事件的预期电压)。
相应地，本说明书的速率触发ESD保护电路102响应于ESD事件而被触发，但也响应于HP事件(例如，响应于电平感测电路402)而关断，从而避免响应于HP事件的错误触发。因此，所描述的速率触发ESD保护电路102的内部部件被保护免受响应于HP事件的损坏。
本说明书中使用了术语“耦合”。该术语可以涵盖实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果设备A提供信号以控制设备B执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果介入部件C基本上不改变设备A和设备B之间的功能关系，则设备A通过介入部件C耦合到设备B，使得设备B由设备A经由设备A提供的控制信号来控制。
被“配置为”执行任务或功能的设备可以在制造时由制造商配置(例如，编程和/或硬接线)以执行该功能，和/或可以在制造后由用户可配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程，通过设备的硬件部件和互连的构造和/或布局，或其组合。
在本文中描述为包括某些部件的电路或设备可以改为适于耦合到这些部件以形成所描述的电路系统或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压源和/或电流源)的结构可以改为仅在单个物理设备(例如半导体管芯和/或集成电路(IC)封装件)内包括半导体元件，并且可以适于在制造时或在制造后(例如，由最终用户和/或第三方)耦合到无源元件和/或源中的至少一些以形成所述结构。
虽然本文中某些部件可能被描述为特定工艺技术的部件，但这些部件可以交换为其他工艺技术的部件。本文描述的电路可重新配置为包括替换的部件，以提供至少部分类似于部件替换之前可用的功能的功能。除非另有说明，否则显示为电阻器的部件通常表示串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文示出和描述为单个部件的电阻器或电容器可以分别是并联耦合在相同节点之间的多个电阻器或电容器。例如，本文作为单个部件示出和描述的电阻器或电容器可以是分别串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。
上文描述中使用的短语“接地”或“接地电压”包括底盘接地、大地接地、浮置接地、虚拟接地、数字接地、公共接地和/或适用于或适合于本说明书的教导的任何其他形式的接地连接。除非另有说明，否则数值前面的“大约”、“近似”或“基本上”是指所述数值+/-10％。
在权利要求的范围内，对所描述的示例进行修改是可能的，并且其他示例也是可能的。

Claims (20)

1.一种设备，包括：
受保护端子；
参考端子；
速率触发电路，其耦合到所述受保护端子和所述参考端子，所述速率触发电路被配置为响应于所述受保护端子处的电压的斜坡速率大于速率阈值而提供输出电压；
晶体管，其被配置为响应于所述速率触发电路输出电压而将电流从所述受保护端子分流到所述参考端子；以及
电平感测电路，其被配置为响应于所述受保护端子处的所述电压大于电平感测阈值而关断所述晶体管。
2.根据权利要求1所述的设备，其中：
响应于静电放电事件即ESD事件而在所述受保护端子处的预期电压是第一电压值；
响应于热插拔事件即HP事件而在所述受保护端子处的预期电压是第二电压值，其中所述第二电压值大于所述第一电压值；并且
所述电平感测阈值大于所述第一电压值并且小于所述第二电压值。
3.根据权利要求2所述的设备，其中响应于所述ESD事件而在所述受保护端子处的所述电压的所述斜坡速率大于所述速率阈值。
4.根据权利要求2所述的设备，其中响应于所述HP事件而在所述受保护端子处的所述电压的所述斜坡速率大于所述速率阈值。
5.根据权利要求1所述的设备，其中所述受保护端子适于耦合到集成电路的电压供应端子。
6.根据权利要求1所述的设备，其中所述晶体管是第一晶体管，并且其中所述电平感测电路包括：
第二晶体管，其被配置为响应于所述第二晶体管接通而关断所述第一晶体管；以及
电阻分压器，其被配置为响应于所述受保护端子处的所述电压大于所述电平感测阈值而接通所述第二晶体管。
7.根据权利要求6所述的设备，其中所述电平感测电路包括与所述电阻分压器串联耦合的齐纳二极管。
8.一种方法，包括：
接收保护电路的受保护端子处的电压；
响应于所述电压的斜坡速率大于速率阈值，将电流从所述受保护端子分流到所述保护电路的参考端子；以及
响应于所述电压大于电平感测阈值，阻断所述受保护端子和所述参考端子之间的电流。
9.根据权利要求8所述的方法，其中：
响应于静电放电事件即ESD事件而在所述受保护端子处的预期电压是第一电压值；
响应于热插拔事件即HP事件而在所述受保护端子处的预期电压是第二电压值，其中所述第二电压值大于所述第一电压值；并且
所述电平感测阈值大于所述第一电压值并且小于所述第二电压值。
10.根据权利要求9所述的方法，其中响应于所述ESD事件而在所述受保护端子处的所述电压的所述斜坡速率大于所述速率阈值。
11.根据权利要求9所述的方法，其中响应于所述HP事件而在所述受保护端子处的所述电压的所述斜坡速率大于所述速率阈值。
12.根据权利要求8所述的方法，包括将所述受保护端子耦合到集成电路的电压供应端子。
13.一种设备，包括：
受保护端子；
参考端子；
速率触发电路，其具有输出和耦合到所述受保护端子的输入；
第一晶体管，其具有第一端子、第二端子和控制端子，所述第一晶体管的第一端子耦合到所述受保护端子，所述第一晶体管的第二端子耦合到所述参考端子，并且所述第一晶体管的控制端子耦合到所述速率触发电路的输出；
第二晶体管，其具有第一端子、第二端子和控制端子，所述第二晶体管的第一端子耦合到所述第一晶体管的控制端子，并且所述第二晶体管的第二端子耦合到所述参考端子；
第一电阻器，其具有第一端子和第二端子，所述第一电阻器的第一端子耦合到所述受保护端子，并且所述第一电阻器的第二端子耦合到所述第二晶体管的控制端子；以及
第二电阻器，其具有第一端子和第二端子，所述第二电阻器的第一端子耦合到所述第二晶体管的控制端子，并且所述第二电阻器的第二端子耦合到所述参考端子。
14.根据权利要求13所述的设备，其中所述速率触发电路包括：
第三晶体管，其具有第一端子、第二端子和控制端子，所述第三晶体管的第一端子耦合到所述受保护端子，所述第三晶体管的第二端子耦合到所述速率触发电路的输出；
电容器，其具有第一端子和第二端子，所述电容器的第一端子耦合到所述速率触发电路的输入，并且所述电容器的第二端子耦合到第三晶体管的控制端子；以及
第三电阻器，其具有第一端子和第二端子，所述第三电阻器的第一端子耦合到所述第三晶体管的控制端子，并且所述第三电阻器的第二端子耦合到所述参考端子。
15.根据权利要求13所述的设备，其中所述速率触发电路包括：
第三晶体管，其具有第一端子、第二端子和控制端子，所述第三晶体管的第一端子耦合到所述受保护端子，所述第三晶体管的第二端子耦合到所述速率触发电路的输出；
第三电阻器，其具有第一端子和第二端子，所述第三电阻器的第一端子耦合到所述速率触发电路的输入，并且所述第三电阻器的第二端子耦合到所述第三晶体管的控制端子；以及
电容器，其具有第一端子和第二端子，所述电容器的第一端子耦合到所述第三晶体管的控制端子，并且所述电容器的第二端子耦合到所述参考端子。
16.根据权利要求13所述的设备，其包括具有第一端子和第二端子的齐纳二极管，所述齐纳二极管的第一端子耦合到所述第一电阻器的第二端子，并且所述齐纳二极管的第二端子耦合到所述第二晶体管的控制端子。
17.根据权利要求13所述的设备，其包括具有第一端子和第二端子的齐纳二极管，所述齐纳二极管的第一端子耦合到所述第二电阻器的第一端子，并且所述齐纳二极管的第二端子耦合到所述第二电阻器的第二端子。
18.根据权利要求13所述的设备，其中：
响应于静电放电事件即ESD事件而在所述受保护端子处的预期电压是第一电压值；
响应于热插拔事件即HP事件而在所述受保护端子处的预期电压是第二电压值，其中所述第二电压值大于所述第一电压值；并且
所述第二晶体管被配置为响应于所述受保护端子处的所述电压大于电平感测阈值而接通，所述电平感测阈值大于所述第一电压值且小于所述第二电压值。
19.根据权利要求18所述的设备，其中所述受保护端子处的所述电压响应于所述ESD事件的所述斜坡速率大于所述速率阈值。
20.根据权利要求18所述的设备，其中所述受保护端子处的所述电压响应于所述HP事件的所述斜坡速率大于所述速率阈值。
CN202280065617.4A 2021-09-30 2022-09-28 用于速率触发静电放电保护电路的电平感测切断 Pending CN118044084A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/491,417 US11728643B2 (en) 2021-09-30 2021-09-30 Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US17/491,417 2021-09-30
PCT/US2022/045072 WO2023055823A1 (en) 2021-09-30 2022-09-28 Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit

Publications (1)

Publication Number Publication Date
CN118044084A true CN118044084A (zh) 2024-05-14

Family

ID=83996758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280065617.4A Pending CN118044084A (zh) 2021-09-30 2022-09-28 用于速率触发静电放电保护电路的电平感测切断

Country Status (4)

Country Link
US (1) US11728643B2 (zh)
EP (1) EP4409706A1 (zh)
CN (1) CN118044084A (zh)
WO (1) WO2023055823A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021204320A1 (de) * 2020-04-08 2021-10-14 Schaeffler Technologies AG & Co. KG Steuerungsschaltung und steuerungseinheit für ein fahrzeug
US11837866B1 (en) * 2022-06-30 2023-12-05 Halo Microelectronics International ESD protection apparatus and control method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978192A (en) 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
US6917207B1 (en) 2003-12-22 2005-07-12 Legerity, Inc. Double time-constant for electrostatic discharge clamping
US7245468B2 (en) 2005-02-04 2007-07-17 Agere Systems Inc. Electro-static discharge (ESD) power clamp with power up detection
TWI284409B (en) * 2006-02-09 2007-07-21 Winbond Electronics Corp Electrostatic discharge protection device and integrated circuit utilizing the same
US20080239599A1 (en) 2007-04-01 2008-10-02 Yehuda Yizraeli Clamping Voltage Events Such As ESD
US8922962B2 (en) * 2012-06-15 2014-12-30 Allegro Microsystems, Llc Method and apparatus to improve ESD robustness of power clamps
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance

Also Published As

Publication number Publication date
WO2023055823A1 (en) 2023-04-06
EP4409706A1 (en) 2024-08-07
US20230093961A1 (en) 2023-03-30
US11728643B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
CN107154615B (zh) 具有假条件关闭的主动控制瞬态过应力保护的装置和方法
CN107546729B (zh) 浪涌保护电路
US8059375B2 (en) Circuit arrangement and method for the protection of a circuit against electrostatic discharges
CN101540503B (zh) 静电放电保护电路及其方法
CN118044084A (zh) 用于速率触发静电放电保护电路的电平感测切断
EP2840608A2 (en) A bias-insensitive trigger circuit for bigfet esd supply protection
US9112351B2 (en) Electrostatic discharge circuit
US7974061B2 (en) Common gate connected high voltage transient blocking unit
CN115699313A (zh) 用于增强静电放电(esd)稳健性的电路技术
CN102082146A (zh) 半导体装置
CN102204054B (zh) 低电压静电放电保护
EP3300110A1 (en) Integrated circuit with protection from transient electrical stress events and method therefor
CN104466935B (zh) 对系统级脉冲的第一峰鲁棒的big‑fetesd保护
CN111490697A (zh) 具有动态耦合到漏极的本体的nmos晶体管
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
CN107240913B (zh) 静电放电保护
JP5771330B2 (ja) 静電気放電保護用回路装置
JP3943109B2 (ja) 静電放電から集積回路を保護する回路構造
CN117040560A (zh) 用于无线装置的静电放电保护
CN104242275A (zh) 可承受过度电性应力及避免闩锁的静电放电防护电路
JP5143096B2 (ja) 保護回路
CN107887376A (zh) 集成电路及其操作方法
US7477497B2 (en) Apparatus for electrostatic discharge protection of bipolar emitter follower circuits
TW202441761A (zh) 自偏壓靜電放電電源箝制、靜電放電電路及靜電放電的電流放電方法
CN118889351A (zh) 准静态esd箝位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination