CN117040560A - 用于无线装置的静电放电保护 - Google Patents
用于无线装置的静电放电保护 Download PDFInfo
- Publication number
- CN117040560A CN117040560A CN202310513244.9A CN202310513244A CN117040560A CN 117040560 A CN117040560 A CN 117040560A CN 202310513244 A CN202310513244 A CN 202310513244A CN 117040560 A CN117040560 A CN 117040560A
- Authority
- CN
- China
- Prior art keywords
- esd
- lna
- circuit
- voltage supply
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 230000000903 blocking effect Effects 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 9
- 230000007850 degeneration Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
- H04B1/1615—Switching on; Switching off, e.g. remotely
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及用于无线装置的静电放电保护。一种用于无线收发器的静电放电(ESD)保护系统包括：开关电路，所述开关电路处于低噪声放大器的第一端和第二端处；主ESD保护电路，所述主ESD保护电路处于所述无线收发器的输入端与低电压供电端之间以分流ESD事件的第一电流源；箝位元件，所述箝位元件处于高电压供电端与所述低电压供电端之间，所述箝位元件具有小于所述LNA的击穿电压的箝位电压以用于阻止所述ESD事件的第二电流源被所述LNA接收；和电源供电ESD箝位元件，所述电源供电ESD箝位元件处于所述高电压供电端与所述低电压供电端之间以分流所述高电压供电端处的所述ESD事件的第三电流源。
Description
技术领域
本公开大体上涉及静电放电(ESD)保护电路，且更具体地说，涉及保护无线收发器的输入引脚免受ESD相关事件影响的电路。
背景技术
静电放电(ESD)包括在不同电势下的表面之间流动并且可能引起对集成电路的损坏的非所要电流。ESD可对芯片的可靠性具有显著影响。现代集成电路(IC)，例如射频集成电路(RFIC)的输入引脚归因于高频率需求而容易受到ESD的损坏。
发明内容
如应了解，至少一些实施例包括以下实施例。在一个实施例中，一种收发器：包括低噪声放大器(LNA)，所述LNA增强输入信号；高电压供电端，所述高电压供电端与所述LNA的第一端电连通；低电压供电端，所述低电压供电端与所述LNA的第二端电连通；射频(RF)输入端，所述RF输入端与所述LNA的控制端电连通；偏压电路的电感器，所述偏压电路处于所述LNA的控制端与所述低电压供电端之间；和静电放电(ESD)保护系统，所述ESD保护系统保护所述LNA免受所述高电压供电端、所述低电压供电端和所述RF输入端中的一个或多个处的ESD事件的影响。所述ESD保护系统包括：主ESD保护电路，所述主ESD保护电路处于所述RF输入端与所述低电压供电端之间以用于分流所述RF输入端处的所述ESD事件的电流；本地CDM箝位元件，所述本地CDM箝位元件包括连接到所述电感器的连接器，其中通过从所述电感器接收的所述ESD事件的电压来激活所述本地CDM箝位元件，进而通过产生小于所述LNA的击穿电压的箝位电压来防止在所述LNA的所述控制端处发生来自所述ESD事件的过电压条件；和电源供电ESD箝位元件，所述电源供电ESD箝位元件处于所述高电压供电端与所述低电压供电端之间以用于分流所述高电压供电端处的所述ESD事件的电流。
收发器的可替换的实施例可包括以下特征中的一个，或以下特征的任何组合。
所述ESD保护系统可另外包括ESD开关电路，所述ESD开关电路耦合于所述LNA的所述第一端与所述高电压供电端之间并且进一步耦合于所述LNA的所述第二端与所述低电压供电端之间，所述ESD开关电路增加所述击穿电压。
所述ESD保护系统可另外包括控制开关电路，所述控制开关电路具有被配置成提供时间常数的电阻器-电容器(RC)电路，所述时间常数检测所述ESD事件的电瞬变并且激活所述ESD开关电路以产生击穿电压。
所述收发器可另外包括处于所述ESD开关电路与所述LNA的所述第一端之间的负载电感器和耦合于所述ESD开关电路与所述第二端之间的退化电感器。
所述ESD保护系统可另外包括：第一多个晶体管，所述第一多个晶体管与所述LNA和所述负载电感器串联；和第二多个第二晶体管，所述第二多个第二晶体管与所述LNA和所述退化电感器串联，所述第一晶体管和所述第二晶体管被布置成使得所述高电压供电端处的所述ESD事件的所述电流通过所述电源供电ESD箝位元件放电，且所述RF输入端处的所述ESD事件的所述电流通过所述本地CDM箝位元件放电。
所述LNA可包括MOS晶体管，所述第一端是所述MOS晶体管的漏极，所述第二端是所述MOS晶体管的源极，且所述控制端是所述MOS晶体管的栅极。
所述ESD保护系统可另外包括垫片电感器，所述垫片电感器具有与连接于所述高电压供电端与所述RF输入端之间的反并联ESD栅控二极管串联的低DC电阻。
ESD放电路径可响应于所述ESD事件而在所述主ESD保护电路的所述反并联ESD栅控二极管与所述电源供电ESD箝位元件之间延伸。
所述CDM箝位器可包括级联接地栅极NMOS电路，所述级联接地栅极NMOS电路包括供电晶体管和接地晶体管，其中所述供电晶体管和所述接地晶体管被从所述电感器接收的所述ESD事件的所述电压触发，且作为响应，产生所述箝位电压。
在另一实施例中，一种静电放电(ESD)保护系统包括：ESD开关电路，所述ESD开关电路处于无线接收器的低噪声放大器(LNA)的第一端和第二端处；主ESD保护电路，所述主ESD保护电路处于所述无线接收器的输入端与低电压供电端之间以分流ESD事件的第一电流源；本地CDM箝位元件，所述本地CDM箝位元件处于所述无线接收器的高电压供电端与所述低电压供电端之间，所述本地CDM箝位元件具有小于所述LNA的击穿电压的箝位电压以用于阻止所述ESD事件的第二电流源被所述LNA接收；和电源供电ESD箝位元件，所述电源供电ESD箝位元件处于所述高电压供电端与所述低电压供电端之间以分流所述高电压供电端处的所述ESD事件的第三电流源。
ESD保护系统的可替换的实施例可包括以下特征中的一个，或以下特征的任何组合。
所述ESD保护系统可另外包括控制开关电路，所述控制开关电路具有被配置成提供时间常数的电阻器-电容器(RC)电路，所述时间常数检测所述ESD事件的电瞬变并且激活所述ESD开关电路。
所述ESD保护系统可另外包括处于所述ESD开关电路与所述LNA的所述第一端之间的负载电感器和耦合于所述ESD开关电路与所述第二端之间的退化电感器。
所述ESD开关电路可另外包括：第一多个晶体管，所述第一多个晶体管与所述LNA和所述负载电感器串联；和第二多个第二晶体管，所述第二多个第二晶体管与所述LNA和所述退化电感器串联。
所述主ESD保护电路可另外包括垫片电感器，所述垫片电感器具有与连接于所述高电压供电端与所述RF输入端之间的反并联ESD栅控二极管串联的低DC电阻。
ESD放电路径可响应于所述ESD事件而在所述主ESD保护电路的所述反并联ESD栅控二极管与所述电源供电ESD箝位元件之间延伸。
所述CDM箝位器可包括级联接地栅极NMOS电路，所述级联接地栅极NMOS电路包括供电晶体管和接地晶体管，其中所述供电晶体管和所述接地晶体管被从所述电感器接收的所述ESD事件的电压触发，且作为响应，产生小于所述LNA的所述击穿电压的所述箝位电压。
在另一实施例中，一种收发器包括：低噪声放大器(LNA)，所述LNA增强所述收发器接收的输入信号；偏压电路的电感器，所述偏压电路处于所述LNA的控制端与低电压供电端之间；和静电放电(ESD)保护系统，所述ESD保护系统保护所述LNA免受ESD事件影响。所述ESD保护系统包括：ESD开关电路，所述ESD开关电路处于低噪声放大器(LNA)的第一端和第二端处；本地CDM箝位元件，所述本地CDM箝位元件包括连接到所述电感器的连接器，其中通过从所述电感器接收的所述ESD事件的电压来激活所述本地CDM箝位元件，进而通过产生小于所述LNA的击穿电压的箝位电压来防止在所述LNA的控制端处发生来自所述ESD事件的过电压条件；和电源供电ESD箝位元件，所述电源供电ESD箝位元件与所述ESD开关电路通信以分流所述收发器的高电压供电端处的ESD事件的电流。
收发器的可替换的实施例可包括以下特征中的一个，或以下特征的任何组合。
所述收发器可另外包括处于RF输入端与低电压供电端之间的主ESD保护电路，所述主ESD保护电路用于在激活所述本地CDM箝位元件之前分流所述RF输入端处的所述ESD事件的电流。
所述ESD保护系统可另外包括控制开关电路，所述控制开关电路具有被配置成提供时间常数的电阻器-电容器(RC)电路，所述时间常数检测所述ESD事件的电瞬变并且激活所述ESD开关电路以产生击穿电压。
所述CDM箝位器可包括级联接地栅极NMOS电路，所述级联接地栅极NMOS电路包括供电晶体管和接地晶体管。所述供电晶体管和所述接地晶体管可被从所述电感器接收的所述ESD事件的所述电压触发，且作为响应，产生小于所述LNA的所述击穿电压的所述箝位电压。
附图说明
本发明借助于例子示出并且不受附图的限制，在附图中的类似标记指示类似元件。图式中的元件为简单和清楚起见而被示出并且不必按比例绘制。
图1是可在其中应用本发明概念的实施例的雷达收发器的输入部分的示意图。
图2是根据一些实施例的包括静电放电(ESD)保护系统的雷达收发器的框图。
图3是根据一些实施例的雷达收发器的示意图。
图4是示出具有和不具有图3的ESD开关电路的LNAMOS电路的比较性测量值的图表。
图5A和5B是示出对图2和5的雷达收发器的接收器(RX)输入端执行的ESD传输线脉冲(TLP)测量的比较性结果的图表。
图6A和6B是示出根据一些实施例的集成电路(IC)封装的带电装置模型(CDM)波形的比较的图表。
图7A和7B是示出跨根据一些实施例的雷达收发器的LNA的端的所得电压的图表。
具体实施方式
现代半导体制造技术允许RFIC通常使用CMOS技术在毫米波频率下操作。为了实现IC的恰当且安全操作，应包括片上ESD保护电路。在RFIC的设计中，需要ESD保护的临界点是在低噪声放大器(LNA)与天线之间的RF前端处。LNA一般是RF前端中的最敏感元件，通常暴露于穿过天线引脚诱发的ESD火花或脉冲，所述天线引脚可包括供电引脚、接地引脚和RF输入引脚等等的组合。
适用于IC的常规ESD保护技术可能不会在RFIC且特定来说，针对毫米波频率的RFIC中高效实施，这是因为所述ESD保护技术引入显著寄生电容和电阻，因此使RF前端性能降级。举例来说，在雷达收发器的高频率(80GHz)接收器(RX)输入引脚处，RF性能归因于寄生结电容而易于发生降级。
为了克服常规收发器的上述问题，本文中所公开的实施例包括ESD保护系统，所述ESD保护系统包括与LNA串联的ESD开关的组合、收发器(例如雷达收发器)的RX输入引脚处的主ESD保护电路，以及包括通向供电器和地的级联接地栅极NMOS(ggNMOS)的满电装置模型(CDM)箝位器，这解决电子装置对ESD的易感性以允许RX引脚更稳健地对抗ESD应力。满CDM箝位器经由连接于易受ESD事件影响的输入引脚与CDM箝位器之间的电感器保护LNA的输入。串联实施ESD开关以增加在ESD类条件下的保护所需的LNAMOS链的击穿电压。出于抑止包括非线性结电容的ESD保护系统的ESD装置的寄生效应对雷达收发器的RF信号性能的影响的目的，主ESD保护电路连接到雷达收发器的接收引脚。
图1是可在其中应用本发明概念的实施例的雷达收发器100的输入部分的示意图。虽然描述了雷达收发器，但实施例可同样适用于其它类型的无线收发器。
在一些实施例中，雷达收发器100包括LNA电路110和直流电(DC)偏压电路120。如图1中所示，特定实施例包括耦合于两个供电引脚102与两个接地引脚103之间的LNA电路110，所述两个供电引脚102和两个接地引脚103又分别与电压源和地电连通。因此，在一些实施例中，LNA电路110可包括MOS晶体管。如所示出，LNA的输入(例如MOS晶体管的栅极)可耦合到例如被构造和布置成交换高频率信号(例如但不限于80GHz的毫米波信号)的高速接收器(RX)输入引脚104。解耦金属氧化物金属(MOM)电容器108可处于RX输入引脚104与LNAMOS电路110之间以用于阻挡沿LNA MOS电路110的方向传输的DC电压。
偏压电路120可耦合于RX输入引脚104与LNA电路110的输入之间以用于提供DC偏压功能。偏压电路120可为LNA电路110提供DC偏压点以缓解非所要噪声的增加。在一些实施例中，LNA电路110的MOS晶体管还可具有分别通过负载电感器111和退化电感器112连接到高电压或供电端102和低电压或接地端103的漏极端和源极端。
图2是根据一些实施例的包括静电放电(ESD)保护系统的雷达收发器200的框图。ESD保护系统包括ESD开关电路230、主ESD保护电路240、CDM箝位电路250和电源轨ESD箝位电路260中的一些或全部。
ESD开关电路230可包括LNA电路210处的多个晶体管或其它开关，例如LNA电路210的MOS晶体管的源极和漏极。LNA电路210可类似于图1的LNA电路110，因此为简洁起见而不重复细节。ESD开关230被构造和布置成在ESD事件的电瞬变期间保持于高阻抗状态中以增加LNA210的ESD击穿电压，或更具体地说，增加栅极氧化物击穿电压。在这样做时，可将ESD事件的电压远离LNA210引导到达CDM箝位电路250和/或电源轨ESD箝位电路260。
主ESD保护电路240可连接于RX输入引脚204与LNA210的MOS晶体管的栅极之间以通过操作为分流器并且抑止寄生电容或非线性结电容对ESD保护电路240处的RF信号性能的影响来提供对抗ESD事件的第一道防线，所述影响原本可引起电路的性能降级。解耦金属氧化物金属(MOM)电容器208可处于RX输入引脚204与LNA 110之间并且可用作用于不被ESD保护电路240分流的残余电压的滤波器，例如进而阻挡通向LNA MOS电路110的DC电压。
CDM箝位电路250可连接到偏压电路220的电感器222并且被从电感器222接收的电压触发以在ESD事件期间激活CDM箝位电路250并且防止在LNA 210的控制端(例如，栅极)处发生来自ESD事件的过电压条件。
电源轨ESD箝位电路260可在高电压供电或VDD端202与低电压供电或VSS端203之间提供低阻抗路径以将分别来自收发器端VDD端202、203上的正ESD事件和负ESD事件的ESD电流放电。耦合到供电引脚202和接地引脚203的电源轨ESD箝位电路260可减小正ESD事件和负ESD事件对供电引脚和接地引脚的效应。电源轨ESD箝位电路260可包括用于正ESD冲击(strike)的场效应晶体管(FET)和跨电源轨ESD箝位电路260用于负ESD冲击的ESD二极管261。
图3是根据一些实施例的雷达收发器300的示意图。在一些实施例中，图3中的示出和描述的电子组件可对应于关于图2的ESD保护电路描述的各个块。特定来说，雷达收发器300可包括ESD开关电路330、主ESD保护电路340、CDM箝位电路350和电源轨ESD箝位电路360，它们可类似于图2的ESD开关电路230、主ESD保护电路240、CDM箝位电路250和电源轨ESD箝位电路260。
在一些实施例中，ESD开关电路330可包括串联耦合到LNA电路310，例如串联耦合到LNA电路310的MOS晶体管的漏极的第一PMOS晶体管331A和第二PMOS晶体管331B(整体上为331)。ESD开关电路330还可包括串联耦合到LNA电路310，例如串联耦合到LNA MOS晶体管的源极的第一NMOS晶体管332A和第二NMOS晶体管332B(整体上为332)。额外MOS晶体管可分别与PMOS晶体管331和NMOS晶体管332级联以在ESD事件期间将LNA电路310的有效击穿电压增加到大于CDM箝位电路350的箝位电压，使得CDM箝位电路350和ESD开关电路330可保护LNA电路310。
在一些实施例中，每一MOS晶体管331、332的栅极耦合到控制开关335A-335D(整体上为335)，所述控制开关335A-335D可包括电阻器-电容器(RC)电路，所述RC电路被配置成在ESD时域中产生RC时间常数，也就是，被配置成检测ESD事件的电(dV/dt)瞬变并激活ESD开关电路230以在ESD事件期间保持于非导电或高阻抗状态中。
举例来说，在ESD事件，例如收发器引脚处的ESD击打(zap)期间，控制开关335的RC电路使RC电路处的电压电平比供电引脚302或高电压供电端上产生的电压显著更缓慢地增加，这是因为RC电路被配置成提供数量级为微秒的RC时间常数，引起延迟的电压增加。因此，ESD开关电路230的激活可引起ESD电压归因于RC电路处的电压增加的延迟而通过CDM箝位电路350和电源轨ESD箝位电路360的组合放电。
在ESD事件之后，例如最大保持时间为约1微秒，取决于ESD事件的性质或类型，在正常操作模式中启用ESD开关电路330。负载电感器311可处于串联连接的PMOS晶体管331与LNA MOS晶体管310的漏极之间。退化电感器312可处于串联连接的NMOS晶体管332与LNAMOS晶体管310的源极之间。耦合到LNA MOS晶体管310的漏极端和源极端的负载电感器311和退化电感器312可将开关电路230的寄生效应对LNA的总RF性能的影响降到最低。
在一些实施例中，如图4的图表400中的ESD传输线脉冲(TLP)中所示，总击穿电压可针对单个ESD开关331、332提高超过4V。特定来说，仅401(没有ESD开关)的LNA MOS链的TLP电流与具有级联ESD开关402的LNA MOS链的那些TLP电流进行比较。对于2x ESD开关的堆叠，在总BV 403的增益方面的期望值是约8V。应注意，取决于技术节点，可实施额外ESD开关以便实现LNA MOS链的甚至更高的ESD击穿电压403。
在一些实施例中，CDM箝位电路350可包括级联接地栅极NMOS(ggNMOS)电路，所述ggNMOS电路包括供电晶体管351和接地晶体管352，例如MOS晶体管。当ggNMOS电路用作箝位器时，低保持电压有助于维持高得多的ESD电流，这是因为所述ggNMOS电路提供较小功率耗散。供电晶体管351可耦合于供电引脚302与接地晶体管352之间。接地晶体管352可耦合于供电晶体管351与接地引脚303之间。完整CDM箝位电路250经由电感器322保护LNA210的输入。出于可靠性原因，栅极电阻器353可实施于ggNMOS电路晶体管351、352的栅极与接地引脚303之间。在一些实施例中，栅极电阻器353可具有500Ω的电阻值，但不限于500Ω的电阻值。MOM电容器308等等可用作用于残余电压，例如不被ESD保护电路340分流的ESD相关电压的滤波器。此配置准许响应于经由电感器322接收的电压超过ggNMOS电路晶体管351、352的阈值电压而触发晶体管351、352，所述晶体管351、352又在展示低阻行为之前突返到其保持电压。突返行为确保CDM箝位电路350具有相对于ESD开关电路330施加的击穿电压为低的箝位电压，进而阻止LNA 310受到ESD相关损坏。
在一些实施例中，主ESD保护340包括垫片电感器341，所述垫片电感器341具有与反并联ESD栅控二极管342A、342B(整体上为342)串联的低DC电阻，所述反并联ESD栅控二极管342A、342B经由垫片电感器341，或可替换的是，经由共平面形波导(CPW)连接到高速RX输入引脚304。栅控二极管342用于其在极快速ESD瞬变情形下的快速接通时间和低电压过冲，这可有利于增加击穿电压并且使ESD装置寄生效应对总LNA RF性能的影响降到最低。典型雷达收发器的高频率(例如，80GHz)和高速接收器RX引脚归因于RF功能性原因而无法得到直接主ESD保护或直接本地CDM箝位。为了克服归因于雷达收发器的ESD装置的寄生结电容等等引起RF性能降低的风险，在一些实施例中，举例来说，如所示，ESD保护连接到RX输入引脚304，且LNA电路310可另外受垫片电感器341保护。
在一些实施例中，可另外保护收发器的供电域，例如从供电引脚302起的电路径免受电源轨ESD箝位电路360的ESD冲击。ESD开关电路330可防止ESD相关电流放电到LNA电路310，使得仅经由电源轨ESD箝位电路360提供的低阻抗路径将电流放电。电源轨ESD箝位电路360可包括用于接纳并抑制非所要ESD电压的效应的FET等等。ESD二极管361可跨轨箝位器360延伸以用于接纳和抑制负ESD电压的效应。
如分别在图5A和5B的图表500A、500B中所示，对RX引脚304执行ESD TLP测量以评估主ESD保护电路340的ESD稳健性，例如2-3A的故障电流在峰值电流方面对应于约4.8kVHBM。图表500A的曲线501和502说明关于供电引脚302或高电压供电端的ESD TLP表征。图表500B的曲线511和512示出关于接地引脚302或低电压供电端的ESD TLP表征。对于对接地引脚303的击打，ESD放电路径对应于栅控二极管342A和342B。为了解决供电引脚302与输入引脚304之间的ESD击打，ESD放电路径对应于并联耦合到供电ESD箝位器360(正)和栅控二极管342的门二极管342A和STI二极管361以及供电箝位器FET 360。
图6A处的图表600A示出CDM放电波形。图6B的图表600B示出建模的CDM波形。CDM波形是在500V CDM处从用以容纳图2的雷达收发器200或图3的雷达收发器300的IC封装提取。如分别在图7A和7B的图表700A、700B中所示，跨LNA端的所得电压为低，且小于LNA310的晶体管的ESD击穿电压。特定来说，图7A的图表700A对应于图6A中示出的500V CDM处的被放电波形，且图7B的图表700B对应于图6B的建模的波形。这另外示出针对雷达收发器的接地引脚、供电引脚和接收器引脚实施的总ESD保护策略适用于LNA 310的有效CDM保护且不会降级雷达收发器300的RF功能性能。
虽然本文中参考具体实施例描述了本发明，但是在不脱离如所附权利要求书所阐述的本发明的范围的情况下可以进行各种修改和改变。因此，说明书和附图应视为示意性而不具有限制性意义，并且所有这些修改旨在都包括在本发明的范围内。并不希望将本文中相对于特定实施例描述的任何益处、优势或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。
除非以其它方式陈述，否则例如“第一”和“第二”等术语用于任意地区别这些术语所描述的元件。因此，这些术语未必意图指示此类元件的时间或其它优先级排序。
Claims (10)
1.一种收发器，其特征在于，所述收发器包括：
低噪声放大器(LNA)，所述LNA增强输入信号；
高电压供电端，所述高电压供电端与所述LNA的第一端电连通；
低电压供电端，所述低电压供电端与所述LNA的第二端电连通；
射频(RF)输入端，所述RF输入端与所述LNA的控制端电连通；
偏压电路的电感器，所述偏压电路处于所述LNA的所述控制端与所述低电压供电端之间；和
静电放电(ESD)保护系统，所述ESD保护系统保护所述LNA免受所述高电压供电端、所述低电压供电端和所述RF输入端中的一个或多个处的ESD事件的影响，所述ESD保护系统包括：
主ESD保护电路，所述主ESD保护电路处于所述RF输入端与所述低电压供电端之间以分流所述RF输入端处的所述ESD事件的电流；
本地CDM箝位元件，所述本地CDM箝位元件包括连接到所述电感器的连接器，其中通过从所述电感器接收的所述ESD事件的电压来激活所述本地CDM箝位元件，进而通过产生小于所述LNA的击穿电压的箝位电压来防止在所述LNA的所述控制端处发生来自所述ESD事件的过电压条件；和
电源供电ESD箝位元件，所述电源供电ESD箝位元件处于所述高电压供电端与所述低电压供电端之间以分流所述高电压供电端处的所述ESD事件的电流。
2.根据权利要求1所述的收发器，其特征在于，所述ESD保护系统另外包括：
ESD开关电路，所述ESD开关电路耦合于所述LNA的所述第一端与所述高电压供电端之间并且进一步耦合于所述LNA的所述第二端与所述低电压供电端之间，所述ESD开关电路增加所述击穿电压。
3.根据权利要求2所述的收发器，其特征在于，所述ESD保护系统另外包括控制开关电路，所述控制开关电路具有被配置成提供时间常数的电阻器-电容器(RC)电路，所述时间常数检测所述ESD事件的电瞬变并且激活所述ESD开关电路以保持于高阻抗状态中进而增加所述击穿电压。
4.根据权利要求1所述的收发器，其特征在于，所述CDM箝位器包括级联接地栅极NMOS电路，所述级联接地栅极NMOS电路包括供电晶体管和接地晶体管，其中所述供电晶体管和所述接地晶体管被从所述电感器接收的所述ESD事件的所述电压触发，且作为响应，产生所述箝位电压。
5.一种静电放电(ESD)保护系统，其特征在于，所述ESD保护系统包括：
ESD开关电路，所述ESD开关电路处于无线接收器的低噪声放大器(LNA)的第一端和第二端处；
主ESD保护电路，所述主ESD保护电路处于所述无线接收器的输入端与低电压供电端之间以分流ESD事件的第一电流源；
本地CDM箝位元件，所述本地CDM箝位元件处于所述无线接收器的高电压供电端与所述低电压供电端之间，所述本地CDM箝位元件具有小于所述LNA的击穿电压的箝位电压以用于阻止所述ESD事件的第二电流源被所述LNA接收；和
电源供电ESD箝位元件，所述电源供电ESD箝位元件处于所述高电压供电端与所述低电压供电端之间以分流所述高电压供电端处的所述ESD事件的第三电流源。
6.根据权利要求5所述的ESD保护系统，其特征在于，所述ESD保护系统另外包括控制开关电路，所述控制开关电路具有被配置成提供时间常数的电阻器-电容器(RC)电路，所述时间常数检测所述ESD事件的电瞬变并且激活所述ESD开关电路。
7.根据权利要求5所述的ESD保护系统，其特征在于，所述ESD保护系统另外包括处于所述ESD开关电路与所述LNA的所述第一端之间的负载电感器和耦合于所述ESD开关电路与所述第二端之间的退化电感器。
8.根据权利要求7所述的ESD保护系统，其特征在于，所述ESD开关电路包括：
第一多个晶体管，所述第一多个晶体管与所述LNA和所述负载电感器串联；和
第二多个第二晶体管，所述第二多个第二晶体管与所述LNA和所述退化电感器串联。
9.一种收发器，其特征在于，所述收发器包括：
低噪声放大器(LNA)，所述LNA增强所述收发器接收的输入信号；
偏压电路的电感器，所述偏压电路处于所述LNA的控制端与低电压供电端之间；和
静电放电(ESD)保护系统，所述ESD保护系统保护所述LNA免受ESD事件影响，所述ESD保护系统包括：
ESD开关电路，所述ESD开关电路处于低噪声放大器(LNA)的第一端和第二端处；
本地CDM箝位元件，所述本地CDM箝位元件包括连接到所述电感器的连接器，其中通过从所述电感器接收的所述ESD事件的电压来激活所述本地CDM箝位元件，进而通过产生小于所述LNA的击穿电压的箝位电压来防止在所述LNA的控制端处发生来自所述ESD事件的过电压条件；和
电源供电ESD箝位元件，所述电源供电ESD箝位元件与所述ESD开关电路通信以分流所述收发器的高电压供电端处的ESD事件的电流。
10.根据权利要求9所述的收发器，其特征在于，所述CDM箝位器包括级联接地栅极NMOS电路，所述级联接地栅极NMOS电路包括供电晶体管和接地晶体管，其中所述供电晶体管和所述接地晶体管被从所述电感器接收的所述ESD事件的所述电压触发，且作为响应，产生小于所述LNA的所述击穿电压的所述箝位电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/739,568 | 2022-05-09 | ||
| US17/739,568 US20230361110A1 (en) | 2022-05-09 | 2022-05-09 | Electrostatic Discharge Protection For Wireless Device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117040560A true CN117040560A (zh) | 2023-11-10 |
Family
ID=86329814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310513244.9A Pending CN117040560A (zh) | 2022-05-09 | 2023-05-09 | 用于无线装置的静电放电保护 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230361110A1 (zh) |
| EP (1) | EP4277128A1 (zh) |
| CN (1) | CN117040560A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901022A (en) * | 1997-02-24 | 1999-05-04 | Industrial Technology Research Inst. | Charged device mode ESD protection circuit |
| US6437407B1 (en) * | 2000-11-07 | 2002-08-20 | Industrial Technology Research Institute | Charged device model electrostatic discharge protection for integrated circuits |
| KR101006095B1 (ko) * | 2008-11-10 | 2011-01-07 | 주식회사 하이닉스반도체 | 저전압 동작형 정전기 보호회로 |
| US8482888B2 (en) * | 2010-05-20 | 2013-07-09 | Taiwan Semiconductor Manufacturing Co. Ltd. | ESD block with shared noise optimization and CDM ESD protection for RF circuits |
| US10298010B2 (en) * | 2016-03-31 | 2019-05-21 | Qualcomm Incorporated | Electrostatic discharge (ESD) isolated input/output (I/O) circuits |
-
2022
- 2022-05-09 US US17/739,568 patent/US20230361110A1/en active Pending
-
2023
- 2023-05-04 EP EP23171482.5A patent/EP4277128A1/en active Pending
- 2023-05-09 CN CN202310513244.9A patent/CN117040560A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4277128A1 (en) | 2023-11-15 |
| US20230361110A1 (en) | 2023-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5946175A (en) | Secondary ESD/EOS protection circuit | |
| US6433985B1 (en) | ESD network with capacitor blocking element | |
| KR101422974B1 (ko) | Ｒｆ ｉｃ들에 대한 고전압, 고주파수 ｅｓｄ 보호 회로 | |
| US9917079B2 (en) | Electrostatic discharge protection circuit and method for radio frequency circuit | |
| US8792218B2 (en) | Electrostatic discharge protection circuit and method for radio frequency semiconductor device | |
| US20090195946A1 (en) | Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt | |
| CN108695301B (zh) | 静电放电（esd）保护装置和操作esd保护装置的方法 | |
| US9953968B2 (en) | Integrated circuit having an ESD protection structure and photon source | |
| US8072722B1 (en) | Electrostatic discharge protection circuit | |
| US20100254051A1 (en) | Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices | |
| US10879232B2 (en) | Circuit, system and method for electrostatic discharge (ESD) protection | |
| US20150188312A1 (en) | Electrostatic discharge protection | |
| EP2329526B1 (en) | Esd protection | |
| EP3520191B1 (en) | Esd protection charge pump active clamp for low-leakage applications | |
| JP2012500473A (ja) | マルチダイパッケージにおける過剰電圧保護のためのシステム及び方法 | |
| US20190287960A1 (en) | Semiconductor ESD Protection Device and Method | |
| US10749336B2 (en) | ESD protection circuit with passive trigger voltage controlled shut-off | |
| US8116046B2 (en) | Circuit arrangement that includes a device to protect against electrostatic discharge | |
| EP4277128A1 (en) | Electrostatic discharge protection for wireless device | |
| US11728643B2 (en) | Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit | |
| US7518844B1 (en) | Over-voltage tolerant ESD protection circuit | |
| US11575258B2 (en) | Device and method for electrostatic discharge (ESD) protection | |
| US11462904B2 (en) | Apparatus for protection against electrostatic discharge and method of manufacturing the same | |
| US11916062B2 (en) | Transient triggered active FET with surge immunity | |
| US11901353B2 (en) | Integrated circuits including coil circuit and SCR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |