JP2011013853A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2011013853A
JP2011013853A JP2009156265A JP2009156265A JP2011013853A JP 2011013853 A JP2011013853 A JP 2011013853A JP 2009156265 A JP2009156265 A JP 2009156265A JP 2009156265 A JP2009156265 A JP 2009156265A JP 2011013853 A JP2011013853 A JP 2011013853A
Authority
JP
Japan
Prior art keywords
data transfer
information processing
state
processing apparatus
transfer rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009156265A
Other languages
English (en)
Other versions
JP4691180B2 (ja
Inventor
Kazuyoshi Kuwabara
和義 桑原
Isamu Uchiyama
勇 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009156265A priority Critical patent/JP4691180B2/ja
Priority to US12/816,944 priority patent/US8108581B2/en
Publication of JP2011013853A publication Critical patent/JP2011013853A/ja
Application granted granted Critical
Publication of JP4691180B2 publication Critical patent/JP4691180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】作業状態を保持しつつコンピュータの動作環境を短期間で切り替えることを可能とする情報処理装置を提供する。
【解決手段】サウスブリッジ4とHDD5とを接続するSATAインタフェース7は、1.5Gbpsまたは3Gbpsのリンク速度でデータ転送が可能である。例えばACアダプタが抜き取られた等によって、消費電力を低減する要求が発生した場合、このSATAインタフェース7のリンク速度を3Gbpsから1.5Gbpsに切り替えることで、この消費電力低減要求に応答する。そして、この切り替えを、作業状態を保持しつす短期間で実施するために、(オペレーティングシステムの再起動を伴わない)サスペンド/レジュームを利用し、当該3Gbpsから1.5Gbpsへの切り替え(および1.5Gbpsから3Gbpsへの切り替え)を実行する。
【選択図】図1

Description

この発明は、例えばバッテリ駆動可能なノートタイプのパーソナルコンピュータ等に好適な省電力制御技術に関する。
近年、ノートパソコンやネットブックなどと称される、バッテリ駆動可能で携行容易なパーソナルコンピュータが広く普及している。この種のコンピュータでは、バッテリによる稼働時間を少しでも長くするために、省電力のための工夫が様々施されている。
例えば、特許文献1には、Serial ATA(Advansed Technology Attachment:以下、SATAという)インタフェースのリンク速度を適性化すること、より具体的には、システム仕様に不適合な不必要に速いリンク速度が用いられること等がないように制御することによって、無駄な電力消費を抑止する仕組みが開示されている。
特開2006−40293号公報
ところで、例えばHDD(Hard Disk Drive)やODD(Optical Disc Drive)との間のデータ転送をSATAインタフェースにより実行しているコンピュータでは、このSATAインタフェースのリンク速度を切り替える場合、(SATAホストコントローラに初期設定の機会を与えるために)オペレーティングシステムの再起動を実施することが一般的である。
従って、例えばコンピュータの電源オン中にAC(Alternating Current)アダプタが抜き取られた等により、消費電力低減の要求が発生した場合に、SATAインタフェースのリンク速度低減をもって、(オペレーティングシステムの再起動を伴わずに)当該消費電力低減の要求に即座に応答することはできなかった。換言すれば、通常モードから省電力モードへの動的な切り替え時には、SATAインタフェースのリンク速度低減を採用することができなかった。
この発明は、このような事情を考慮してなされたものであり、作業状態を保持しつつコンピュータの動作環境を短期間で切り替えることを可能とする情報処理装置を提供することを目的とする。
前述した目的を達成するために、この発明は、サスペンド/レジューム機能を有する情報処理装置において、第1のデータ転送速度または前記第1のデータ転送速度よりも低速な第2のデータ転送速度でデータ転送が可能なバスを制御するバスコントローラと、前記バスのデータ転送速度を前記第2のデータ転送速度に制限するための設定情報を格納するための記憶装置と、前記情報処理装置の起動時またはサスペンド状態からの復帰時に、前記設定情報が前記記憶装置に格納されていた場合、データ転送速度を前記第2のデータ転送速度に制限するように前記バスコントローラを初期化する初期化手段と、前記第2のデータ転送速度に前記バスのデータ転送速度を制限する場合、前記設定情報を前記記憶装置に格納して前記情報処理装置をサスペンド状態に移行させ、かつ、当該サスペンド状態から即時的に復帰させる制御手段と、を具備することを特徴とする。
この発明によれば、作業状態を保持しつつコンピュータの動作環境を短期間で切り替えることを可能とする情報処理装置を提供できる。
本発明の実施形態に係る情報処理装置の構成の一部を示す図 同実施形態の情報処理装置が備えるサウスブリッジの概略ブロック図 同実施形態の情報処理装置が備えるECのレジスタを実装した場合の概略ブロック図 同実施形態の情報処理装置上で動作する省電力制御プログラムが提示する設定画面の例を示す図 同実施形態の情報処理装置における電源状態の遷移関係を表した図 同実施形態の情報処理装置が実行するSATAインタフェースのリンク速度切替による省電力制御の動作手順を示す第1のフローチャート 同実施形態の情報処理装置が実行するSATAインタフェースのリンク速度切替による省電力制御の動作手順を示す第1のフローチャート
以下、図面を参照して、この発明の一実施形態を説明する。
図1は、本発明の実施形態に係る情報処理装置の構成の一部を示す図である。この情報処理装置は、例えばノートパソコンやネットブックなどと称されるパーソナルコンピュータとして実現されている。
図1に示すように、本コンピュータは、CPU(Central Processing Unit)1、ノースブリッジ2、主メモリ3、サウスブリッジ4、HDD5、EC(Embedded Controller)6等を備えている。また、HDD5は、SATAインタフェース7を介してサウスブリッジ4に接続されている。
CPU1は、本コンピュータの動作を制御するプロセッサであり、HDD5から主メモリ3にロードされる、オペレーティングシステムやユーティリティ、アプリケーション等の各種プログラムを実行する。各種プログラムの中には、後述する省電力制御プログラムが存在する。また、CPU1は、図示しないBIOS(Basic Input/Output System)−ROM(Read Only Memory)に格納されたBIOSも実行する。BIOSは、ハードウェア制御用のプログラムである。ノースブリッジ2は、CPU1とサウスブリッジ4との間を接続するブリッジデバイスであり、主メモリ3をアクセス制御するためのメモリコントローラを内蔵している。
主メモリ3は、本コンピュータの主記憶となる記憶媒体であり、CPU1によって実行される各種プログラムと、これら各種プログラムによって入出力される各種データとを格納する。サウスブリッジ4は、HDD5を含む、本コンピュータ内の各種デバイスを制御するデバイスコントローラである。
HDD5は、本コンピュータの外部記憶となる記憶媒体であり、主メモリ3の補助記憶装置として各種プログラムおよび各種データを大量に格納する。EC6は、電力管理を含む、本コンピュータの動作状態管理を実行するための1チップMPU(Micro Processing Unit)である。また、EC6には、キーボードやポインティングデバイスを制御するためのキーボードコントローラが内蔵されている。
サウスブリッジ4とHDD5とを接続するSATAインタフェース7は、補助記憶装置をシステムに組み込むための一般的なインタフェースであり、1.5Gbpsと3Gbpsとの2つのリンク速度がサポートされている。また、6Gbpsも近々にサポートされる予定である。
なお、ここでは、SATAインタフェース7を介してサウスブリッジ4に接続される補助記憶として、HDD5を例に説明するが、これに限らず、SATAインタフェース7を用いるものであれば、例えばSSD(Solid State Drive)等でも構わない。
図2は、サウスブリッジ4の概略ブロック図である。
図2に示すように、サウスブリッジ4は、RTC(Real Time Clock)41とSATAホストコントローラ42とを有する。RTC41は、独自のバックアップ電源を備える時計モジュールであり、本コンピュータが電源オフされても当該バックアップ電源によって情報が保持されるレジスタ411を内蔵する。このレジスタ411に、後述する各種設定情報を格納する。なお、電源管理を行うEC6も、本コンピュータが電源オフ中も電力が供給され続けるので、各種設定情報を格納するレジスタをEC6内に設けるようにしてもよい。図3は、各種設定情報を格納するレジスタ(レジスタ61)を実装した場合のEC6の概略ブロック図である。
SATAホストコントローラ42は、SATAインタフェース7を介して接続される補助記憶装置との間のデータ転送に関する制御全般を司り、補助記憶装置がサポートするリンク速度に基づき、リンク速度を適宜に決定する機能を有している。このSATAホストコントローラ42の機能により、例えば1.5Gbpsのリンク速度のみサポートしている補助記憶装置が接続された場合は、1.5Gbpsでデータ転送を実行し、1.5Gbpsおよび3Gbpsのいずれのリンク速度もサポートしている補助記憶装置が接続された場合は、3Gbpsでデータ転送を実行する、といったデータ転送速度の適性化を図ることができる。
また、1.5Gbpsおよび3Gbpsのいずれのリンク速度もサポートしている補助記憶装置が接続されている場合に、敢えて低速の1.5Gbpsを選択することも当然に可能である。その決定権は、SATAホストコントローラ42が有している。SATAホストコントローラ42は、初期処理として、トレーニング(接続される補助記憶装置がサポートしているリンク速度の把握)を行ってリンク速度を決定し、補助記憶装置とのリンクを確立する。なお、1.5Gbpsと3Gbpsとでは、低速の1.5Gbpsの方が消費電力は少ない。この点に着目して、本コンピュータでは、以下に述べる省電力制御を実行する。
本コンピュータのHDD5は、1.5Gbpsおよび3Gbpsのいずれのリンク速度もサポートしているものと想定する。従って、例えば本コンピュータが電源オンされてオペレーティングシステムが起動する際に、SATAホストコントローラ42によって初期処理が実行されると、基本的には、HDD5との間を接続するSATAインタフェース7のリンク速度は3Gbpsに設定されることになる。
また、本コンピュータ上では、省電力制御プログラムが、常駐プログラムとして動作する。そして、本コンピュータは、この省電力制御プログラムとBIOSとが協働することによって、例えば電源オン中にACアダプタが抜き取られた等のイベントが発生した場合に、(SATAホストコントローラ42にリンク速度の設定を行う機会を与えるための)オペレーティングシステムの再起動を伴わずに、このSATAインタフェース7のリンク速度を3Gbpsから1.5Gbpsに切り替えて、消費電力量の低減を図ることを実現したものであり、以下、この点について詳述する。
省電力制御プログラムは、例えば図4に示す設定画面をユーザに提示して、ユーザが各種省電力設定を行えるようにするためのユーザインタフェース機能を有している。この設定画面上でユーザが設定可能な項目の1つとして、「バッテリ動作時にHDDの速度を落とす」(図4のa)が設けられており、この項目を「する」に設定すると、電源オン中にACアダプタが抜き取られた際、SATAインタフェース7のリンク速度の3Gbpsから1.5Gbpsへの切り替えが実行されることになる。この設定画面上で設定された内容は、サウスブリッジ4に内蔵されるRTC41のレジスタ411(またはEC6のレジスタ61)に設定情報として格納される。なお、この設定画面上での設定に限らず、このSATAインタフェース7のリンク速度の3Gbpsから1.5Gbpsへの切り替えをユーザが適宜に指示できるようにしても良い。
図5は、本コンピュータにおける電源状態の遷移関係を表した図である。
図5に示すように、本コンピュータは、通常ON状態(S0)、スリープサスペンド状態(S3)、休止状態(S4)、シャットダウンOFF状態(S5)の電源状態を取り得る。このうち、スリープサスペンド状態(S3)は、主メモリ3の状態を保持したまま本コンピュータを省電力状態に移行させたもので、このスリープサスペンド状態(S3)から通常ON状態(S0)に復帰すると、スリープサスペンド状態(S3)への移行時の作業を継続して再開することができる。また、このスリープサスペンド状態(S3)から通常ON状態(S0)に復帰する際、SATAホストコントローラ42によるトレーニングが再度行われて、リンクが再確立される。この通常ON状態(S0)→スリープサスペンド状態(S3)→通常ON状態(S0)の所要時間は、(オペレーティングシステムの再起動を伴う)通常ON状態(S0)→シャットダウンOFF状態(S5)→通常ON状態(S0)の所要時間と比較して格段に短い。そこで、このルートを利用して、本コンピュータは、SATAインタフェース7のリンク速度の切り替えを実行する。
図6および図7は、SATAインタフェース7のリンク速度切替による、本コンピュータの省電力制御の動作手順を示すフローチャートである。
いま、本コンピュータは、ACアダプタが接続されており、外部電源からの電力によって動作しているものと想定する。また、図4に示した設定画面上で、「バッテリ動作時にHDDの速度を落とす」項目(図4のa)が「する」に設定されたものと想定する。
この状況下において、例えばACアダプタが抜き取られて、バッテリ動作へと移行すると、本コンピュータの動作状態管理を実行するEC6は、「消費電力低減要求」を発生させる(図6のステップA1)。この「消費電力低減要求」の発生に基づき、省電力制御プログラムは、「消費電力低減要求」の発生を示す設定情報をサウスブリッジ4に内蔵されるRTC41のレジスタ411(またはEC6のレジスタ61)(以下、単にレジスタという)に格納し(図6のステップA2)、本コンピュータをスリープサスペンド状態(S3)へ移行させる(図6のステップA3)。スリープサスペンド状態(S3)から通常ON状態(S0)への復帰は、通常、電源ボタンが押下された等のイベント発生を契機に行われるが、本コンピュータでは、省電力制御プログラムが、スリープサスペンド状態(S3)への移行が完了したら、続いて通常ON状態(S0)への復帰を開始するように、本コンピュータの設定を行った上で、本コンピュータをスリープサスペンド状態(S3)へと移行させる。
スリープサスペンド状態(S3)から通常ON状態(S0)への復帰が開始すると(図6のステップA4)、BIOSは、「消費電力低減要求」の発生を示す設定情報がレジスタに格納されているか否かを調べる(図6のステップA5)。もし、設定情報が格納されていたら(図6のステップA5のYES)、BIOSは、SATAホストコントローラ42に対し、リンク速度を例えば1.5Gbpsに制限する指示を与える(図6のステップA6)。
なお、設定情報が格納されていない場合には(図6のステップA5のNO)、BIOSは、SATAホストコントローラ42に対し、(リンク速度の制限がなされているか否かに関わらず)リンク速度の制限を解除する指示を与える(図6のステップA7)。
そして、通常ON状態(S0)へ復帰すると(図6のステップA8)、スリープサスペンド状態(S3)からの復帰に伴って、SATAホストコントローラによるトレーニングが再度行われ、リンクが再確立されることにより、それまでの3Gbpsに代わって1.5Gbpsがリンク速度として適用されることになる。
また、バッテリ動作中に、ACアダプタが接続されると、EC6は、「パフォーマンス向上要求」を発生させる(図7のステップB1)。この「パフォーマンス向上要求」の発生に基づき、省電力制御プログラムは、レジスタに格納された、「消費電力低減要求」の発生を示す設定情報を消去する(図7のステップB2)。
以降の、図7のステップB3〜ステップB8は、前述した図6のステップA3〜ステップA8に対応するものであり、レジスタに格納された設定情報が消去された場合、BIOSにより、SATAホストコントローラ42に対し、リンク速度の制限を解除する指示が与えられるので(図7のステップB5のNO,ステップB7)、通常ON状態(S0)へ復帰した際(図7のステップB8)、スリープサスペンド状態(S3)からの復帰に伴って、SATAホストコントローラによるトレーニングが再度行われ、リンクが再確立されることにより、最大速度の3Gbpsがリンク速度として再適用されることになる。
以上のように、本コンピュータは、1.5Gbps→3Gbps、または、3Gbps→1.5Gbpsのいずれについても、SATAインタフェース7のリンク速度の切り替えを、オペレーティングシステムのシャットダウンを伴う再起動を行わず、所要時間が短く作業状態が保持されるサスペンド/レジュームで実施するので、作業状態を保持しつつコンピュータの動作環境を短期間で切り替えることを実現する。
なお、ここでは、サウスブリッジ4とHDD5とを接続するSATAインタフェース7のリンク速度を切り替える例を説明したが、サスペンド/レジュームを利用して切替処理を実施する本発明の手法は、これに限られず、例えば、複数の動作モードを有するデバイスの動作モード切替に適用することが可能である。
つまり、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
1…CPU、2…ノースブリッジ、3…主メモリ、4…サウスブリッジ、5…HDD、6…EC、7…SATAインタフェース、41…RTC、42…SATAホストコントローラ、61,411…レジスタ。

Claims (7)

  1. サスペンド/レジューム機能を有する情報処理装置において、
    第1のデータ転送速度または前記第1のデータ転送速度よりも低速な第2のデータ転送速度でデータ転送が可能なバスを制御するバスコントローラと、
    前記バスのデータ転送速度を前記第2のデータ転送速度に制限するための設定情報を格納するための記憶装置と、
    前記情報処理装置の起動時またはサスペンド状態からの復帰時に、前記設定情報が前記記憶装置に格納されていた場合、データ転送速度を前記第2のデータ転送速度に制限するように前記バスコントローラを初期化する初期化手段と、
    前記第2のデータ転送速度に前記バスのデータ転送速度を制限する場合、前記設定情報を前記記憶装置に格納して前記情報処理装置をサスペンド状態に移行させ、かつ、当該サスペンド状態から即時的に復帰させる制御手段と、
    を具備することを特徴とする情報処理装置。
  2. 前記制御手段は、前記バスのデータ転送速度の制限を解除する場合、前記設定情報を前記記憶装置から削除して前記情報処理装置をサスペンド状態に移行させ、かつ、当該サスペンド状態から即時的に復帰させることを特徴とする請求項1記載の情報処理装置。
  3. 前記バスは、Serial ATA(Advansed Technology Attachment)規格に準拠するものであることを特徴とする請求項1記載の情報処理装置。
  4. バッテリを具備し、
    前記制御装置は、外部入力される電力により動作する状態から前記バッテリからの電力により動作する状態へと移行した場合に、前記第2のデータ転送速度に前記バスのデータ転送速度を制限する、
    ことを特徴とする請求項1記載の情報処理装置。
  5. 外部入力される電力により動作する状態から前記バッテリからの電力により動作する状態へと移行した場合に、前記第2のデータ転送速度に前記バスのデータ転送速度を制限するか否かを設定する設定手段をさらに具備することを特徴とする請求項4記載の情報処理装置。
  6. 前記記憶装置は、RTC(Real Time Clock)内に設けられることを特徴とする請求項1記載の情報処理装置。
  7. サスペンド/レジューム機能を有する情報処理装置において、
    第1の動作モードまたは第2の動作モードで動作可能なデバイスと、
    前記第1の動作モードまたは前記第2の動作モードのいずれで前記デバイスを動作させるのかを示す設定情報を格納するための不揮発性メモリ装置と、
    前記情報処理装置の起動時またはサスペンド状態からの復帰時に、前記不揮発性メモリ装置に格納された設定情報で示される動作モードで動作するように前記デバイスを初期化する初期化手段と、
    前記第1の動作モードから前記第2の動作モードに前記デバイスの動作を切り替える場合、前記第2の動作モードで動作させることを示す設定情報を前記不揮発性メモリ装置に格納して前記情報処理装置をサスペンド状態に移行させ、かつ、当該サスペンド状態から即時的に復帰させる制御手段と、
    を具備することを特徴とする情報処理装置。
JP2009156265A 2009-06-30 2009-06-30 情報処理装置 Active JP4691180B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009156265A JP4691180B2 (ja) 2009-06-30 2009-06-30 情報処理装置
US12/816,944 US8108581B2 (en) 2009-06-30 2010-06-16 Information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156265A JP4691180B2 (ja) 2009-06-30 2009-06-30 情報処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011029634A Division JP5355604B2 (ja) 2011-02-15 2011-02-15 情報処理装置およびデータ転送速度設定方法

Publications (2)

Publication Number Publication Date
JP2011013853A true JP2011013853A (ja) 2011-01-20
JP4691180B2 JP4691180B2 (ja) 2011-06-01

Family

ID=43381984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156265A Active JP4691180B2 (ja) 2009-06-30 2009-06-30 情報処理装置

Country Status (2)

Country Link
US (1) US8108581B2 (ja)
JP (1) JP4691180B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10394310B2 (en) * 2016-06-06 2019-08-27 Dell Products, Lp System and method for sleeping states using non-volatile memory components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
JP2004038546A (ja) * 2002-07-03 2004-02-05 Fuji Xerox Co Ltd 起動制御方法、起動制御装置、画像処理装置
JP2004206530A (ja) * 2002-12-26 2004-07-22 Sony Corp 情報処理装置
JP2005316593A (ja) * 2004-04-27 2005-11-10 Sony Corp 電力制御装置及び電力制御方法
JP2006040293A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd 直列ataインターフェースのデータ伝送速度の設定装置、及びその方法
JP2006512650A (ja) * 2002-12-30 2006-04-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 電力管理システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411127B2 (en) * 2003-02-18 2008-08-12 Medconx, Inc. Electrical wire and a method of stripping the insulation thereof
KR100849222B1 (ko) * 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
JP2004038546A (ja) * 2002-07-03 2004-02-05 Fuji Xerox Co Ltd 起動制御方法、起動制御装置、画像処理装置
JP2004206530A (ja) * 2002-12-26 2004-07-22 Sony Corp 情報処理装置
JP2006512650A (ja) * 2002-12-30 2006-04-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 電力管理システム
JP2005316593A (ja) * 2004-04-27 2005-11-10 Sony Corp 電力制御装置及び電力制御方法
JP2006040293A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd 直列ataインターフェースのデータ伝送速度の設定装置、及びその方法

Also Published As

Publication number Publication date
JP4691180B2 (ja) 2011-06-01
US20100332708A1 (en) 2010-12-30
US8108581B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
EP2840461B1 (en) Forcing core low power states in a processor
JP6197196B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
JP4764144B2 (ja) 情報処理装置およびプロセッサ制御方法
US20080082845A1 (en) Information processing apparatus and system state control method
JP5340335B2 (ja) 情報処理装置
US20070219644A1 (en) Information processing apparatus and system state control method
JPH11161385A (ja) コンピュータシステムおよびそのシステムステート制御方法
JP5095682B2 (ja) 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム
JP2007172314A (ja) バッテリ駆動可能な情報処理装置及び同装置におけるネットワークコントローラ電源制御方法
JP5548753B2 (ja) 一体型パソコン及びその電源管理方法
JP5915733B2 (ja) 情報処理装置、情報処理方法及びプログラム
JP4316399B2 (ja) プログラム、記録媒体、制御方法、及び情報処理装置
JP2009289193A (ja) 情報処理装置
EP1420338A1 (en) Mobile computer and base station
JP4691180B2 (ja) 情報処理装置
JP2008243049A (ja) 情報処理装置および同装置のメモリ制御方法
JP5355604B2 (ja) 情報処理装置およびデータ転送速度設定方法
JP2021068074A (ja) 情報処理システム、情報処理装置およびプログラム
JP5913770B2 (ja) 回転式のディスクを備える記憶装置のパワー・ステートを制御する方法および携帯式コンピュータ
JP5764114B2 (ja) 携帯式コンピュータを省電力状態からレジュームさせる方法、パワー・ステートの制御方法および携帯式コンピュータ
JP2011113407A (ja) 情報処理装置および制御方法
JP4703757B2 (ja) 情報処理装置
JP6409218B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
JP2003345474A (ja) コンピュータシステムおよびデータ転送制御方法
JP2013254512A (ja) 情報処理装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

R151 Written notification of patent or utility model registration

Ref document number: 4691180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350