JP2011009388A - 半導体集積回路 - Google Patents

Abstract

【課題】機能マクロセルの周辺において、配線を形成するための領域を十分に確保する。
【解決手段】半導体集積回路１００は、機能マクロセル１１０に形成される機能マクロセル用電源配線１８１と、機能マクロセル１１０の内部に形成される電源配線２６１と、機能マクロセル１１０の内部に形成され、機能マクロセル用電源配線１８１と電源配線２６１とを電気的に接続するコンタクト１７０と、コンタクト１７０と、論理セルとを電気的に接続する電源配線とを備える。機能マクロセル用電源配線１８１は、論理セル電圧を、コンタクト１７０および電源配線を介して、論理セルへ供給する。
【選択図】図２

Description

本発明は、機能マクロセルを有する半導体集積回路に関するものである。

近年、半導体集積回路の設計において、設計プロセスの微細化が進み、大規模かつ高集積なシステムＬＳＩ（Large Scale Integration）の設計を行う場面が増えつつある。それに伴い、チップとしてのシステムＬＳＩに搭載する機能マクロセルの数も増加し、機能マクロセルは、チップとしてのシステムＬＳＩの面積の大きな部分を占有している。ここで、機能マクロセルとは、メモリ、ＣＰＵ（Central Processing Unit）およびその周辺回路等から構成される回路である。

機能マクロセルを安定して動作させるために、機能マクロセルの周辺には、信号の鈍りを防止するための論理セルや、その他各種の論理セルを配置するための領域（以下、論理セル配置領域という）を作成することが必須となっている。ここで、論理セルとは、論理回路が配置されたセルである。

機能マクロセルの周辺に配置する論理セルのための電源配線は、最下位の配線層において構成されている。最下位の配線層から、当該論理セルに動作電圧を供給するためには、上位層において形成された電源配線から最下位層の電源配線へ向けて、信号配線層を通過する形態の配線やコンタクトが形成される。

特許文献１には、機能マクロセルとしてのマクロセル部が開示されている。

特開２００１−１６８２９１号公報

前述したように、機能マクロセルを安定して動作させるために、機能マクロセルの周辺には、信号の鈍りを防止するための論理セルや、その他各種の論理セルを配置するための論理セル配置領域を作成することが必須となっている。

論理セルを動作せるための電圧（以下、論理セル電圧という）を論理セルへ供給するための電源配線（以下、論理セル用電源配線という）は、機能マクロセルの周辺に配置される論理セル配置領域に形成される。

また、論理セル用電源配線に論理セル電圧を供給するための経路となるコンタクト、論理セル電圧を供給するための電源配線等は、論理セル配置領域の近傍（例えば、上部）に形成される信号配線層に形成されるのが一般的である。

すなわち、機能マクロセルの周辺には多くの配線およびコンタクトが形成される。そのため、機能マクロセルの周辺において、配線を形成するための領域が十分に確保できないという問題がある。

本発明は、上述の問題点を解決するためになされたものであって、その目的は、機能マクロセルの周辺において、配線を形成するための領域を十分に確保可能な半導体集積回路を提供することである。

上述の課題を解決するために、この発明のある局面に従う半導体集積回路は、機能マクロセルと、機能マクロセルの周辺に配置された領域であって、論理セルが配置される論理セル配置領域と、機能マクロセル上に形成される第１電源配線と、機能マクロセルの内部の配線層に形成される第２電源配線と、機能マクロセルの内部に形成され、第１電源配線と第２電源配線とを電気的に接続する接続部と、接続部と、論理セル配置領域内の論理セルとを電気的に接続する第３電源配線とを備える。第１電源配線は、論理セルを動作させるための電圧である論理セル電圧を、接続部および第３電源配線を介して、論理セルへ供給する。

すなわち、半導体集積回路は、機能マクロセルに形成される第１電源配線と、機能マクロセルの内部に形成される第２電源配線と、機能マクロセルの内部に形成され、第１電源配線と第２電源配線とを電気的に接続する接続部と、接続部と、論理セルとを電気的に接続する第３電源配線とを備える。第１電源配線は、論理セル電圧を、接続部および第３電源配線を介して、論理セルへ供給する。

つまり、論理セル電圧を論理セルへ供給するために利用される第１電源配線および接続部は、機能マクロセルに形成される。したがって、機能マクロセルの周辺において、配線を形成するための領域を十分に確保することができる。

また、論理セル電圧は、第１電源配線のみから、接続部および第３電源配線を介して、論理セルへ供給されることが好ましい。

これにより、機能マクロセルの周辺において、多くの信号配線リソースを確保できる。

また、機能マクロセルが配置される領域と論理セル配置領域とを含む領域である合体領域の外周にはリング状の電源配線が配置され、第３電源配線は、リング状の電源配線と接続部とを電気的に接続する第１配線と、リング状の電源配線と論理セルとを電気的に接続する第２配線とを含むことが好ましい。

これにより、論理セル電圧の電圧降下抑制、論理セル電圧の安定化を実現することができる。

また、機能マクロセルが配置される領域と論理セル配置領域とを含む領域である第１の合体領域と同一の構造を有する第２の合体領域をさらに備え、第１および第２の合体領域の各々の外周にはリング状の電源配線が配置され、第１および第２の合体領域にそれぞれ含まれる２つの機能マクロセルの動作電圧は等しく、第１および第２の合体領域にそれぞれ対応する２つのリング状の電源配線は、互いに隣接またはオーバーラップして配置されることが好ましい。

これにより、個々の合体領域を接近させて配置でき、占有面積を減少させることができる。

また、リング状の電源配線は、第４電源配線と、接地配線とを含み、接地配線の上部には、第４電源配線が積層され、リング状の電源配線の下部には、基板に形成されたｐ＋型拡散層が形成され、接地配線は、ｐ＋型拡散層と電気的に接続されることが好ましい。

これにより、基板にノイズが発生したとしても、接地配線を介して、当該ノイズを排出することができる。

また、論理セル配置領域には、クロック信号の鈍りを防止するための論理セルと、クロック信号の遅延時間を調整するための論理セルとが配置され、論理セル配置領域の上部には、配線を形成するための信号配線層が形成され、信号配線層には、論理セルと電気的に接続されるクロック信号配線が形成され、信号配線層には、さらに、クロック信号配線を囲むように、複数のシールド配線が形成されることが好ましい。

これにより、クロック配線の信号を、他の配線から放出されるノイズから保護することができるという効果を得ることができる。

本発明により、機能マクロセルの周辺において、配線を形成するための領域を十分に確保することができる。

第１の実施の形態における半導体集積回路の平面図である。 第１の実施の形態における半導体集積回路の断面図である。 リング状電源配線を説明するための図である。 クロック信号配線と、シールド配線とが形成された、一例としての信号配線層を示す図である。 第１の実施の形態における半導体集積回路の平面図である。 ノイズ対策を施した構成を示す図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜第１の実施の形態＞
図１は、第１の実施の形態における半導体集積回路１００の平面図である。

図２は、第１の実施の形態における半導体集積回路１００の断面図である。図２は、図１の位置Ｐ１と位置Ｐ２との間の断面図を示す。また、図２は、半導体集積回路１００における各配線層の接続状態を示す。

以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。

図１を参照して、半導体集積回路１００は、機能マクロセル１１０と、論理セル配置領域１２０と、論理セル用電源配線１３０と、コンタクト１４０と、リング状電源配線１５０と、電源配線１６０，１６１と、コンタクト１７０，１７０Ａと、機能マクロセル用電源配線１８０，１８１と、コンタクト１９０，１９１と、供給元電源配線２００とを含む。

図１では、リング状電源配線１５０は１つのみ示されるが、実際には、後述するように、半導体集積回路１００は、複数のリング状電源配線１５０を含む。

機能マクロセル１１０は、メモリ、ＣＰＵ（Central Processing Unit）およびその周辺回路等から構成される回路である。機能マクロセル１１０は、複数の論理ゲートを含むマクロセル（機能ブロックともいう）である。

論理セル配置領域１２０は、機能マクロセル１１０の周辺に配置される。論理セル配置領域１２０は、論理セル２１０が配置される領域である。論理セル２１０は、論理回路が配置されたセルである。論理セル配置領域１２０には、複数の論理セル２１０が配置される。

図１には、図を簡略化するために、当該複数の論理セル２１０の一部の２つの論理セル２１０が示される。当該２つの論理セル２１０は、それぞれ、第１および第２の論理セルである。第１の論理セルは、例えば、クロック信号の鈍りを防止するための論理セルである。第２の論理セルは、例えば、クロック信号の遅延時間を調整するための論理セルである。

図１では、論理セル配置領域１２０は、複数に分割されているように見えるが、実際には、論理セル配置領域１２０は、図３（Ａ）に示されるように、複数の論理セル用電源配線１３０が形成される１つの領域である。

論理セル用電源配線１３０は、論理セル２１０を動作させるための動作電圧を論理セル２１０へ供給するための配線である。論理セル配置領域１２０に形成される複数の論理セル用電源配線１３０のうち、一例として、２，３，４行目の論理セル用電源配線１３０は、論理セル２１０と接続される。

リング状電源配線１５０の形状は、リング状である。リング状電源配線１５０は、機能マクロセル１１０が配置される領域と、論理セル配置領域１２０とを含む領域（以下、合体領域という）の外周に配置される。

図３（Ａ）は、リング状電源配線１５０と、合体領域Ｒ１０との位置関係を示す。合体領域Ｒ１０は、リング状電源配線１５０の内部の領域である。合体領域Ｒ１０は、機能マクロセル１１０が配置される領域と、論理セル配置領域１２０とを含む。

なお、図３（Ｂ）に示されるように、半導体集積回路１００において、合体領域Ｒ１０は、複数設けられる。複数の合体領域Ｒ１０の各々の外周にはリング状電源配線１５０が配置される。すなわち、半導体集積回路１００は、複数のリング状電源配線１５０を含む。

ここで、複数の合体領域Ｒ１０にそれぞれ含まれる複数の機能マクロセル１１０の動作電圧は等しい。

複数のリング状電源配線１５０は、互いに隣接して配置される。

なお、図３（Ｃ）に示されるように、複数のリング状電源配線１５０は、互いにオーバーラップして（重ねて）配置されてもよい。

また、リング状電源配線１５０は、論理セル配置領域１２０に形成される複数の論理セル用電源配線１３０のうち、一例として、１，３，５行目の論理セル用電源配線１３０と
接続される。

コンタクト１４０は、論理セル配置領域１２０に形成される複数の論理セル用電源配線１３０のうち、一例として、２，４行目の論理セル用電源配線１３０と、リング状電源配線１５０とを接続する。２，３，４行目の論理セル用電源配線１３０は、論理セル２１０と接続される。

機能マクロセル用電源配線１８０，１８１の各々は、機能マクロセル１１０に動作電圧を供給するための配線である。また、機能マクロセル用電源配線１８０，１８１の各々は、論理セル２１０に動作電圧（論理セル電圧）を供給するための配線である。機能マクロセル用電源配線１８０，１８１の各々の形状は、リング状である。

電源配線１６０は、リング状電源配線１５０と、機能マクロセル用電源配線１８０とを接続する。電源配線１６１は、リング状電源配線１５０と、機能マクロセル用電源配線１８１とを接続する。

供給元電源配線２００は、各セル内の回路の動作電圧を供給するための配線である。すなわち、供給元電源配線２００は、論理セル２１０を動作させるための動作電圧（以下、論理セル電圧という）を供給するための配線でもある。

コンタクト１９０は、供給元電源配線２００と、機能マクロセル用電源配線１８０とを接続する。コンタクト１９１は、供給元電源配線２００と、機能マクロセル用電源配線１８１とを接続する。

図２を参照して、論理セル配置領域１２０の上部には、信号配線層２５０が形成される。信号配線層２５０は、配線が形成される層である。なお、図２に示される信号配線層２５０は、一例として、空間である。

信号配線層２５０には、論理セル電圧を供給するための電源配線が形成されていない。そのため、信号配線層２５０には、配線を形成するための領域（以下、配線形成領域という）が十分に確保される。本実施の形態では、十分に確保された配線形成領域を有効活用するために、一例として、信号配線層２５０の配線形成領域に、クロック信号配線と、シールド配線とを形成する。

図４は、クロック信号配線と、シールド配線とが形成された、一例としての信号配線層２５０を示す図である。図４では、図を簡略にするために、図２の信号配線層２５０のみを示している。

図４を参照して、信号配線層２５０には、クロック信号配線ＣＬ１が形成される。クロック信号配線ＣＬ１は、クロック信号を供給するための配線である。クロック信号配線ＣＬ１は、論理セル２１０と接続される。

また、信号配線層２５０には、クロック信号配線ＣＬ１を囲むように、シールド配線ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６，ＳＬ７，ＳＬ８が形成される。

なお、信号配線層２５０には、クロック信号配線およびシールド配線が形成されなくてもよい。

再び、図２を参照して、リング状電源配線１５０は、リング状電源配線１５２と、リング状接地配線１５１とから構成される。リング状電源配線１５２およびリング状接地配線１５１の形状は、図１のリング状電源配線１５０と同様、リング状である。

また、論理セル配置領域１２０には、論理セル用電源配線１３０が形成される。

また、半導体集積回路１００は、第１配線層〜第６配線層を有する。第１配線層は最下位の配線層である。第６配線層は最上位の配線層である。

第１配線層は、リング状接地配線１５１、論理セル用電源配線１３０および電源配線２６１が形成される配線層である。ここで、電源配線２６１が形成される配線層は、機能マクロセル１１０の内部の下位の配線層である。すなわち、電源配線２６１は、機能マクロセル１１０の内部の下位の配線層に形成される配線である。

なお、第１配線層には、図１の電源配線１６０が形成される。電源配線１６０は、コンタクト１７０Ａと、リング状電源配線１５０に含まれるリング状接地配線１５１とを接続する。

第２配線層は、リング状電源配線１５２および電源配線２６２が形成される配線層である。

図１のコンタクト１４０は、前述した２，４行目の論理セル用電源配線１３０と、リング状電源配線１５０に含まれるリング状電源配線１５２とを接続する。すなわち、コンタクト１４０は、第２配線層のリング状電源配線１５２と、第１配線層の論理セル用電源配線１３０とを接続する。

また、第２配線層には、図１の電源配線１６１が形成される。電源配線１６１は、コンタクト１７０に接続される電源配線２６２と、リング状電源配線１５０に含まれるリング状電源配線１５２とを接続する。

第３配線層は、電源配線２６３が形成される配線層である。

第４配線層は、機能マクロセル用電源配線１８０，１８１が形成される配線層である。第５配線層は、電源配線２６５が形成される配線層である。第６配線層は、供給元電源配線２００が形成される配線層である。

図１および図２を参照して、コンタクト１９１は、詳細は後述するが、第６配線層の供給元電源配線２００と、第４配線層の機能マクロセル用電源配線１８１とを接続する。第４配線層の機能マクロセル用電源配線１８０，１８１は、機能マクロセル１１０上に形成される。すなわち、機能マクロセル用電源配線１８０，１８１は、機能マクロセル１１０における上位の配線層に形成される配線である。

機能マクロセル１１０には、供給元電源配線２００から、コンタクト１９１および機能マクロセル用電源配線１８１を介して、当該機能マクロセル１１０の動作電圧が供給される。

機能マクロセル１１０には、第１〜第４配線層の電源配線が形成される。

コンタクト１９１は、コンタクト１７５，１７４から構成される。

コンタクト１７５は、第６配線層の供給元電源配線２００と、第５配線層の電源配線２６５とを接続する。コンタクト１７４は、第５配線層の電源配線２６５と、第４配線層の機能マクロセル用電源配線１８１とを接続する。

コンタクト１７０は、詳細は後述するが、第４配線層の機能マクロセル用電源配線１８１と、第１配線層の電源配線２６１とを接続する。

コンタクト１７０は、機能マクロセル１１０の内部に形成される。コンタクト１７０は、コンタクト１７３，１７２，１７１から構成される。

コンタクト１７３は、第４配線層の機能マクロセル用電源配線１８１と、第３配線層の電源配線２６３とを接続する。コンタクト１７２は、第３配線層の電源配線２６３と、第２配線層の電源配線２６２とを接続する。コンタクト１７１は、第２配線層の電源配線２６２と、第１配線層の電源配線２６１とを接続する。

前述したように、第２配線層には、図１の電源配線１６１が形成される。前述したように、電源配線１６１は、第２配線層の電源配線２６２と、リング状電源配線１５０に含まれるリング状電源配線１５２とを接続する。また、前述したように、図１のコンタクト１４０は、リング状電源配線１５２と、前述した２，４行目の論理セル用電源配線１３０とを接続する。

以上の接続関係により、第６配線層の供給元電源配線２００は、コンタクト１９１により、第４配線層の機能マクロセル用電源配線１８１と接続される。また、機能マクロセル用電源配線１８１は、コンタクト１７０により、第１配線層の電源配線２６１と接続される。また、コンタクト１７０に接続される電源配線２６２は、電源配線１６１により、リング状電源配線１５０に含まれるリング状電源配線１５２と接続される。リング状電源配線１５２は、コンタクト１４０により、論理セル２１０と接続される前述した２，４行目の論理セル用電源配線１３０と接続される。

すなわち、論理セル電圧を供給するための供給元電源配線２００は、コンタクト１９１を介して、論理セル電圧を機能マクロセル用電源配線１８１へ供給する。

そして、論理セル電圧は、機能マクロセル用電源配線１８１から、コンタクト１７０、電源配線１６１、リング状電源配線１５２、コンタクト１４０、論理セル用電源配線１３０を介して、論理セル２１０へ供給される。つまり、機能マクロセル用電源配線１８１は、コンタクト１７０、電源配線１６１、リング状電源配線１５２、コンタクト１４０、論理セル用電源配線１３０を介して、論理セル電圧を、論理セル２１０へ供給する。すなわち、電源配線１６１、リング状電源配線１５２、コンタクト１４０および論理セル用電源配線１３０は、論理セル電圧を、論理セル２１０へ供給するための電源配線を形成する。

つまり、論理セル２１０に供給される論理セル電圧は、機能マクロセル用電源配線１８１のみから供給される。

したがって、機能マクロセル１１０の周辺に配置される論理セル配置領域１２０の上部に形成される信号配線層２５０には、論理セル電圧を供給するための電源配線が存在しない。そのため、信号配線層２５０において、信号配線のための配線リソースをより多く確保することができるという効果を有する。すなわち、機能マクロセル１１０の周辺において、配線を形成するための領域を十分に確保することができる。

また、機能マクロセル１１０の周辺に論理セル配置領域１２０をあらかじめ作成しているため、設計の段階に関わらず、論理セルの配置が容易となる効果を得ることができる。

また、本実施の形態における半導体集積回路１００は、予め、複数の論理セル用電源配線１３０が配置された論理セル配置領域１２０を含むため、論理セルの配置が容易に実施できる。

また、前述したように、複数のリング状電源配線１５０は、互いに隣接して配置されるか、または、複数のリング状電源配線１５０は、互いにオーバーラップして配置される。したがって、本実施の形態における半導体集積回路１００は、機能マクロセル間の面積削減、電源電圧降下の抑制、電源電圧の安定化に有効である。

なお、本実施の形態の半導体集積回路１００は、リング状電源配線１５０を含むが、リング状電源配線１５０がない場合でも、機能マクロセル１１０周辺の論理セル配置領域１２０の上部に形成される信号配線層２５０には、論理セル電圧を供給するための電源配線が存在しない。そのため、本実施の形態では、信号配線層２５０において、信号配線のための配線リソースをより多く確保することができるという効果を有するということはもちろんである。

なお、リング状電源配線１５０がない場合は、電源配線１６０，１６１を、論理セル配置領域１２０まで引き伸ばし、電源配線１６０，１６１を、論理セル用電源配線１３０と直接接続することによって、論理セル２１０への電源供給が実現できる。

この場合でも、信号配線層２５０には、論理セル電圧を供給するための電源配線が存在しない。そのため、本実施の形態では、信号配線層２５０において、信号配線のための配線リソースをより多く確保することができるという効果を有するということはもちろんである。

なお、配線の都合により、一部の論理セル電圧は、機能マクロセル１１０用の動作電圧を供給する供給元電源配線２００以外の電源からも取り出すことは可能である。しかしながら、すべての論理セル電圧を供給元電源配線２００から取るほうが効率が高いのはいうまでもない。

また、本実施の形態では、論理セル配置領域１２０に、クロック信号の鈍りを防止するための第１の論理セル、クロック信号の遅延時間を調整するための第２の論理セルが配置される。また、本実施の形態では、信号配線層２５０において十分に確保された配線形成領域を有効活用するために、一例として、信号配線層２５０の配線形成領域に、クロック信号配線ＣＬ１と、シールド配線ＳＬ１〜ＳＬ８とを形成する。

シールド配線ＳＬ１〜ＳＬ８は、クロック信号配線ＣＬ１を囲むように形成される。そのため、クロック信号配線ＣＬ１を伝達する信号を、他の配線から放出されるノイズから保護することができるという効果を有する。

なお、本実施の形態では、図１に示されるように、機能マクロセル１１０の上辺一辺の領域に対し、論理セル配置領域１２０を設けた。しかしながら、図５のように、機能マクロセル１１０の上辺および左辺の二辺に対し論理セル配置領域１２０を設けてもよい。

上下左右いずれかの辺のうちの二辺、上下左右いずれかの辺のうちの三辺、上下左右すべての辺、すなわち機能マクロセル１１０の外周すべての領域に対して、論理セル配置領域１２０を作成しても、配線効率の向上や論理セルの配置容易性に効果がある。設計時に想定される論理セルの量により、どの構成にするか適宜選択することができる。

なお、本実施の形態では、図１、図５において、電源配線１６０，１６１を水平方向へ接続している。しかしながら、これに限定されることなく、電源配線１６０，１６１を、垂直方向へ接続してもよいし、電源配線１６０，１６１を、水平および垂直方向の両方向へ接続してもよい。

また、図１、図５において、論理セル用電源配線１３０も水平方向に配置しているが、論理セル用電源配線１３０を垂直方向に配置してもよい。

なお、本実施の形態では、図１、図５において、論理セル配置領域１２０に配置される論理セル２１０は、スタンダードセル方式により配置される。すなわち、論理セル配置領域１２０は、スタンダードセル方式の論理セル領域である。しかしながら、これに限定されることなく、論理セル配置領域１２０は、ゲートアレイ方式の論理セル領域であってもよい。

ゲートアレイ方式は、あらかじめ特定の領域もしくは全領域にトランジスタをアレイ状に敷き詰めたもので、領域中に敷き詰められたトランジスタ同士を配線接続することにより、任意の論理セルを生成することができる方式である。

＜第１の実施の形態の変形例＞
本実施の形態の変形例では、半導体集積回路１００に対し、ノイズ対策を施した構成を説明する。

本実施の形態の変形例における半導体集積回路は、第１の実施の形態の半導体集積回路１００である。

図６は、ノイズ対策を施した構成を示す図である。

図６を参照して、リング状電源配線１５０は、前述したように、リング状電源配線１５２と、リング状接地配線１５１とから構成される。リング状電源配線１５２は、第２配線層において形成される。リング状接地配線１５１は、第１配線層において形成される。

リング状電源配線１５０の下部には、基板１５６が設けられる。基板１５６には、ｐ＋型拡散層１５５が形成される。基板１５６は、ｐ型基板である。

リング状接地配線１５１は、コンタクト１５４により、ｐ＋型拡散層１５５と接続される。すなわち、リング状接地配線１５１は、ｐ＋型拡散層１５５と、抵抗性結合される。コンタクト１５４は、基板コンタクトとも呼ばれる。

以上の構成の本実施の形態の変形例によれば、何らかの理由により、基板１５６にノイズ（基板ノイズと呼ばれる）が発生し、伝播してきた場合、基板１５６、ｐ＋型拡散層１５５、コンタクト１５４、リング状接地配線１５１を介して、当該ノイズを排出することができる。

したがって、リング状電源配線１５０に囲まれた機能マクロセル１１０および論理セル２１０は、ノイズの影響により誤動作することなく、所望の動作を実行することができる
という効果を有する。

また、逆に、機能マクロセル１１０、論理セル２１０が原因で発生するノイズも、基板１５６、ｐ＋型拡散層１５５、コンタクト１５４、リング状接地配線１５１を介して排出される。そのため、リング状電源配線１５０より外側へはノイズは伝播しないという効果を有する。

なお、本実施の形態の変形例の半導体集積回路１００は、機能マクロセル１１０または前述した合体領域Ｒ１０を複数配置して同時動作させた場合でも、個々の領域でリング状電源配線１５０を介してノイズを排出可能である。そのため、機能マクロセルを複数配置し、複数の機能マクロセルを動作させた場合と比較して、機能マクロセル群から基板中に放出されるノイズを小さすることができるという効果を有する。

なお、ノイズとは所望の動作に不必要な電流のことであり、電流は電気的接続のある電気的位置エネルギーの高い場所から電気的位置エネルギーの低い場所へ向かって流れる。本実施の形態の変形例の半導体集積回路１００において、もっとも電気的位置エネルギーの低い場所は、リング状接地配線１５１である。

また、本発明は、前述した第１の実施の形態および第１の実施の形態の変形例に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、機能マクロセルの周辺において、配線を形成するための領域を十分に確保可能な半導体集積回路として、利用することができる。

ＣＬ１ クロック信号配線
ＳＬ１，ＳＬ２，ＳＬ３，ＳＬ４，ＳＬ５，ＳＬ６，ＳＬ７，ＳＬ８ シールド配線
１００ 半導体集積回路
１１０ 機能マクロセル
１２０ 論理セル配置領域
１３０ 論理セル用電源配線
１５０ リング状電源配線
１５１ リング状接地配線
１５２ リング状電源配線
１５４ コンタクト
１５５ ｐ＋型拡散層
１５６ 基板
１６０，１６１ 電源配線
１８０，１８１ 機能マクロセル用電源配線
２００ 供給元電源配線
２１０ 論理セル
２５０ 信号配線層

Claims (6)

1. 機能マクロセルと、
   前記機能マクロセルの周辺に配置された領域であって、論理セルが配置される論理セル配置領域と、
   前記機能マクロセル上に形成される第１電源配線と、
   前記機能マクロセルの内部の配線層に形成される第２電源配線と、
   前記機能マクロセルの内部に形成され、前記第１電源配線と前記第２電源配線とを電気的に接続する接続部と、
   前記接続部と、前記論理セル配置領域内の前記論理セルとを電気的に接続する第３電源配線とを備え、
   前記第１電源配線は、前記論理セルを動作させるための電圧である論理セル電圧を、前記接続部および第３電源配線を介して、前記論理セルへ供給する、
   半導体集積回路。
2. 前記論理セル電圧は、前記第１電源配線のみから、前記接続部および前記第３電源配線を介して、前記論理セルへ供給される、
   請求項１に記載の半導体集積回路。
3. 前記機能マクロセルが配置される領域と前記論理セル配置領域とを含む領域である合体領域の外周にはリング状の電源配線が配置され、
   前記第３電源配線は、
   前記リング状の電源配線と前記接続部とを電気的に接続する第１配線と、
   前記リング状の電源配線と前記論理セルとを電気的に接続する第２配線とを含む、
   請求項１または２に記載の半導体集積回路。
4. 前記機能マクロセルが配置される領域と前記論理セル配置領域とを含む領域である第１の合体領域と同一の構造を有する第２の合体領域をさらに備え、
   前記第１および第２の合体領域の各々の外周にはリング状の電源配線が配置され、
   前記第１および第２の合体領域にそれぞれ含まれる２つの前記機能マクロセルの動作電圧は等しく、
   前記第１および第２の合体領域にそれぞれ対応する２つの前記リング状の電源配線は、互いに隣接またはオーバーラップして配置される、
   請求項１または２に記載の半導体集積回路。
5. 前記リング状の電源配線は、第４電源配線と、接地配線とを含み、
   前記接地配線の上部には、前記第４電源配線が積層され、
   前記リング状の電源配線の下部には、基板に形成されたｐ＋型拡散層が形成され、
   前記接地配線は、前記ｐ＋型拡散層と電気的に接続される、
   請求項３または４に記載の半導体集積回路。
6. 前記論理セル配置領域には、クロック信号の鈍りを防止するための前記論理セルと、クロック信号の遅延時間を調整するための前記論理セルとが配置され、
   前記論理セル配置領域の上部には、配線を形成するための信号配線層が形成され、
   前記信号配線層には、前記論理セルと電気的に接続されるクロック信号配線が形成され、
   前記信号配線層には、さらに、前記クロック信号配線を囲むように、複数のシールド配線が形成される、
   請求項１〜５のいずれかに記載の半導体集積回路。

Images