JP2010525670A - カオスの数値系列のデジタル生成 - Google Patents

カオスの数値系列のデジタル生成 Download PDF

Info

Publication number
JP2010525670A
JP2010525670A JP2010504206A JP2010504206A JP2010525670A JP 2010525670 A JP2010525670 A JP 2010525670A JP 2010504206 A JP2010504206 A JP 2010504206A JP 2010504206 A JP2010504206 A JP 2010504206A JP 2010525670 A JP2010525670 A JP 2010525670A
Authority
JP
Japan
Prior art keywords
chaotic
polynomials
rns
polynomial
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010504206A
Other languages
English (en)
Other versions
JP5038488B2 (ja
Inventor
ビー チェスター，デイヴィッド
ジェイ マイケルズ，アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JP2010525670A publication Critical patent/JP2010525670A/ja
Application granted granted Critical
Publication of JP5038488B2 publication Critical patent/JP5038488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic

Abstract

カオスの系列を発生する方法が提供される。本方法は、複数の多項式を選択するステップを含む。また、本方法は、剰余数システム（ＲＮＳ）算術演算を使用して、多項式の解をそれぞれ決定するステップを含む。解は反復的に計算され、ＲＮＳ剰余値として表される。さらに、本方法は、ＲＮＳ剰余値に基づいて加重数システム（たとえば２進数システム）において一連のデジットを決定するステップを含む。本発明の態様によれば、本方法は、中国の剰余定理のプロセスを使用してＲＮＳ剰余値に基づいて加重数システムにおいて一連のデジットを決定するステップを含む。本発明の別の態様によれば、決定するステップは、ＲＮＳ剰余値により定義される加重数システムにおいて、ある数を識別するステップを含む。

Description

本発明は、数値系列の生成に関する。より詳細には、本発明は、カオスの数値系列をデジタル生成する方法に関する。
カオスシステムは、一般に、初期条件、密度の高さ、及び位相的な推移をよく表している特徴のため、予測不能に変動するシステムとして考えられる。密度の高さ及び位相的な推移の特徴は、カオス回路により発生される結果的に得られる数値が凝集しないことを意味する。測定又は観察されたとき、カオスシステムは、識別できる規則性又は順序を表さない。カオスシステムは、初期条件のセットへの感度の高い依存性により、及び全くのランダムであるように見える時間及び空間を通した進化により区別される。しかし、その「ランダム」な外観にも係らず、カオスは決定的な進化である。
当該技術分野で知られる多くのタイプのカオス通信システムが存在する。係るカオス通信システムは、カオス拡散に基づく通信システム、コヒーレントなカオスシフトキーイングに基づく通信システム、ノンコヒーレントなカオスシフトキーイングに基づく通信システム、及び差分符号化シフトキーイング（ＤＣＳＫ）に基づく通信システムを含む。係るカオス通信システムは、カオスオン−オフキーイングに基づく通信システム、周波数変調ＤＣＳＫに基づく通信システム、相関遅延シフトキーイングに基づく通信システム、対称符号シフトキーイング（ＣＳＫ）に基づく通信システム、及び直交ＣＳＫに基づく通信システムを含む。
カオス通信システムは、低い中断の確率（ｌｏｗ ｐｒｏｂａｂｉｌｉｔｙ ｏｆ ｉｎｔｅｒｒｕｐｔ）波形の次の生成、低い検出の確率（ｌｏｗ ｐｒｏｂａｂｉｌｉｔｙ ｏｆ ｄｅｔｅｃｔｉｏｎ）波形の次の生成、及びセキュア波形の次の生成に基づくための約束を与える。多くのカオス通信システムがカオス的に変調された波形を生成するために開発される一方で、係るカオス通信システムは、低いスループットに苦しむ。本明細書で使用される用語「スループット」は、特定の時間量の間にデータリンクを通して伝送されるペーロードデータの量を意味する。
カオスに基づく通信システムによるスループットの制約は、カオス発生器が実現される方法に帰着することができる。カオス発生器は、アナログカオス回路を使用して慣習的に構築される。このタスクについてアナログ回路への依存の理由は、有効なカオスのデジタル生成が不可能であるという広く保持された従来の意見である。アナログタイプのカオス発生器を使用する明らかな必要にも係らず、そのアプローチには問題がある。たとえば、アナログカオス発生回路は、時間につれてドリフトすることが知られている。本明細書で使用される用語「ドリフト」は、カオス信号の１以上のパラメータにおける緩やかな長時間の変動を示す。係るアナログ回路による別の問題は、送信機及び受信機が同期が保持されるように状態情報が通信チャネルを通して一定に伝送される必要があることである。アナログカオス回路による更に別の問題は、状態から状態への前進のレートは、回路の物理特性により固定され、容易に変更されないことである。
カオスに基づく通信システムにおける送信機及び受信機は、データリンクを通して状態情報をやり取りすることで同期されることがある。係る同期は、更新された状態情報を伝達することでドリフトと関連される問題を低減することができる。しかし、係る同期プロセスは、収穫逓減を与える。これは、高いデータレートを得るために送信機と受信機との間で状態情報が更に頻繁にやり取りされる必要があるためである。この高いデータレートにより、より高速な相対的なドリフトが得られる。実際に、状態情報は、より高速な相対的なドリフトに対抗するため、送信機と受信機との間で増加されるレートでやり取りされる。幾つかのカオス通信システムは相対的に有効な同期プロセスを採用するが、これらカオス通信システムは、低いスループットになお苦しむ。
通信システムは、多数の擬似ランダム数の発生器を使用してデジタルカオスのような系列を生成する。しかし、係る通信システムは、全ての擬似ランダムなアーチファクトを有し、真のカオス特性を有さない更に複雑な擬似ランダム数の系列を生成する。所定の多項式はカオスの振る舞いを示す一方で、カオスの数値系列を生成するために要求される演算精度は、非現実的な実現を必要とする。別の言い方をすれば、デジタルカオスを達成するために必要な２進演算は禁止される。
上記に鑑みて、増加されたスループットを有するカオス通信システムの必要が存在する。また、カオス特性を有する信号を発生するために構成されるカオス通信システムの必要が存在する。係るように、高いデータレートのアプリケーションに好都合な状態のドリフト及び更新の特性を提供するカオス通信システムが更に必要とされる。最も重要なことに、様々な通信システムアプリケーション向けに使用されるカオスの数値系列をデジタルで発生する方法が必要とされる。
カオス系列を発生する方法が提供される。本方法は、複数の多項式を選択するステップを含む。また、本方法は、剰余数システム（ＲＮＳ）の算術演算を使用して多項式の解をそれぞれ決定するステップを含む。解は、ＲＮＳの剰余値として反復的に計算及び表現される。さらに、本方法は、ＲＮＳの剰余値に基づいて加重数システム（たとえば２進数システム）における一連のデジットを決定するステップを更に含む。
本発明の態様によれば、本方法は、中国の剰余定理のプロセスを使用して、ＲＮＳ剰余値に基づいて加重数システムにおける一連のデジットを決定するステップを含む。本発明の別の態様によれば、決定するステップは、ＲＮＳ剰余値により定義される加重数システムにおいて、ある数を識別するステップを含む。
本発明の別の態様によれば、決定するステップは、ＲＮＳ剰余値により定義される加重数システムにおける、ある数の切捨てられた部分を識別するステップを含む。切り捨てられた部分は、加重数システムにおける、ある数の一部を含む直列に配列されるデジットのセットを含むように選択される。切り捨てられた部分は、加重数システムにおける数の最上位桁を除いて選択される。
本発明の別の態様によれば、本方法は、多項式のそれぞれを解くために使用されるＲＮＳにおけるＮモジュライ（Ｎ ｍｏｄｕｌｉ）のそれぞれの値を選択するステップを含む。また、本方法は、それぞれの多項式が簡略化できないように多項式のそれぞれについてモジュロ（ｍｏｄｕｌｕｓ）を選択するステップを含む。本方法は、多項式のフィードバックメカニズムを介して反復的に計算された解がカオスであるように、多項式のそれぞれについてそれぞれのモジュロを選択するステップを更に含む。
本発明の別の態様によれば、本方法は、少なくとも３次多項式を含むように多項式を選択するステップを含む。また、本方法は、一定の値を除いて同一となるように多項式のそれぞれを選択するステップを含む。一定の値は、多項式が予め定義されたモジュロについて簡略化できないように選択される。また、多項式は、一定又は変動する時間の関数であるように選択される。
本発明の別の態様によれば、本方法は、フィードバックメカニズムを使用して解を反復的に計算するステップを含む。フィードバックメカニズムは、反復的に計算されるそれぞれの解について多項式の変数の値を選択的に定義することを含む。値は、多項式の前に反復的に計算される解に基づく。
また、カオス系列発生器が提供される。カオス系列発生器は、計算手段を備える。計算手段は、剰余数システム（ＲＮＳ）の算術演算を使用して、複数の多項式の解をそれぞれ決定する。解は、反復的に計算され、ＲＮＳ剰余値として表現される。カオス系列発生器は、マッピング手段を更に備える。マッピング手段は、ＲＮＳの剰余値に基づいて重み付けされた数のシステムにおいて一連のデジットを決定する。
本発明の態様によれば、マッピング手段は、中国の剰余理論のプロセスを使用してＲＮＳの剰余値に基づいて、加重数システムにおいて一連のデジットを決定する。また、マッピング手段は、ＲＮＳの剰余値により定義された加重数システムにおいて、ある数を識別する。さらに、マッピング手段は、ＲＮＳ値により定義される加重数システムにおいて、ある数の切り捨てられた部分を識別する。
本発明の別の態様によれば、マッピング手段は、直列に配列されたデジットのセットを含むように切捨てられた部分を選択する。デジットのセットは、加重数システムにおける数の一部を含む。また、マッピング手段は、Ｐビットにより表される全ての加重された数がマッピングされないとき、すなわちＭ−１＜２Ｐであるとき、最上位桁以外となるように、切り取られた部分を選択する。Ｐは、重み付け数の２進表現を達成するために必要とされるビット数のうちで最も少ないビット数である。最上位ビットは、加重数システムにおける数を含む。
本発明の別の態様によれば、計算手段は、それぞれの多項式が簡略化できないように、それぞれの多項式について選択されたモジュロを利用する。さらに、計算手段は、フィードバックメカニズムを介して反復的に計算された解がカオス的であるように、それぞれの多項式について選択されたモジュロを利用する。多項式は、少なくとも３次多項式を含む。多項式は、一定の値を除いて同一である。多項式は、一定又は変動する時間関数のうちの１つである。
本発明の更に別の態様によれば、カオス系列発生器は、フィードバックメカニズムを更に含む。フィードバックメカニズムは、前の繰り返しで計算された解として多項式の変数“ｘ”を選択的に定義する。
本発明の実施の形態は、以下の図面を参照して記載され、添付図面においては、同一の参照符号は図面を通して同じ項目を表す。
本発明を理解するために有効なカオス系列発生の概念的な図である。 本発明を理解するために有効なカオス系列を発生する方法のフローダイアグラムである。 本発明を理解するために有効なカオス系列発生器のブロック図である。 本発明を理解するために有効なメモリに基づくテーブルを実現するカオス系列発生器のブロック図である。
本発明は、各種のタイプのカオスに基づく通信システムで使用されるカオス系列を発生する方法に関する。係るカオスに基づく通信システムは、カオス信号の拡散に基づく通信システム、コヒーレントなカオスシフトキーイングに基づく通信システム、ノンコヒーレントなカオスシフトキーイングに基づく通信システム、及び差分符号シフトキーイング（ＤＣＳＫ）に基づく通信システムを含む。また、係るカオス通信システムは、カオスオン−オフキーイングに基づく通信システム、周波数変調されたＤＣＳＫに基づく通信システム、相関遅延のシフトキーイングに基づく通信システム、対称符号シフトキーイング（ＣＳＫ）に基づく通信システム、及び直交ＣＳＫに基づく通信システムを含む。
上述されたカオスに基づく通信システムのそれぞれは、カオス系列を発生可能なカオス発生器を必要とする。カオス系列は、その用語が本明細書で使用されるとき、識別できる規則性又は順序を有さないアナログ又はデジタル形式で表現される時間変動する値を有する信号である。当業者であれば、実現のために望まれる特定のタイプのカオス通信システムに依存して、カオス系列が様々なやり方で使用されることを容易に理解されるであろう。
本発明は、本発明の例示的な実施の形態が示される添付図面を参照して以下に更に完全に記載される。しかし、本発明は、多くの異なる形式で実施される場合があり、本明細書で述べる実施の形態に限定されるように解釈されるべきではない。たとえば、本発明は、方法、データ処理システム、又はコンピュータプログラムプロダクトとして実施される。したがって、本発明は、全体的にハードウェアの実施の形態、全体的にソフトウェアの実施の形態、又はハードウェア／ソフトウェアの実施の形態としての形式を取ることができる。
本発明の幾つかの実施の形態は、カオス系列をデジタルで発生する方法を提供する。この点に関して、カオス系列における識別できるパターンの存在は、擬似ランダム数の系列により時間を通して現れるパターンに比較したとき、識別するのが非常に困難である。係るように、カオス系列は、従来の擬似ランダム数の系列に比較したとき、大きな程度のランダム性により特徴付けられる。この点に関して、カオス系列は、高い程度のセキュリティの特性を有する暗号化システムで有利に使用されることが理解される。カオス系列は、様々な通信システムのアプリケーションで使用される。たとえば、カオス系列は、広帯域の周波数を通して信号の電力を拡散するか、カオス的なやり方で広帯域の周波数を通して周波数ホップするために使用される。
図１を参照して、本発明を理解するために有効なカオス系列発生器の概念的な図が提供される。図１に示されるように、カオス系列の発生は、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））で開始する。Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、同じ多項式又は異なる多項式として選択される。本発明の態様によれば、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、ガロア体の計算においてカオス特性を有する簡略化できない多項式として選択される。係る簡略化できない多項式は、限定されるものではないが、簡略化できない３次多項式及び簡略化できない直交の多項式を含む。本明細書で使用されるフレーズ「簡略化できない多項式（ｉｒｒｅｄｕｃｉｂｌｅ ｐｏｌｙｎｏｍｉａｌ ｅｑｕａｔｉｏｎ）」は、同じガロア体（ｆ）を通して少なくとも２つの非自明な多項式の積として表現することができない多項式を示す。たとえば、ｆ（ｘ（ｎＴ））＝ｇ（ｘ（ｎＴ））・ｈ（ｘ（ｎＴ））のような有利係数によるｘ（ｎＴ）において、２つの一定でない多項式ｇ（ｘ（ｎＴ））及びｈ（ｘ（ｎＴ））が存在しない場合、多項式ｆ（ｘ（ｎＴ））は、簡略化することができない。
当業者により理解されるように、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれは、それぞれの解を得るために独立して解かれる。それぞれの解は、ＲＮＳ算術演算、すなわちモジュロ演算を使用して、剰余数システム（ＲＮＳ）の剰余値として表現される。モジュロ演算は、当業者にとって公知である。したがって、係る演算は、本明細書で詳細に記載されない。しかし、幾つかの加重された値“ａ”のＲＮＳの剰余表現は、数式（１）により定義されることが理解される。
Figure 2010525670
 ここで、Ｒは加重された値“ａ”を表すＲＮＳの剰余のＮ組の値である。さらに、Ｒ（ｎＴ）は、Ｒ（ｎＴ）＝｛ｆ０（ｘ（ｎＴ）） ｍｏｄｕｌｏ ｍ０， ｆ１（ｘ（ｎＴ）） ｍｏｄｕｌｏ ｍ１，…， ｆＮ−１（ｘ（ｎＴ）） ｍｏｄｕｌｏ ｍＮ−１｝として定義される多項式ｆ（ｘ（ｎＴ））のＲＮＳの解の表現とすることができる。ｍ０，ｍ１，．．．，ｍＮ−１は、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））に適用可能なＲＮＳ算術演算のモジュライである。
上述から、多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれを解くために利用されたＲＮＳは、選択されたモジュロ値ｍ０，ｍ１，．．．，ｍＮ−１を有する。それぞれのＲＮＳモジュライについて選択されたモジュロ値は、相対的に素数ｐ０，ｐ１，．．．，ｐＮ−１となるように選択されることが好ましい。本明細書で使用されるフレーズ「相対的に素数（ｒｅｌａｔｉｖｅｌｙ ｐｒｉｍｅ ｎｕｍｂｅｒ）」とは、１を除いて共通の除数を有さない自然数の集合を示す。結果的に、ＲＮＳの剰余値として解を表現するために使用されるそれぞれのＲＮＳ算術演算は、モジュライｍ０，ｍ１，．．．，ｍＮ−１として異なる素数ｐ０，ｐ１，．．．，ｐＮ−１を使用する。
当業者であれば、多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれ１つに対する解として計算されたＲＮＳの剰余値は、モジュライｍ０，ｍ１，．．．，ｍＮ−１として選択された素数ｐ０，ｐ１，．．．，ＰＮ−１の選択に依存して変化する。さらに、値の範囲は、モジュライｍ０，ｍ１，．．．，ｍＮ−１として選択された相対的な素数ｐ０，ｐ１，．．．，ＰＮ−１の選択に依存する。たとえば、素数である（５０３）がモジュロｍ０として選択された場合、第一の多項式ｆ０（ｘ（ｎＴ））のＲＮＳの解は、（０）と（５０２）との間の整数値を有する。同様に、素数である（４９１）がモジュロｍ１として選択された場合、第二の多項式ｆ１（ｘ（ｎＴ））のＲＮＳの解は、（０）と（４９０）との間の整数値を有する。
本発明の実施の形態によれば、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれは、ガロア体の演算におけるカオスの特性を有する簡略化できない３次多項式として選択される。Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれは、一定又は変動する時間関数となるように選択される。簡略化できない３次多項式は、数式（２）により定義される。
Figure 2010525670
 この場合、ｎはサンプル時間のインデックス値である。ｋは多項式時間のインデックス値である。Ｌは一定のコンポーネント時間のインデックス値である。Ｔは時間インターバル又はインクリメントを表す値を有する固定された定数である。Ｑ，Ｒ及びＳは、多項式ｆ（ｘ（ｎＴ））を定義する係数である。Ｃはゼロパワーに上昇されるｘ（ｎＴ）の係数であり、したがって、それぞれの多項式の特性について一定である。好適な実施の形態では、Ｃの値は、特定の素数のモジュロについて規定された多項式ｆ（ｘ（ｎＴ））の簡略化できない形式を生成するために決定される。Ｑ，Ｒ及びＳについて固定された値をもつ所与の多項式について、Ｃの１を超える値が存在することができ、それぞれ固有の反復的な系列を提供する。さらに、本発明は、この点において限定されない。
本発明の別の実施の形態によれば、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、定数値Ｃを除いて同一である。たとえば、第一の多項式ｆ０（ｘ（ｎＴ））は、ｆ０（ｘ（ｎＴ））＝３ｘ３（ｎＴ）＋３ｘ２（ｎＴ）＋ｘ（ｎＴ）＋Ｃ０として選択され、第二の多項式ｆ１（ｘ（ｎＴ））は、ｆ１（ｘ（ｎＴ））＝３ｘ３（ｎＴ）＋３ｘ２（ｎＴ）＋ｘ（ｎＴ）＋Ｃ１として選択され、第三の多項式ｆ２（ｘ（ｎＴ））は、ｆ２（ｘ（ｎＴ））＝３ｘ３（ｎＴ）＋３ｘ２（ｎＴ）＋ｘ（ｎＴ）＋Ｃ２として選択される等である。定数値Ｃ０，Ｃ１，．．．，ＣＮ−１のそれぞれは、規定された多項式ｆ（ｘ（ｎＴ））＝３ｘ３（ｎＴ）＋３ｘ２（ｎＴ）＋ｘ（ｎＴ）＋Ｃの剰余のリングにおいて簡略化できない形式を生成するために選択される。この点に関して、定数値Ｃ０，Ｃ１，．．．，ＣＮ−１のそれぞれは、多項式ｆ（ｘ（ｎＴ））を解くときに、ＲＮＳ算術演算のために使用されるように、特定のモジュロｍ０，ｍ１，．．．，ｍＮ−１値と関連付けされることが理解される。規定された多項式ｆ（ｘ（ｎＴ））の簡略化できない形式を生成する係る定数値Ｃ０，Ｃ１，．．．，ＣＮ−１及び関連するモジュロｍ０，ｍ１，．．．，ｍＮ−１は、以下の表１で列挙される。
Figure 2010525670
 さらに、本発明はこの点において限定されない。
図１に示されるシステムで発生することができる離散的な振幅の状態の数（ダイナミックレンジ）は、ＲＮＳ数システムについて選択された多項式の数Ｎ及びモジュロ値ｍ０，ｍ１，．．．，ｍＮ−１に依存する。特に、この値は、積Ｍ＝ｍ０・ｍ１・ｍ３・ｍ４・．．．・ｍＮ−１として計算される。
図１を参照して、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎのそれぞれは、２進数のシステム表現で表わされる。係るように、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎのそれぞれは、ビットの２進系列である。それぞれの系列のビットは、０の値又は１の値を有する。それぞれの２進系列は、特定のモジュライに従って選択されたビット長を有する。
本発明の実施の形態によれば、剰余値を表すそれぞれの２進系列は、数式（３）により定義されるビット長（ＢＬ）を有する。
Figure 2010525670
 この場合、ｍはモジュライｍ０，ｍ１，．．．，ｍＮ−１のうちの１つとして選択される。Ｃｅｉｌｉｎｇ［ｕ］は、アーグメントｕに関して次の最も高い整数（ｗｈｏｌｅ ｉｎｔｅｇｅｒ）を示す。
上述されたコンセプトを良好に理解するため、ある例が有効である。この例では、簡略化できない多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））を解くため、６つの相対的に素数のモジュライ（ｐｒｉｍｅ ｍｏｄｕｌｉ）が使用される。第一のモジュロｍ０に関連される素数ｐ０は、（５０３）として選択される。第二のモジュロｍ１に関連される素数ｐ１は、（４９１）として選択される。第三のモジュロｍ２に関連される素数ｐ２は、（４７９）として選択される。第四のモジュロｍ３に関連される素数ｐ３は、（４６７）として選択される。第五のモジュロｍ４に関連される素数ｐ４は、（２５７）として選択される。第六のモジュロｍ５に関連される素数ｐ５は、（２５１）として選択される。ｆ０（ｘ（ｎＴ））について可能性のある解は、（０）と（５０２）との範囲にあり、これは、９の２進数で表される。ｆ１（ｘ（ｎＴ））について可能性のある解は、（０）と（４９０）との範囲にあり、これは、９の２進数で表される。ｆ２（ｘ（ｎＴ））について可能性のある解は、（０）と（４７８）との範囲にあり、これは、９の２進数で表される。ｆ３（ｘ（ｎＴ））について可能性のある解は、（０）と（４６６）との範囲にあり、これは、９の２進数で表される。ｆ４（ｘ（ｎＴ））について可能性のある解は、（０）と（２５６）との範囲にあり、これは、９の２進数で表される。ｆ５（ｘ（ｎＴ））について可能性のある解は、（０）と（２５０）との範囲にあり、これは、８の２進数で表される。
多項式ｆ０（ｘ（ｎＴ）），．．．，ｆ４（ｘ（ｎＴ））の再帰的な解を計算する演算は、９ビットモジュロの算術演算を必要とする。多項式ｆ５（ｘ（ｎＴ））の再帰的な解を計算する演算は、８ビットモジュロの算術演算を必要とする。概して、再帰的な結果ｆ０（ｘ（ｎＴ）），．．．，ｆ５（ｘ（ｎＴ））は、０からＭ−１までの範囲における値を表す。Ｍの値は、ｐ０・ｐ１・ｐ３・ｐ４・ｐ５＝５０３・４９１・４７９・４６７・２５７・２５１＝３，５６３，７６２，１９１，０５９，５２３のように計算される。それぞれのＲＮＳの解の２進数システムの表現は、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（３，５６３，７６２，１９１，０５９，５２３）］＝Ｃｅｉｌｉｎｇ［５１．６６］＝５２ｂｉｔｓを使用して計算される。それぞれの多項式は簡略化できないため、全ての３，５６３，７６２，１９１，０５９，５２３の可能な値が計算され、Ｔ秒にＭ回の系列の繰り返し時間、すなわち、生成された値の系列におけるそれぞれの値の計算間のインターバルを有する回数となる。さらに、本発明は、この点に限定されない。
図１を参照して、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎは、加重数システムの表現にマッピングされ、これにより、カオス系列の出力が形成される。本明細書で使用されるフレーズ「加重数システム（ｗｅｉｇｈｔｅｄ ｎｕｍｂｅｒ ｓｙｓｔｅｍ）」は、剰余数システム以外のナンバーシステムを示す。係る加重数システムは、限定されるものではないが、整数システム、２進数システム、８進数システム、及び１６進数システムを含む。
本発明の態様によれば、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎは、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎに基づいて加重数システムにおいて一連のデジットを決定することで、加重数システムの表現にマッピングされる。本明細書で使用される用語「デジット（ｄｉｇｉｔ）」は、ある数を表すためのシンボルの組み合わせのうちのあるシンボルを示す。たとえば、デジットは、２進系列の特定のビットとすることができる。本発明の別の態様によれば、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎは、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎにより定義される加重数システムにおける、ある数を識別することで、加重数システムの表現にマッピングされる。本発明の更に別の態様によれば、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎは、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎにより定義される加重数システムにおける、ある数の切り捨てられた部分を識別することで加重数システムの表現にマッピングされる。切り捨てられた部分は、加重数システムにおける数の直列に配列されたデジットのセットを含む。また、切り捨てられた部分は、加重数システムにおける数の最上位桁を除くことができる。本明細書で使用されるフレーズ「切り捨てられた部分（ｔｒｕｎｃａｔｅｄ ｐｏｒｔｉｏｎ）」は、その開始及び／又は終了から除かれた１以上のデジットをもつカオス系列を示す。また、フレーズ「切り捨てられた部分」は、カオス系列から抽出された定義されたデジットの数を含むセグメントを示す。また、「切り捨てられた部分」は、加重数システムへのＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎの部分的なマッピングの結果を示す。
本発明の実施の形態によれば、ｍｉｘｅｄ−ｒａｄｉｘ変換方法が加重数システムの表現へのＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎのマッピングのために使用される。本明細書で記載されるｍｉｘｅｄ−ｒａｄｉｘの変換手順は、［ｍｏｄｕｌｏ ｍｏｄｕｌｉ ｏｎｌｙ ａｎｄ ｎｏｔ ｍｏｄｕｌｏ ｔｈｅ ｐｒｏｄｕｃｔ ｏｆ ｍｏｄｕｌｉ］において実現することができる。“Ｒｅｓｉｄｕｅ Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ Ｔｏ Ｃｏｍｐｕｔｅｒ Ｔｅｃｈｎｏｌｏｇｙ”， ｗｒｉｔｔｅｎ ｂｙ Ｎｉｃｈｏｌａｓ Ｓ． Ｓｚａｂｏ ＆ Ｒｉｃｈａｒｄ Ｉ． Ｔａｎａｋａ， ＭｃＧｒａｗ−Ｈｉｌｌ Ｂｏｏｋ Ｃｏ．， Ｎｅｗ Ｙｏｒｋ， １９６７を参照されたい。ｍｉｘｅｄ−ｒａｄｉｘ数システムにおいて、ある数ｘはｍｉｘｅｄ−ｒａｄｉｘの形式で表現される。
Figure 2010525670
 この場合、Ｒｉは基数（ｒａｄｉｘ）であり、ａｉはｍｉｘｅｄ−ｒａｄｉｘのデジットであり、０≦ａｉ≦Ｒｉである。所与の基数のセットについて、ｘのｍｉｘｅｄ−ｒａｄｉｘの表現は、（ａｎ，ａｎ−１，．．．，ａ１）により示され、この場合、デジットは、重要性を減少する順序で列挙される。Ｉｄを参照されたい。デジットａｉの乗算器は、ｍｉｘｅｄ−ｒａｄｉｘの重みであり、この場合、ａｉの重みは、
Figure 2010525670
 である。Ｉｄを参照されたい。
ＲＮＳからｍｉｘｅｄ−ｒａｄｉｘシステムへの変換について、ｍｉ＝Ｒｉであるようにモジュライのセットが選択される。モジュライのセットは、ｍｉｘｅｄ−ｒａｄｉｘシステム及びＲＮＳが関連付けされるように選択される。この場合、関連されるシステムは、同じ値のレンジ、すなわち
Figure 2010525670
 である。本実施の形態で記載されるｍｉｘｅｄ−ｒａｄｉｘの変換プロセスは、ＲＮＳからｍｉｘｅｄ−ｒａｄｉｘシステムに変換するために使用される。Ｉｄを参照されたい。
ｍｉ＝Ｒｉである場合、ｍｉｘｅｄ−ｒａｄｉｘの表現は、以下の形式からなる。
Figure 2010525670
 この場合、ａｉはｍｉｘｅｄ−ｒａｄｉｘの係数である。ａｉは、ａ１で開始して、以下のやり方で連続して決定される。Ｉｄを参照されたい。
Figure 2010525670
 は、モジュロｍ１で最初に取得される。最後を除いて全ての項はｍ１の倍数であるので、＜ｘ＞ｍ１＝ａ１を有する。したがって、ａ１は、最初の剰余のデジットである。Ｉｄを参照されたい。
ａ２を得るため、その剰余符号においてｘ−ａ１が最初に形成される。量ｘ−ａ１は、ｍ１により明らかに除算可能である。さらに、ｍ１は、定義により、全ての他のモジュライに対して相対的に素数である。したがって、除算の余りゼロの手順（除算は、この場合、被除数が除数の整数倍であることが既知であり、除数がＭに対して相対的に素数であることが既知である）は、（ｘ−ａ１）／ｍ１の次数２からＮの剰余のデジットを発見するために使用される。
Figure 2010525670
 の観察により、ｘはａ２であることが示される。このように、剰余の表記における連続する減算及び除算により、全てのｍｉｘｅｄ−ｒａｄｉｘのデジットが得られる。Ｉｄを参照されたい。
Figure 2010525670
 であり、一般に、ｉ＞１について、
Figure 2010525670
 であることを示すことは関心がある。Ｉｄを参照されたい。前述の説明から、ｍｉｘｅｄ−ｒａｄｉｘの変換プロセスは反復的であることがわかる。変換は、不完全な結果を得るために変更することができる。さらに、本発明は、この点に限定されない。
本発明の別の実施の形態によれば、中国の剰余定理（ＣＲＴ）算術演算が使用され、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎを加重数システムの表現にマッピングされる。ＣＲＴ算術演算は、当該技術分野で知られており、したがって、ここでは詳細に記載されない。しかし、ＣＲＴがどのように適用されるかに関する簡単な説明は、本発明を理解するために有益である。ＣＲＴ算術演算は、数式（４）により定義される。
Figure 2010525670
 数式（４）は、数式（５）として書き換えることができる。
Figure 2010525670
 この場合、ＹがＣＲＴ算術演算の結果である。ｎはサンプルタイムのインデックス値である。Ｔは、タイムインターバル又はインクリメントを表す値を有する固定された定数である。ｘ０−ｘＮ−１は、ＲＮＳの解Ｎｏ．１〜Ｎｏ．Ｎである。ｐ０，ｐ１，．．．，ｐＮ−１は、素数のモジュライである。Ｍは、相対的な素数ｐ０，ｐ１，．．．，ｐＮ−１の積により定義される固定された定数である。ｂ０，．．．，ｂＮ−１は、全ての他の素数のモジュロｐ０，ｐ１，．．．，ｐＮ−１の積の逆数として選択された固定された定数である。等価的に、以下である。
Figure 2010525670
 ｂｊは、ある加重された数を表すＲＮＳのＮ組の値と前記加重された数との間の同一構造且つ等しいマッピングを可能にする。しかし、カオス特性の損失なしに、マッピングは、固有且つ同一構造であることのみを必要とする。係るように、加重された数ｘは組ｙにマッピングされる。組ｙは加重された数ｚにマッピングされる。加重された数ｘは、全ての組が０〜Ｍ−１の範囲においてｚについて固有の値にマッピングされる限り、ｘに等しくない。したがって、本発明の所定の実施の形態について、ｂｊは以下のように定義される。
Figure 2010525670
 本発明の他の実施の形態では、全てのｂｊは、カオス特性の損失なしに、１以上の値に等しく設定される。
理解されるように、カオス系列の出力Ｙは、２進数システムの表現で表される。かかるように、カオス系列の出力Ｙは、２進系列として表される。２進系列のそれぞれのビットは、０の値又は１の値を有する。カオス系列の出力Ｙは、数式（６）により定義される最大のビット長（ＭＢＬ）を有する。
Figure 2010525670
 この場合、Ｍはモジュライｍ０，ｍ１，．．．，ｍＮ−１として選択される相対的な素数ｐ０，ｐ１，．．．，ｐＮ−１の積である。この点に関して、ＭがＣＲＴ算術演算のダイナミックレンジを表すことが理解される。本明細書で使用されるフレーズ「ダイナミックレンジ」とは、ＣＲＴ算術演算の結果の値の最大の可能な範囲を示す。また、ＣＲＴ算術演算は、ダイナミックレンジＭの逆数に等しい周期をもつカオス的な数値系列を発生することが理解される。ダイナミックレンジは、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（Ｍ）］のビット精度を表す。
本発明の実施の形態によれば、Ｍは、３，５６３，７６２，１９１，０５９，５２３に等しい。Ｍの値を数式（６）に代入することで、２進数システムの表現で表されるカオス系列の出力Ｙのビット長ＢＬは、ＢＬ＝Ｃｅｉｌｉｎｇ［Ｌｏｇ２（３，５６３，７６２，１９１，０５９，５２３）］のように計算される。係るように、カオス系列の出力Ｙは、０と３，５６３，７６２，１９１，０５９，５２３との間の整数値を有する５２ビットの２進数系列である。さらに、本発明は、この点に限定されない。たとえば、カオス系列の出力Ｙは、０とＭ−１との間の値の切り捨てられた部分を表す２進系列である。係るシナリオにおいて、カオス系列の出力Ｙは、Ｃｅｉｌｉｎｇ［Ｌｏｇ２（Ｍ−１）］以下のビット長を有する。切捨てはシステムのダイナミックレンジに影響を及ぼすが、生成された系列の周期に影響を及ぼさないことに留意されたい。
理解されるように、上述されたカオス系列の発生は、反復的に実行される。係るシナリオにおいて、多項式の変数“ｘ”が前の繰り返しで計算された解として選択的に定義することができるように、フィードバックメカニズム（たとえばフィードバックループ）を設けることができる。数式（２）は、ｆ（ｘ（ｎＴ））＝Ｑ（ｋ）ｘ３（（ｎ−１）Ｔ）＋Ｒ（ｋ）ｘ２（（ｎ−１）Ｔ）＋Ｓ（ｋ）ｘ（（ｎ−１）Ｔ）＋Ｃ（ｋ，Ｌ）といった一般的な反復の形式で書き換えることができる。たとえば、固定された係数の多項式は、ｆ（ｘ（ｎ・１ｍｓ））＝３ｘ３（（ｎ−１）・１ｍｓ）＋３ｘ２（（ｎ−１）・１ｍｓ）＋ｘ（（ｎ−１）・１ｍｓ）＋８ ｍｏｄｕｌｏ ５０３として選択される。ｎは、実行されている繰り返しにより定義される値を有する変数である。ｘは、剰余のリングで許容される値を有する変数である。第一の繰り返しにおいて、ｎは１に等しく、ｘは剰余のリングで許容される２として選択される。ｎ及びｘの値を規定された多項式ｆ（ｘ（ｎＴ））に代入することで、４６の値を有する第一の解が得られる。第二の繰り返しにおいて、ｎは１だけインクリメントされ、ｘは第一の解の値、すなわち４６に等しく、解２９８，４１０モジュロ５０３又は１３１が得られる。第三の繰り返しにおいて、ｎは１だけインクリメントされ、ｘは第二の解の値に等しい。
図２を参照して、本発明を理解するために有効なカオス系列を発生する方法２００のフローダイアグラムが提供される。図２に示されるように、本方法２００は、ステップ２０２で開始し、ステップ２０４で継続する。ステップ２０４では、複数の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））が選択される。この点に関して、多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、異なる定数項又は異なる多項式を除いて同じ多項式として選択されることが理解される。ステップ２０４の後、ステップ２０６が実行され、ここで、算術演算のために使用されるＲＮＳモジュライｍ０，ｍ１，．．．，ｍＮ−１とそれぞれの定数値Ｃ０，Ｃ１，．．．，ＣＮ−１とのどの組み合わせがそれぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））の簡略化できない形式を生成するかに関して、多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について決定が行われる。ステップ２０８では、多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））を解くとき、ＲＮＳ算術演算のために使用されるそれぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について、モジュロが選択される。この点に関して、ステップ２０６で識別されたモジュライからモジュロが選択されることを理解されたい。それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について異なるモジュロが選択される必要があることを理解されたい。
図２に示されるように、本方法２００は、ステップ２１０で継続する。ステップ２１０で、あるモジュロが選択されるそれぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について定数Ｃｍが選択される。それぞれの定数Ｃｍは、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について選択されるモジュロに対応する。それぞれの定数Ｃｍは、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））の簡略化できない形式を生成するため、ステップ２０６で識別された可能性のある定数値のうちから選択される。
ステップ２１０の後、本方法２００は、ステップ２１２で継続する。ステップ２１２において、タイムインクリメント“Ｔ”の値が選択される。その後、“ｘ”の初期値が選択される。この点に関して、“ｘ”の初期値は、剰余のリングにおいて許容される任意の値とすることができることを理解されたい。その後、ステップ２１６が実行され、規定された多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のそれぞれについてＲＮＳの解を反復的に決定するためにＲＮＳ算術演算が使用される。ステップ２１８において、加重数システムにおける一連のデジットは、ＲＮＳの解に基づいて決定される。このステップは、ＲＮＳの解を使用してｍｉｘｅｄ−ｒａｄｉｘ算術演算又はＣＲＴ算術演算を実行して、カオス系列の出力を得るステップを含む。
ステップ２１８で、本方法２００は、判定ステップ２２０で継続する。カオス発生器が終了しない場合（２２０，ＮＯ）、ステップ２２４が実行され、ここで、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））における“ｘ”の値は、ステップ２１６においてそれぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について計算されたＲＮＳの解に等しく設定される。その後、本方法２００は、ステップ２１６に戻る。カオス発生器が終了される場合（２２０，ＹＥＳ）、ステップ２２２が実行され、ここで、本方法２００が終了する。
当業者であれば、本方法２００がカオス系列を発生する方法の１つのアーキテクチャであることを理解されるであろう。しかし、本発明は、この点に限定されず、カオス系列を発生する他の方法が限定されることなしに使用される。
図３を参照して、本発明のアレンジメントを実現するために使用されるカオス系列発生器３００の１つの実施の形態が例示される。カオス系列発生器３００は、デジタルのカオス系列を発生するために構成されるハードウェア及び／又はソフトウェアを含む。この点に関して、カオス系列発生器３００は、コンピューティングプロセッサ３０２０〜３０２Ｎ−１を備えることを理解されたい。また、カオス系列発生器３００は、マッピングプロセッサ３０４を備える。それぞれのコンピューティングプロセッサ３０２０〜３０２Ｎ−１は、それぞれのデータバス３０６０〜３０６Ｎ−１によりマッピングプロセッサ３０４に結合される。係るように、それぞれのコンピューティングプロセッサ３０２０〜３０２Ｎ−１は、それぞれのデータバス３０６０〜３０６Ｎ−１を介してマッピングプロセッサ３０４にデータを伝達するために構成される。マッピングプロセッサ３０４は、データバス３０８を介して外部装置（図示せず）に結合される。この点に関して、外部装置（図示せず）は、限定されるものではないが、カオス系列の出力に従って信号を結合又は変更するために構成される通信装置を含む。
図３を参照して、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、複数の解を得るためにＮ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））を解くために構成されるハードウェア及び／又はソフトウェアから構成される。Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、ガロア体の演算においてカオス特性を有する簡略化できる多項式とすることができる。係る簡略化できない多項式は、限定されるものではないが、簡略化できない３次多項式及び簡略化できない２次方程式を含む。Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、一定の値を除いて同じとすることができる。多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は予め定義されたモジュロについて簡略化できないように、一定の値を選択することができる。さらに、Ｎ個の多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））は、一定又は変動する時間関数として選択される。
それぞれの解は、固有の剰余数システム（ＲＮＳ）のＮ組の表現として表現される。この点に関して、コンピュータプロセッサ３０２０〜３２０Ｎ−１は、モジュロに基づく算術演算を使用してそれぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））についてそれぞれの解を計算するためにモジュロ演算を採用することを理解されたい。それぞれのコンピューティングプロセッサ３０２０〜３０２Ｎ−１は、モジュロに基づく算術演算についてモジュライｍ０，ｍ１，．．．，ｍＮ−１として異なる相対的な素数ｐ０，ｐ１，．．．，ｐＮ−１を利用するために構成されるハードウェア及び／又はソフトウェアを備える。また、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））が簡略化できないように、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について選択されたモジュロｍ０，ｍ１，．．．，ｍＮ−１を利用するために構成されるハードウェア及び／又はソフトウェアを備える。さらに、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、フィードバックメカニズム３１００〜３１０Ｎ−１を介して反復的に計算された解がカオス的であるように、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））について選択されたモジュライｍ０，ｍ１，．．．，ｍＮ−１を利用するために構成されるハードウェア及び／又はソフトウェアを備える。この点に関して、それぞれの多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））の解が反復的に計算されるように、フィードバックメカニズム３１００〜３１０Ｎ−１が設けられることを理解されたい。したがって、フィードバックメカニズム３１００〜３１０Ｎ−１は、前の繰り返しで計算された解として、多項式の変数“ｘ”を選択的に定義するために構成されるハードウェア及び／又はソフトウェアを備える。
図３を参照して、さらに、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、２進数システムの表現におけるＲＮＳの剰余値のそれぞれを表現するために構成されるハードウェア及び／又はソフトウェアを備える。この点において、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、ＲＮＳ−２進数の変換方法を採用することができる。係る方法は、当業者にとって一般的に知られており、従って、本実施の形態では詳細に記載しない。しかし、係る方法は限定されることなしに使用されることを理解されたい。また、２進数システムの表現で表される剰余値は、ＲＮＳのＮ組のエレメントを有するモジュライの解Ｎｏ．１〜Ｎｏ．Ｎと呼ばれることを理解されたい。
本発明の実施の形態によれば、さらに、コンピューティングプロセッサ３０２０〜３０２Ｎ−１は、２進数システムの表現における予め計算された剰余値を含むメモリに基づくテーブル（図示せず）を備える。それぞれのメモリテーブルのアドレススペースは、全てのｍ、ｍ０〜ｍＮ−１について、少なくとも０からｍｍである。それぞれの繰り返しに関して、シーケンスを開始するためにテーブルアドレスが使用される。さらに、本発明は、この点に限定されない。
図３を参照して、マッピングプロセッサ３０４は、加重数システムの表現にモジュライ（ＲＮＳ Ｎ組）の解Ｎｏ．１〜Ｎｏ．Ｎにマッピングするために構成されるハードウェア及び／又はソフトウェアを備える。結果は、モジュライの解Ｎｏ．１〜Ｎｏ．Ｎに基づく加重数システムにおける一連のデジットである。たとえば、マッピングプロセッサ３０４は、中国の剰余定理のプロセスを使用してＲＮＳの剰余値に基づいて加重数システムにおける一連のデジットを決定するために構成されるハードウェア及び／又はソフトウェアを備える。この点に関して、当業者であれば、マッピングプロセッサ３０４は、モジュライソリューションＮｏ．１〜Ｎｏ．Ｎにより定義される加重数システムにおける、ある数を識別するために構成されるハードウェア及び／又はソフトウェアを備えることを理解されたい。
本発明の態様によれば、マッピングプロセッサ３０４は、モジュライの解Ｎｏ．１〜Ｎｏ．Ｎにより定義される加重数システムにおける、ある数の切り捨てられた一部を識別するために構成されるハードウェア及び／又はソフトウェアを備える。たとえば、マッピングプロセッサ３０４は、加重数システムにおける数の直列に配列されたデジットのセットを含むため、切り捨てられた部分を選択するために構成されるハードウェア及び／又はソフトウェアを備える。さらに、Ｐビットにより表される全ての可能な加重数がマッピングされないとき、すなわちＭ−１＜２Ｐであるとき、マッピングプロセッサ３０４は、最上位桁を除くように、切り捨てられた部分を選択するように構成されるハードウェア及び／又はソフトウェアを含む。Ｐは、加重された数の２進表現を達成するために必要とされる最少のビット数である。さらに、本発明は、この点に限定されない。
図３を参照して、マッピングプロセッサ３０４は、２進数システムの表現においてカオス系列を表すために構成されるハードウェア及び／又はソフトウェアを備える。この点に関して、マッピングプロセッサ３０４は、加重−２進の変換方法を採用することができることを理解されたい。係る方法は、当業者にとって一般に知られており、したがって、本明細書で詳細に記載されない。しかし、係る方法は、限定されることなしに使用されることを理解されたい。
当業者であれば、カオス発生器３００は、カオス発生器の１つのアーキテクチャであることを理解されるであろう。しかし、本発明は、この点に限定されるものではなく、任意の他のカオス発生器のアーキテクチャが限定されることなしに使用される。
図４には、メモリに基づくテーブルを実現する例示的なカオス系列発生器４００のブロック図が提供される。図４に示されるように、カオス系列発生器４００は、初期条件イネーブル（ＩＣＥ）４１２、初期状態レジスタ（ＩＳＲ）４１６，４２６，４３６，４４６，４５６，４６６、スイッチ４１８，４２８，４３８，４４８，４５８，４６８、ユニット遅延４２２，４３０，４４０，４５０，４６０，４７０、及びルックアップテーブル４２０，４２４，４３２，４３４，４４２，４４４，４５２，４５４，４６２，４６４，４７２，４７４を備える。カオス系列発生器４００は、加算器４７６、トランケータ４７８、偶数／奇数出力マネージャ４８０、ｃｏｓ／ｓｉｎ演算子４８６、自然対数の平方根演算子（平方根演算子）４８８、及び乗算器４９０，４９２を備える。それぞれの列挙されたコンポーネント４１２〜４９２は、当業者にとって公知であり、したがって、本実施の形態では詳細に説明されない。しかし、本発明の理解において読者を支援するため、列挙されたコンポーネント４１２〜４９２の簡単な説明が与えられる。
図４を参照して、ＩＳＲ４１６，４２６，４３６，４４６，４５６，４６６のそれぞれが初期条件のセットを記憶するために構成されるハードウェア及びソフトウェアを備える。また、ＩＳＲ４１６，４２６，４３６，４４６，４６６は、スイッチ４１８，４２８，４３８，４４８，４５８，４６８のそれぞれに初期条件のセットを伝達するために構成されるハードウェア及びソフトウェアを備える。
ＩＣＥ４１２は、スイッチ４１８，４２８，４３８，４４８，４５８，４６８を制御するために構成されるハードウェア及びソフトウェアを備える。この点に関して、ＩＣＥ４１２は、高電圧の制御信号及び低電圧の制御信号を発生することができることを理解されたい。また、ＩＣＥ４１２は、スイッチ４１８，４２８，４３８，４４８，４５８，４６８に制御信号を伝達することができる。スイッチ４１８，４２８，４３８，４４８，４５８，４６８は、ＩＣＥ４１２から受信された制御信号に応答する。たとえば、ＩＣＥ４１２がハイの制御信号をスイッチ４１８に伝達した場合、スイッチ４１８は、ＩＳＲ４１６とＬＵＴ４２０との間にパスを形成する。しかし、ＩＣＥ４１２がロウの制御信号をスイッチ４１８に伝達した場合、スイッチ４１８は、ユニット遅延４２２とＬＵＴ４２０との間にパスを形成する。
ユニット遅延４２２，４３０，４４０，４５０，４６０，４７０及びルックアップテーブル４２０，４３２，４４２，４５２，４６２，４７２は、簡略化できない多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のモジュロｍ０，ｍ１．．．，ｍＮ−１の反復される計算についてフィードバックメカニズムを提供する。この点に関して、ルックアップテーブル４２０，４３２，４４２，４５２，４６２４７２は、簡略化できない多項式ｆ０（ｘ（ｎＴ）），．．．，ｆＮ−１（ｘ（ｎＴ））のモジュロｍ０，ｍ１．．．，ｍＮ−１を計算するため、ルックアップテーブルの動作を実行するために構成されるハードウェア及びソフトウェアを備える。ルックアップテーブル４２０，４３２，４４２，４５２，４６２，４７２は、ルックアップテーブル４２４，４３４，４４４，４５４，４６４，４７４のそれぞれに計算の結果を伝達するために構成されるハードウェア及びソフトウェアを備える。ルックアップテーブル４２４，４３４，４４４，４５４，４６４，４７４は、結果を所望の加重数システムにマッピングするルックアップテーブルの動作を実行するために構成されるハードウェア及びソフトウェアを備える。また、ルックアップテーブル４２４，４３４，４４４，４５４，４６４，４７４は、加重数システムの表現で表される結果を加算器４７６に伝達するために構成されるハードウェア及びソフトウェアを備える。
加算器４７６は、加算演算を実行するために構成されるハードウェア及びソフトウェアを備える。加算演算は、加重数システムの表現で表される結果を結合して１つの出力を形成することを含む。また、加算器４７６は、トランケータ４７８に１つの出力を伝達するために構成されるハードウェア及びソフトウェアを備える。トランケータ４７８は、加算器４７６の１つの出力により定義される加重数システムにおける、ある数の切り捨てられた部分を識別するために構成されるハードウェア及びソフトウェアを備える。また、トランケータ４７８は、偶数／奇数マネージャ４８０に切り捨てられた出力を伝達するために構成されるハードウェア及びソフトウェアを備える。
偶数／奇数出力マネージャ４８０、ｃｏｓ／ｓｉｎ演算子４８６、平方根演算子４８８、及び乗算器４９０，４９２は、２つの一様に分散されるランダム変数の直交ガウス出力のペアへの２変数ガウス変換を完了するために設けられる。この点に関して、偶数／奇数の出力マネージャ４８０は、ｃｏｓ／ｓｉｎ演算子４８６に偶数のインデックスの値を有する切り捨てられた出力を送出するために構成されるハードウェア及びソフトウェアを備えることを理解されたい。偶数／奇数出力マネージャ４８０は、平方根演算子４８８に奇数のインデックスの値を有する切り捨てられた出力を送出するために構成されるハードウェア及びソフトウェアを備える。ｃｏｓ／ｓｉｎ演算子４８６は、偶数／奇数出力マネージャ４８０から受信された偶数のインデックスの切り捨てられた出力を使用して、コサイン演算及びサイン演算を実行するためにハードウェア及びソフトウェアを備える。ｃｏｓ／ｓｉｎ演算子４８６は、乗算器４９０にコサイン演算の結果を伝達し、乗算器４９２にサイン演算の結果を伝達するために構成されるハードウェア及びソフトウェアを備える。
平方根演算子４８８は、偶数／奇数出力マネージャ４８０から受信された奇数のインデックスの切り捨てられた出力を使用して自然対数の平方根の演算を実行するために構成されるハードウェア及びソフトウェアを備える。平方根の演算は、数式（７）により定義される。
Figure 2010525670
 この場合、Ｒは自然対数の平方根の演算の結果である。平方根演算子４８８は、乗算器４９０，４９２に平方根の演算の結果を伝達するために構成されるハードウェア及びソフトウェアを備える。
乗算器４９０は、コサイン演算の結果と自然対数の平方根の演算の結果とを結合する乗算演算を実行するために構成されるハードウェア及びソフトウェアを備える。乗算器４９０は、外部装置（図示せず）に乗算演算の積を伝達するために構成されるハードウェア及びソフトウェアを備える。同様に、乗算器４９２は、サイン演算の結果と自然対数の平方根の演算の結果とを結合する乗算演算を実行するために構成されるハードウェア及びソフトウェアを備える。乗算器４９２は、外部装置（図示せず）に乗算演算の積を伝達するために構成されるハードウェア及びソフトウェアを備える。
当業者であれば、カオス系列発生器４００は、カオス系列発生器の１つのアーキテクチャであることを理解されるであろう。しかし、本発明は、この点に限定されず、任意の他のカオス系列発生器のアーキテクチャが限定されることなしに使用される。
本発明の１実施の形態によれば、図２に記載される方法は、このように発生されたカオス系列を使用してカオス通信信号を発生する更なるステップにより継続することができる。特に、送信装置から受信装置に伝達される通信信号は、カオス系列を使用して直接的又は間接的に変更される。たとえば、カオス系列は、異なる周波数のレンジ、コヒーレントカオスシフトキーイング、ノンコヒーレントカオスシフトキーイング、及び差分符号シフトキーイング（ＤＣＳＫ）にわたり拡散するカオス信号を誘発するために使用される。カオス系列は、カオス符号化オン−オフキーイング信号、カオス符号化周波数変調ＤＣＳＫ信号、カオス符号化相関遅延シフトキーイング信号、カオス符号化対称コードシフトキーイング（ＣＳＫ）信号、及びカオス符号化直交ＣＳＫ信号を発生するために使用される。この点に関して、本実施の形態で発生されたカオス系列は、従来の手段を使用して発生された擬似系列の代わりに使用されることを理解されるであろう。
本発明の上述された記載に照らして、本発明は、ハードウェア、ソフトウェア、又はハードウェアとソフトウェアとの組み合わせで実現されることが認識される。本発明に係るカオス系列を発生する方法は、１つの処理システムで集約されたやり方で実現されるか、又は、異なるエレメントが幾つかの相互接続された処理システムにわたり拡散される分散されたやり方で実現される。任意の種類のコンピュータシステム、又は、本実施の形態で記載された方法を実行する他の装置が適合される。ハードウェアとソフトウェアの典型的な組み合わせは、ロードされ実行されたとき、本実施の形態で記載された方法が実行されるようにコンピュータプロセッサを制御するコンピュータプログラムによる汎用コンピュータプロセッサである。勿論、特定用途向け集積回路（ＡＳＩＣ）、及び／又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、同様の結果を達成するために使用される。
本発明は、本実施の形態で記載された方法の実現を可能にする全ての特徴を有するコンピュータプログラムであって、コンピュータシステムにロードされたときに、これらの方法を実行することができるコンピュータプログラムで組み込まれる。この文脈におけるコンピュータプログラム又はアプリケーションは、任意の言語、コード又は表記で、ａ）別の言語、コード又は表記への変換、ｂ）異なるマテリアル形式における再生を、直接的又は間接的に、或いは何れか一方又は両方を情報処理機能を有するシステムに実行させることを意図する命令のセットの任意の表記を意味する。さらに、先の記載は、例示を意図するものであり、以下の特許請求の範囲における記載を除いて本発明を限定することが意図されない。

Claims (9)

  1. カオス系列を発生する方法であって、
    複数の多項式を選択するステップと、
    前記複数の多項式について複数の解をそれぞれ決定するため、剰余数システム（ＲＮＳ）の算術演算を使用するステップと、前記複数の解は、反復的に計算され、前記ＲＮＳの剰余値として表され、
    前記複数のＲＮＳの剰余値に基づいて加重数システムにおいて一連のデジットを決定するステップとを含む、
    ことを特徴とする方法。
  2. 前記決定するステップは、前記複数のＲＮＳの剰余値により定義される前記加重数システムにおいて、ある数を識別するステップを更に含む、
    請求項１記載の方法。
  3. 前記決定するステップは、前記複数のＲＮＳの剰余値により定義される前記加重数システムにおいて、ある数の切り捨てられた部分を識別するステップを更に含む、
    請求項１記載の方法。
  4. 前記複数の多項式のそれぞれを解くため、使用されるＲＮＳにおいてＮ個のモジュライのそれぞれについて値を選択するステップを更に含む、
    請求項１記載の方法。
  5. 前記複数の多項式のそれぞれが簡略化できないように、前記複数の多項式のそれぞれについて、それぞれのモジュロを選択するステップを更に含む、
    請求項４記載の方法。
  6. 前記複数の多項式についてフィードバックメカニズムを介して反復的に計算される解がカオス的であるように、前記複数の多項式のそれぞれについて、それぞれのモジュロを選択するステップを更に含む、
    請求項４記載の方法。
  7. 定数値を除いて同一となるように前記複数の多項式のそれぞれを選択するステップを更に含む、
    請求項１記載の方法。
  8. フィードバックメカニズムを使用して前記複数の解を反復的に計算するステップを更に含む、
    請求項１記載の方法。
  9. 前記フィードバックメカニズムを選択して、反復的に計算されるそれぞれの解について多項式の変数の値を選択的に定義するステップを更に含み、前記値は、前記多項式の前に反復的に計算された解に基づく、
    請求項８記載の方法。
JP2010504206A 2007-04-19 2008-04-16 カオスの数値系列のデジタル生成 Expired - Fee Related JP5038488B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/737,459 2007-04-19
US11/737,459 US7937427B2 (en) 2007-04-19 2007-04-19 Digital generation of a chaotic numerical sequence
PCT/US2008/060431 WO2008130973A1 (en) 2007-04-19 2008-04-16 Digital generation of a chaotic numerical sequence

Publications (2)

Publication Number Publication Date
JP2010525670A true JP2010525670A (ja) 2010-07-22
JP5038488B2 JP5038488B2 (ja) 2012-10-03

Family

ID=39538480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504206A Expired - Fee Related JP5038488B2 (ja) 2007-04-19 2008-04-16 カオスの数値系列のデジタル生成

Country Status (5)

Country Link
US (1) US7937427B2 (ja)
EP (1) EP2147367B1 (ja)
JP (1) JP5038488B2 (ja)
CA (1) CA2684269C (ja)
WO (1) WO2008130973A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2887048A1 (fr) * 2005-06-14 2006-12-15 France Telecom Procede et dispositif pour engendrer une suite pseudo-aleatoire
US8312551B2 (en) * 2007-02-15 2012-11-13 Harris Corporation Low level sequence as an anti-tamper Mechanism
US7937427B2 (en) 2007-04-19 2011-05-03 Harris Corporation Digital generation of a chaotic numerical sequence
US7921145B2 (en) * 2007-05-22 2011-04-05 Harris Corporation Extending a repetition period of a random sequence
US8611530B2 (en) 2007-05-22 2013-12-17 Harris Corporation Encryption via induced unweighted errors
US7995757B2 (en) * 2007-05-31 2011-08-09 Harris Corporation Closed galois field combination
US7974413B2 (en) * 2007-06-07 2011-07-05 Harris Corporation Spread spectrum communications system and method utilizing chaotic sequence
US7970809B2 (en) * 2007-06-07 2011-06-28 Harris Corporation Mixed radix conversion with a priori defined statistical artifacts
US7962540B2 (en) * 2007-06-07 2011-06-14 Harris Corporation Mixed radix number generator with chosen statistical artifacts
US8005221B2 (en) * 2007-08-01 2011-08-23 Harris Corporation Chaotic spread spectrum communications system receiver
US7995749B2 (en) * 2007-10-30 2011-08-09 Harris Corporation Cryptographic system configured for extending a repetition period of a random sequence
US8180055B2 (en) * 2008-02-05 2012-05-15 Harris Corporation Cryptographic system incorporating a digitally generated chaotic numerical sequence
US8363830B2 (en) 2008-02-07 2013-01-29 Harris Corporation Cryptographic system configured to perform a mixed radix conversion with a priori defined statistical artifacts
US8040937B2 (en) * 2008-03-26 2011-10-18 Harris Corporation Selective noise cancellation of a spread spectrum signal
US8139764B2 (en) 2008-05-06 2012-03-20 Harris Corporation Closed galois field cryptographic system
US8320557B2 (en) 2008-05-08 2012-11-27 Harris Corporation Cryptographic system including a mixed radix number generator with chosen statistical artifacts
US8145692B2 (en) * 2008-05-29 2012-03-27 Harris Corporation Digital generation of an accelerated or decelerated chaotic numerical sequence
US8200728B2 (en) * 2008-05-29 2012-06-12 Harris Corporation Sine/cosine generator
US8064552B2 (en) * 2008-06-02 2011-11-22 Harris Corporation Adaptive correlation
US8068571B2 (en) * 2008-06-12 2011-11-29 Harris Corporation Featureless coherent chaotic amplitude modulation
US8195118B2 (en) 2008-07-15 2012-06-05 Linear Signal, Inc. Apparatus, system, and method for integrated phase shifting and amplitude control of phased array signals
US8325702B2 (en) * 2008-08-29 2012-12-04 Harris Corporation Multi-tier ad-hoc network in which at least two types of non-interfering waveforms are communicated during a timeslot
US8165065B2 (en) 2008-10-09 2012-04-24 Harris Corporation Ad-hoc network acquisition using chaotic sequence spread waveform
US8351484B2 (en) * 2008-12-29 2013-01-08 Harris Corporation Communications system employing chaotic spreading codes with static offsets
US8406276B2 (en) * 2008-12-29 2013-03-26 Harris Corporation Communications system employing orthogonal chaotic spreading codes
US8457077B2 (en) * 2009-03-03 2013-06-04 Harris Corporation Communications system employing orthogonal chaotic spreading codes
US8428102B2 (en) 2009-06-08 2013-04-23 Harris Corporation Continuous time chaos dithering
US8509284B2 (en) 2009-06-08 2013-08-13 Harris Corporation Symbol duration dithering for secured chaotic communications
US8428103B2 (en) 2009-06-10 2013-04-23 Harris Corporation Discrete time chaos dithering
US8379689B2 (en) 2009-07-01 2013-02-19 Harris Corporation Anti-jam communications having selectively variable peak-to-average power ratio including a chaotic constant amplitude zero autocorrelation waveform
US8363700B2 (en) 2009-07-01 2013-01-29 Harris Corporation Rake receiver for spread spectrum chaotic communications systems
US8406352B2 (en) 2009-07-01 2013-03-26 Harris Corporation Symbol estimation for chaotic spread spectrum signal
US8369376B2 (en) * 2009-07-01 2013-02-05 Harris Corporation Bit error rate reduction in chaotic communications
US8340295B2 (en) * 2009-07-01 2012-12-25 Harris Corporation High-speed cryptographic system using chaotic sequences
US8385385B2 (en) 2009-07-01 2013-02-26 Harris Corporation Permission-based secure multiple access communication systems
US8428104B2 (en) 2009-07-01 2013-04-23 Harris Corporation Permission-based multiple access communications systems
US8369377B2 (en) 2009-07-22 2013-02-05 Harris Corporation Adaptive link communications using adaptive chaotic spread waveform
US8848909B2 (en) * 2009-07-22 2014-09-30 Harris Corporation Permission-based TDMA chaotic communication systems
US8872719B2 (en) 2009-11-09 2014-10-28 Linear Signal, Inc. Apparatus, system, and method for integrated modular phased array tile configuration
US8345725B2 (en) 2010-03-11 2013-01-01 Harris Corporation Hidden Markov Model detection for spread spectrum waveforms
CN101977065B (zh) * 2010-10-13 2013-05-01 太原理工大学 一种超宽带混沌信号发生器
EP2681672B1 (en) * 2011-03-01 2015-11-04 King Abdullah University Of Science And Technology Fully digital chaotic differential equation-based systems and methods
US8654819B2 (en) 2011-06-22 2014-02-18 Harris Corporation Systems and methods for pulse rotation modulation encoding and decoding
CN102644419B (zh) * 2012-02-23 2014-07-09 杭州电子科技大学 基于混沌技术的动态口令遥控锁
CN103220128B (zh) * 2013-04-25 2016-02-24 杭州电子科技大学 一种基于随机抽位量化的混沌密码产生方法
CN105467272A (zh) * 2015-11-24 2016-04-06 郑州职业技术学院 基于宽带混沌信号的电缆故障在线检测装置及检测方法
CN106341221B (zh) * 2016-09-05 2019-07-16 中山大学 一种提高无线混沌通信系统性能的重复相关延迟键控方法
CN107087213A (zh) * 2017-05-12 2017-08-22 广东工业大学 一种视频混沌保密通信的系统及方法
CN107678729A (zh) * 2017-08-30 2018-02-09 东南大学 一种基于m序列的Lorenz混沌伪随机序列发生器
CN108599919B (zh) * 2018-05-10 2020-10-27 杭州电子科技大学 一种对数混沌系统的电路模型
CN109756291B (zh) * 2019-03-22 2020-07-14 重庆邮电大学 一种基于查表法的混沌扩频码生成方法及系统
CN113890805B (zh) * 2021-11-18 2024-01-23 重庆邮电大学 一种高传输率的多用户多载波cdsk混沌通信方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140983A (ja) * 1993-06-29 1995-06-02 Yamaha Corp 楽音発生装置
JP2001255817A (ja) * 2000-03-10 2001-09-21 Kansai Tlo Kk カオス発生装置、カオス発生方法、擬似乱数発生装置および暗号システム
JP2004297688A (ja) * 2003-03-28 2004-10-21 National Institute Of Information & Communication Technology 送信装置、受信装置、送信方法、受信方法、ならびに、プログラム
JP2005017612A (ja) * 2003-06-25 2005-01-20 Japan Science & Technology Agency カオス発生装置、カオス発生用プログラム、カオス発生用記録媒体、擬似乱数発生装置及び暗号装置
JP2005203929A (ja) * 2004-01-14 2005-07-28 Japan Science & Technology Agency 通信システム、送信装置、受信装置、位相拡散符号生成装置、送信方法、受信方法、位相拡散符号生成方法、ならびに、プログラム

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1501059A (fr) 1966-09-26 1967-11-10 Csf Nouveau générateur de clé
GB1198263A (en) 1967-06-06 1970-07-08 Nat Res Dev Improvements in or relating to Digital Differential Analysers
US4646326A (en) 1983-10-20 1987-02-24 Motorola Inc. QAM modulator circuit
US4703507A (en) 1984-04-05 1987-10-27 Holden Thomas W Noise reduction system
DE68920142T2 (de) 1989-08-24 1995-07-13 Philips Electronics Nv Verfahren und Einrichtung zur Decodierung von wortgeschützten Codewörtern durch einen nichtbinären BCH-Code gegen mindestens einen Symbolfehler.
US5077793A (en) 1989-09-29 1991-12-31 The Boeing Company Residue number encryption and decryption system
US5319735A (en) 1991-12-17 1994-06-07 Bolt Beranek And Newman Inc. Embedded signalling
US5297206A (en) 1992-03-19 1994-03-22 Orton Glenn A Cryptographic method for communication and electronic signatures
US5276633A (en) 1992-08-14 1994-01-04 Harris Corporation Sine/cosine generator and method
US5811998A (en) 1993-01-28 1998-09-22 Digital Equipment Corporation State machine phase lock loop
US5412687A (en) 1993-10-15 1995-05-02 Proxim Incorporated Digital communications equipment using differential quaternary frequency shift keying
US6614914B1 (en) 1995-05-08 2003-09-02 Digimarc Corporation Watermark embedder and reader
US6014446A (en) * 1995-02-24 2000-01-11 Motorola, Inc. Apparatus for providing improved encryption protection in a communication system
US5598476A (en) 1995-04-20 1997-01-28 United Technologies Automotive, Inc. Random clock composition-based cryptographic authentication process and locking system
US5937000A (en) 1995-09-06 1999-08-10 Solana Technology Development Corporation Method and apparatus for embedding auxiliary data in a primary data signal
US5757923A (en) * 1995-09-22 1998-05-26 Ut Automotive Dearborn, Inc. Method of generating secret identification numbers
WO1997044935A1 (en) 1996-05-20 1997-11-27 Philips Electronics N.V. Cryptographic method and apparatus for non-linearly merging a data block and a key
US6055418A (en) 1996-07-05 2000-04-25 Thomcast Communications, Inc. Computer program product configured to control modular transmission system components
US7190681B1 (en) 1996-07-10 2007-03-13 Wu William W Error coding in asynchronous transfer mode, internet and satellites
US5963460A (en) 1996-12-17 1999-10-05 Metaflow Technologies, Inc. Apparatus for computing transcendental functions quickly
WO1998059458A1 (en) 1997-06-23 1998-12-30 The Regents Of The University Of California Chaotic digital code-division multiple access (cdma) communication systems
US5852630A (en) 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6633226B1 (en) 1997-08-18 2003-10-14 X-Cyte, Inc. Frequency hopping spread spectrum passive acoustic wave identification device
US6078611A (en) 1997-09-16 2000-06-20 Motorola, Inc. Rake receiver and finger management method for spread spectrum communication
US6038317A (en) 1997-12-24 2000-03-14 Magliveras; Spyros S. Secret key cryptosystem and method utilizing factorizations of permutation groups of arbitrary order 2l
US6285761B1 (en) 1998-03-04 2001-09-04 Lucent Technologies, Inc. Method for generating pseudo-random numbers
US6754251B1 (en) 1998-03-09 2004-06-22 Texas Instruments Incorporated Spread-spectrum telephony with accelerated code acquisition
US5924980A (en) 1998-03-11 1999-07-20 Siemens Corporate Research, Inc. Method and apparatus for adaptively reducing the level of noise in an acquired signal
US5900835A (en) 1998-07-09 1999-05-04 The United States Of America As Represented By The Secretary Of The Navy Coherent hidden markov model
US6363104B1 (en) 1998-10-02 2002-03-26 Ericsson Inc. Method and apparatus for interference cancellation in a rake receiver
US6823068B1 (en) 1999-02-01 2004-11-23 Gideon Samid Denial cryptography based on graph theory
US6377782B1 (en) 1999-03-01 2002-04-23 Mediacell, Inc. Method and apparatus for communicating between a client device and a linear broadband network
US6570909B1 (en) 1999-07-09 2003-05-27 Nokia Mobile Phones Interference suppression in a CDMA receiver
US20020099746A1 (en) 1999-07-26 2002-07-25 Tie Teck Sing T-sequence apparatus and method for general deterministic polynomial-time primality testing and composite factoring
US6744893B1 (en) 1999-08-25 2004-06-01 Southwest Research Institute Receiver estimation engine for a chaotic system
US6909785B1 (en) 1999-11-11 2005-06-21 Qualcomm, Inc. Method and apparatus for efficient irregular synchronization of a stream cipher
US7200225B1 (en) 1999-11-12 2007-04-03 Richard Schroeppel Elliptic curve point ambiguity resolution apparatus and method
US7596170B2 (en) 2000-02-28 2009-09-29 Aeroastro, Inc. Coherent detection without transmission preamble
US7010559B2 (en) 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
JP4188571B2 (ja) 2001-03-30 2008-11-26 株式会社日立製作所 情報処理装置の演算方法および耐タンパ演算攪乱実装方式
US7233970B2 (en) 2001-05-02 2007-06-19 Cipher Corporation Limited Computational method, system, and apparatus
US7218734B2 (en) 2001-05-02 2007-05-15 Nciper Corporation Limited Ring arithmetic method, system, and apparatus
US7076065B2 (en) 2001-05-11 2006-07-11 Lockheed Martin Corporation Chaotic privacy system and method
US7027598B1 (en) 2001-09-19 2006-04-11 Cisco Technology, Inc. Residue number system based pre-computation and dual-pass arithmetic modular operation approach to implement encryption protocols efficiently in electronic integrated circuits
US6456648B1 (en) 2001-10-01 2002-09-24 Interdigital Technology Corporation Code tracking loop with automatic power normalization
JP4112494B2 (ja) 2001-10-25 2008-07-02 富士通株式会社 表示制御装置
US7269198B1 (en) 2001-11-19 2007-09-11 Bbn Technologies Corp. Systems and methods for beaconing in wireless networks with low probability of detection
US6766345B2 (en) 2001-11-30 2004-07-20 Analog Devices, Inc. Galois field multiplier system
JP2003218835A (ja) 2002-01-18 2003-07-31 Mitsubishi Electric Corp スペクトル拡散送信装置及びスペクトル拡散受信装置
FR2837331B1 (fr) 2002-03-13 2004-06-18 Canon Kk Procede d'entrelacement d'une sequence binaire
US7010055B2 (en) 2002-06-27 2006-03-07 Motorola, Inc. System implementing closed loop transmit diversity and method thereof
FR2844891A1 (fr) 2002-09-20 2004-03-26 St Microelectronics Sa Masquage de donnees decomposees dans un systeme de residus
EP1420542A1 (en) * 2002-11-12 2004-05-19 STMicroelectronics S.r.l. Method and apparatus of generating a chaos-based pseudo-random sequence
US7328228B2 (en) 2003-09-02 2008-02-05 Sap Aktiengesellschaft Mapping pseudo-random numbers to predefined number ranges
US7512645B2 (en) 2004-03-19 2009-03-31 Texas Instruments Incorporated System and method for generating pseudorandom numbers
US7150399B2 (en) 2004-06-09 2006-12-19 Ricoh Co., Ltd. Embedding barcode data in an auxiliary field of an image file
US7078981B2 (en) 2004-07-27 2006-07-18 Lucent Technologies Inc. 16 QAM modulator and method of 16 QAM modulation
US7512647B2 (en) 2004-11-22 2009-03-31 Analog Devices, Inc. Condensed Galois field computing system
US20060209932A1 (en) 2005-03-18 2006-09-21 Qualcomm Incorporated Channel estimation for single-carrier systems
WO2006110954A1 (en) 2005-04-20 2006-10-26 Synaptic Laboratories Limited Process of and apparatus for counting
ITVA20050027A1 (it) 2005-05-03 2006-11-04 St Microelectronics Srl Metodo di generazione di successioni di numeri o bit pseudo casuali
EP1959581B1 (en) 2005-12-07 2019-04-17 ZTE Corporation Method and device for removing narrow band interference in spreading frequency system
US7688878B2 (en) 2006-03-16 2010-03-30 The Boeing Company Method and device of peak detection in preamble synchronization for direct sequence spread spectrum communication
US9203438B2 (en) 2006-07-12 2015-12-01 Ternarylogic Llc Error correction by symbol reconstruction in binary and multi-valued cyclic codes
LU91292B1 (en) 2006-12-01 2008-06-02 European Gsa New Chaotic Spreading Codes for Galileo
US7643537B1 (en) 2007-01-23 2010-01-05 L-3 Communications, Corp. Spread spectrum signal detection with inhibiting for known sidelobe locations
US8312551B2 (en) 2007-02-15 2012-11-13 Harris Corporation Low level sequence as an anti-tamper Mechanism
EP2123074A2 (en) 2007-02-15 2009-11-25 Koninklijke Philips Electronics N.V. Coordination in wireless networks having devices with different physical layer transmission schemes
US7937427B2 (en) 2007-04-19 2011-05-03 Harris Corporation Digital generation of a chaotic numerical sequence
US7921145B2 (en) 2007-05-22 2011-04-05 Harris Corporation Extending a repetition period of a random sequence
US8611530B2 (en) 2007-05-22 2013-12-17 Harris Corporation Encryption via induced unweighted errors
US7995757B2 (en) 2007-05-31 2011-08-09 Harris Corporation Closed galois field combination
US7970809B2 (en) 2007-06-07 2011-06-28 Harris Corporation Mixed radix conversion with a priori defined statistical artifacts
US7962540B2 (en) 2007-06-07 2011-06-14 Harris Corporation Mixed radix number generator with chosen statistical artifacts
US7974413B2 (en) 2007-06-07 2011-07-05 Harris Corporation Spread spectrum communications system and method utilizing chaotic sequence
US8005221B2 (en) 2007-08-01 2011-08-23 Harris Corporation Chaotic spread spectrum communications system receiver
US7995749B2 (en) 2007-10-30 2011-08-09 Harris Corporation Cryptographic system configured for extending a repetition period of a random sequence
US20090122926A1 (en) 2007-11-13 2009-05-14 Texas Instruments Incorporated Data throughput in an interference-rich wireless environment
US8180055B2 (en) 2008-02-05 2012-05-15 Harris Corporation Cryptographic system incorporating a digitally generated chaotic numerical sequence
US8363830B2 (en) 2008-02-07 2013-01-29 Harris Corporation Cryptographic system configured to perform a mixed radix conversion with a priori defined statistical artifacts
US8040937B2 (en) 2008-03-26 2011-10-18 Harris Corporation Selective noise cancellation of a spread spectrum signal
US8139764B2 (en) 2008-05-06 2012-03-20 Harris Corporation Closed galois field cryptographic system
US8320557B2 (en) 2008-05-08 2012-11-27 Harris Corporation Cryptographic system including a mixed radix number generator with chosen statistical artifacts
US8200728B2 (en) 2008-05-29 2012-06-12 Harris Corporation Sine/cosine generator
US8145692B2 (en) 2008-05-29 2012-03-27 Harris Corporation Digital generation of an accelerated or decelerated chaotic numerical sequence
US8064552B2 (en) 2008-06-02 2011-11-22 Harris Corporation Adaptive correlation
US8068571B2 (en) 2008-06-12 2011-11-29 Harris Corporation Featureless coherent chaotic amplitude modulation
US8891756B2 (en) 2008-10-30 2014-11-18 Certicom Corp. Collision-resistant elliptic curve hash functions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140983A (ja) * 1993-06-29 1995-06-02 Yamaha Corp 楽音発生装置
JP2001255817A (ja) * 2000-03-10 2001-09-21 Kansai Tlo Kk カオス発生装置、カオス発生方法、擬似乱数発生装置および暗号システム
JP2004297688A (ja) * 2003-03-28 2004-10-21 National Institute Of Information & Communication Technology 送信装置、受信装置、送信方法、受信方法、ならびに、プログラム
JP2005017612A (ja) * 2003-06-25 2005-01-20 Japan Science & Technology Agency カオス発生装置、カオス発生用プログラム、カオス発生用記録媒体、擬似乱数発生装置及び暗号装置
JP2005203929A (ja) * 2004-01-14 2005-07-28 Japan Science & Technology Agency 通信システム、送信装置、受信装置、位相拡散符号生成装置、送信方法、受信方法、位相拡散符号生成方法、ならびに、プログラム

Also Published As

Publication number Publication date
CA2684269C (en) 2013-02-05
WO2008130973A1 (en) 2008-10-30
EP2147367B1 (en) 2015-06-24
JP5038488B2 (ja) 2012-10-03
US7937427B2 (en) 2011-05-03
EP2147367A1 (en) 2010-01-27
CA2684269A1 (en) 2008-10-30
US20080263119A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP5038488B2 (ja) カオスの数値系列のデジタル生成
US8180055B2 (en) Cryptographic system incorporating a digitally generated chaotic numerical sequence
JP5259813B2 (ja) 加速又は減速されたカオス数列のデジタル生成
Vaidyanathan et al. A new 4-D chaotic hyperjerk system, its synchronization, circuit design and applications in RNG, image encryption and chaos-based steganography
JPH04250490A (ja) ケーオス論に基づく暗号化システム
US8588412B2 (en) Mechanism for generating pseudorandom number sequences
Masoodi et al. An analysis of linear feedback shift registers in stream ciphers
KR102154164B1 (ko) 의사 랜덤 시퀀스 생성 방법 및 데이터 스트림의 코딩 또는 디코딩 방법
JP3556461B2 (ja) Ｍ系列の位相シフト係数算出方式
US20020174155A1 (en) Method for calculating arithmetic inverse over finite fields for use in cryptography
JP4709685B2 (ja) 擬似乱数生成装置、擬似乱数生成方法および擬似乱数生成プログラム並びに暗号化装置および復号化装置
RU2665290C1 (ru) Генератор периодических идеальных троичных последовательностей
US7257224B2 (en) Cryptographical pseudo-random number generation apparatus and program
JP2001066987A (ja) 代数曲線暗号における安全なパラメータの生成装置、生成方法、および記録媒体
RU2716357C1 (ru) Способ и устройство генерации последовательностей случайных чисел
Artyshchuk et al. Designing a generator of random electronic message based on chaotic algorithm
RU2343628C2 (ru) Способ преобразования случайных чисел с произвольным законом распределения в случайные числа с равномерным законом распределения
RU2669506C1 (ru) СПОСОБ ТРАНСЛЯЦИОННОГО УСЛОЖНЕНИЯ НЕЛИНЕЙНЫХ РЕКУРРЕНТНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В ВИДЕ КОДОВ КВАДРАТИЧНЫХ ВЫЧЕТОВ, СУЩЕСТВУЮЩИХ В ПРОСТЫХ ПОЛЯХ ГАЛУА GF(p), И УСТРОЙСТВО ДЛЯ ЕГО РЕАЛИЗАЦИИ
Ghosh The Improvement of Period of Pseudo Random Number Sequence: an Algebraic Approach
RU2212105C1 (ru) Способ передачи дискретной информации в радиолинии с псевдослучайной перестройкой рабочей частоты
Khan et al. CRT and Fixed Patterns in Combinatorial Sequences
Ali et al. Well Balanced Multi-value Sequence and its Properties over Odd Characteristic Field
Chen et al. Random sequence generation Algorithm for multi-chaotic systems
Krengel Fast WG stream cipher
Mioc A Synoptic of Software Implementation for Shift Registers Based on 16th Degree Primitive Polynomials

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees