JP2010520708A - ダミー画素、暗電流低減方法及び画像センサ - Google Patents

Abstract

撮像アレーのクリア画素と実質的に同じ電気的特性を示すダミー画素を形成する方法及び装置を開示する。このようなダミー画素のアレーは、エッジ効果を防止するとともに、オプティカルブラック画素のメイン撮像アレー及びサブアレーを分離する領域を形成するために使用される。ダミー画素は、好ましくは、クリア画素であるが、オプティカルブラックで覆ってもよい。ソフトリセットにおける静止動作を設定することによって、ダミー画素は、アレー全体内のあらゆる画素に典型的なダイオードの理想因子及びＲ_ｏＡ積を示す。

Description

本発明は、包括的には、電子的画像センサのための画像処理に関し、詳しくは、画像センサの周辺部に位置する画素内の暗電流を均等化することによって、所謂「エッジ効果」を除去し、画質を最適化する装置及び方法に関する。

オプティカルブラック画素（Optical black pixel：ＯＢ画素）は、画像センサの画素アレー内の基準画素であり、これらは、非感光性でありながら、仮想的に、標準の能動画素と同じ電気的特性を有する必要がある。ＯＢ画素は、ゲイン、照明及びセンサ動作条件の変化等にかかわらず、一定の黒レベルを維持するために、センサ又はカメラ内の様々な画像処理回路で使用される。ＯＢ画素の信号は、通常、光電気的応答性を有し、対象の画像を形成する画素の信号と同じ信号チェーン及びタイミングを用いて処理される。この画素は、画像センサの画素の大多数を構成し、「クリア画素」とも呼ばれる。クリア画素は、実際の画像を形成するが、ＯＢ画素は、画像形成処理において間接的に使用される。すなわち、ＯＢ画素は、各ＯＢ画素の特定の位置における暗信号／暗電流、列雑音及びライン雑音に関する情報を提供しながら、画像センサの環境及び動作の状態を追跡するために使用される。

撮像システムオンチップ（imaging System-on-Chip：ｉＳｏＣ）システムでは、ＯＢ画素は、通常、画質を向上させる多くの較正動作の基準画素として使用される。これらはブラッククランプ安定化、フラッタ除去、列雑音抑圧及びライン雑音補正を含む。これら及びこの他のアルゴリズムでは、ＯＢ画素は、クリア画素と同様の暗信号応答を有する必要があり、すなわち、ＯＢ画素は、光がない場合のクリア画素の通常の応答を模倣し、画像センサの包括的な基準のために電流対電圧（Ｉ−Ｖ）特性を正確に確立する必要がある。

また、信号処理動作をサポートするために、必ずしも読み出されないクリア画素及びＯＢ（すなわち、不透明）画素の両方の必要性がある。これらの所謂「ダミー画素」は、画像処理を妨害し、又はクリア画素及びＯＢ画素を劣化させるエッジ効果を低減することによって、画質の向上に役立つ。

一般的に、ダイオードのＩ−Ｖ特性は、以下に示すＳｈｏｃｋｌｅｙの式によって表される。

ここで、Ｉ_ｏは、ダイオードの飽和電流であり、Ｖ_ｄは、ダイオード電圧であり、ｎは、ダイオードの理想因子（diode ideality）であり、ｋは、ボルツマン定数であり、Ｔは、温度である。ローカル環境、処理条件等に応じて、飽和電流は、ダイオード間で大きく異なることがある。実際的な問題を考慮に入れて、Ｓｈｏｃｋｌｅｙの式は、他に、以下のように表現することもできる。

ここで、ｎ_ｄは、特定のダイオードのダイオードの理想因子であり、パラメータＲ_ｏＡは、０ボルトのバイアスが印加された場合の面積抵抗（resistance-area product）をΩ−ｃｍ^２の単位で表している。ダイオード抵抗及び飽和電流は、面積に依存するが、Ｒ_ｏＡ積は、面積から独立しており、ダイオードの製造の品質を特徴付ける。

画像センサの画素アレーの用途が異なると、要求される画質の程度も異なる。例えば、ＨＤＴＶ制作のコンテンツを生成する、放送スタジオカメラで使用されるＣＭＯＳセンサ（高画質用途）は、民生用のカムコーダで使用されるＣＭＯＳセンサ（中画質又は低画質用途）に比べてかなり高い画質を要求する。例えば、感度及び低雑音性等のよく知られている属性に加えて、他の品質因子として、揺れのない動作（drift-free operation）及び過度な照明への不感性が含まれる。したがって、画質を最高にするためには、クリア画素の品質だけではなく、ＯＢ画素の品質も向上させる必要がある。このため、ＯＢ画素（能動又はダミー）の重要な特性は、入射する照明、並びに物理的及び電気的ストレスを含む環境にかかわらず、クリア画素の暗信号応答をどれだけ忠実に再現できるかである。例えば、高画質用途では、ＯＢ画素は、厳しい状況下で非常に高い忠実度、例えば、優れた不透明度、熱平衡、検出器の理想因子、ｎ_ｄ及びＲ_ｏＡ積を含む電気的特性の良好な振る舞いを有する必要がある。

電気的特性に悪影響を与えることなくＯＢ画素において必要な不透明度を実現する困難に加えて、更に、ＯＢ画素及びクリア画素と同じ公称電流を生成するダミー画素を形成する必要がある。クリア画素、ダミー画素及びＯＢ画素の総電流は、各ダイオードのＳｈｏｃｋｌｅｙ−Ｒｅａｄ電流、光電流及び電気バイアス電流の合計であり、これは、以下のような直和として表される。

ここで、Ｒ_ｄは、印加されたバイアスＶ_ｄにおける検出器の抵抗である。クリア画素に蓄積される総電流とＯＢ画素に蓄積される総電流との差は、クリア画素光電流Ｉ_{ｐｈｏｔｏ}のみであるべきであり、Ｉ_{ｐｈｏｔｏ}は、ＯＢ画素及びＯＢダミー画素では、ゼロである必要がある。

包括的には、撮像アレーの他のあらゆる画素と同じ電気的特性を示すダミー画素を開示する。これは、クリア画素及びＯＢ画素を含むアレー内で使用される各ダミー画素の総電流が、クリア画素の総電流と略々同じになることを保証する。信号処理の基準として使用されるＯＢ画素は、各フレームで読み出されるが、ダミー画素は、不透明であるか、感光性であるかにかかわらず、読み出されなくとも、同じに見えなければならない。更に、ダミー画素は、近傍の画素の電気的特性に悪影響を与えず、したがって、それらを用いて、撮像アレーを構成する様々なサブアレーを分離することができる。また、このようなダミー画素は、撮像アレーのエッジにも配設され、処理関連の物理的及び電気的な因子に由来する不連続を防止する。この結果、エッジ効果が除去される。

ダミー画素の好ましい実施の形態は、メインの撮像アレーのクリア画素と同じ電気的特性を有するクリア画素である。ダミー画素の第２の実施の形態は、任意の信号処理機能をサポートするためのオプティカルブラック画素である。

本発明において、ダミーのＯＢ画素は、以下のように構成される。

（１）標準の製造工程において画素を形成し、ＯＢ画素の光遮蔽特性は、打込み損傷を緩和する様々なアニーリング工程を含む基本的なダイオード構成から独立して形成される。基底にあるＣＭＯＳセンサ加工から独立してオプティカルブラック層を形成するための改善された方法は、２００６年８月１日に出願された、米国特許出願第１１／４６１，４５７号、発明の名称「IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME」に開示されており、この開示の全体は、引用によって本願に援用される。

（２）画素アレーを、クリア画素、ダミー画素及びＯＢ画素のサブアレーに区切り、これらは、サポートする周辺回路から、Ｎガードバンド領域によって、分離することができる。このガードバンド領域は、迷走少数キャリアを回収し、不要な少数キャリアがＯＢ基準信号を相殺してしまうことを防ぐ。このようなガードバンドは、例えば、ホットキャリア効果の副産物として発光する高速デジタル回路等に隣接する領域で使用される。

これらの２つの工程に加えて、ダミーのＯＢ画素構成は、信号蓄積を防止するためにソフトリセットモードでバイアスされたリセットトランジスタによってダミー画素を動作させることによって完成する。これは低雑音動作を保証し、ダイオードの理想因子及び／又はＲ_ｏＡ積を変化させてしまう余分な生成−再結合電流の生成を最小化する。

ダミーのクリア画素構成は、工程１を省略し、これらの画素を、ソフトリセットモードでバイアスされたリセットトランジスタで動作させることによって実現される。ダミーのクリア画素は、ＯＢ工程の省略の結果、撮像アレーのクリア画素との最良の電気的一致が可能になるため、撮像アレーを有害なエッジ効果から保護するメインのガードバンドである。

このように、一実施の形態では、ダミー画素は、フォトダイオードと、フォトダイオードに接続されたリセットトランジスタを備え、リセットトランジスタは、ソフトリセットモードでバイアスされている。

本発明の暗電流低減方法は、画像センサ内にダミー画素の少なくとも１つの行又は列を形成する工程を有し、各ダミー画素は、ソフトリセットモードで永続的にバイアスされたリセットトランジスタを有する画素である。

本発明に基づく画像センサは、クリア画素のアレーと、オプティカルブラック画素の複数のサブアレーと、クリア画素のアレー及びオプティカルブラック画素のサブアレーの間に配置されたダミー画素の複数のサブアレーとを備え、各ダミー画素は、フォトダイオードと、フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備える。

ダミー画素は、クリア画素又はオプティカルブラック画素の何れかとして形成してもよい。

本発明は、同様の構造的要素に、同様の参照符号を付した添付の図面を参照する以下の詳細な説明によって明らかとなる。

ＯＢ画素及びダミー画素で使用されるＴｉ／ＴｉＮオプティカルブラック画素構造を示す断面図である。 画素アレーの全体が、クリア画素の主画像センサアレー、オプティカルブラック画素の複数のサブアレー、クリアアレーとＯＢアレーとを分離するダミー画素のストリート、及び１つのエッジに設けられた最終的なＮガードバンドに分割される画素アレーの配置プランを示す図である。 従来の技術の標準のクリア画素及び従来の技術の標準のダミー画素の概略図である。 本発明の実施の形態を含む異なるＯＢ技術のオプティカルブラック画素スペクトル応答のグラフ図である。 図５Ａは、本発明のダミーＯＢ画素構造の実施の形態の平面図であり、図５Ｂは、本発明のダミーＯＢ画素構造の実施の形態の側面図である。 本発明のクリア画素とダミー画素とを比較して示す図である。

以下の説明により、当業者は、本発明を実現及び実施することができる。以下では、本発明者が最良と考える実施の形態について説明する。なお、当業者は、様々な変形例を想到することができる。このような全ての変形例、均等物、変更例は、本発明の思想及び範囲に包含される。

本発明は、包括的に言えば、画像センサのクリア画素と仮想的に同じ電気的特性を有するクリアダミー画素及びオプティカルブラック（ＯＢ）ダミー画素を提供する。ダミー画素は、必ずしも読み出されないが、アレー内に、エッジ効果をもたらす領域的な不連続性を生じない分離領域を形成する。ダミー画素は、センサ設計及び製造を複雑にするような、既存の技術に対する障害にならない。具体的には、様々な実施の形態のダミー画素内で生成されるＳｈｏｃｋｌｅｙ電流は、クリア画素のＳｈｏｃｋｌｅｙ電流と略々同じである。更に、ダミーのＯＢ画素では、実質的にゼロの光電流が生成されるので、各クリア画素で生成される特定の光電流は、黒レベルに対するネット信号を表す。既存の技術は、一般に、加工技術に著しい変更を要求し、これらの差異は、標準のウェハ製造と互換性を有さない。

本発明は、主要なフォトディテクタ特性であるｎ_ｄ及びＲ_ｏＡの分散を最小化し、（エッジ効果を最小化することによって）撮像アレーの一様性を最大化し、これによって、画像センサが生成する画質を最高にする。換言すれば、クリア画素及びＯＢ画素の理想因子及びＲ_ｏＡ積は、画素の位置及び機能にかかわらず、概ね同じであり、汎用ダイオード製造技術に適合する必要がある。したがって、本発明では、ダミー画素は、読み出す必要はないが、画素位置にかかわらず本質的な性能の実現を可能にする他の構成においてバイアスされるクリア画素である。クリアダミー画素は、エッジ効果を引き起すことなく、クリア能動画素の領域をＯＢ画素から分離するために使用される。一方、ＯＢダミー画素は、分離及び信号処理動作のために使用される。

本発明の実施の形態では、ダミー画素の製造は、実質的に（１）電気的性能及び（２）光学的性能の２つの主要な領域に区切られる。段階的な手法で各領域をアドレッシングすることによって、画像センサの電気的性能は、ＯＢ画素を最適に形成し、色フィルタを付加し、マイクロレンズを形成し、センサ表面上に保護層を付加し、及び実際に様々な画素を動作させるために必要な追加的な処理の影響を受けない。

基底にあるＣＭＯＳセンサ加工から独立してオプティカルブラック層を形成するための改善された方法は、２００６年８月１日に出願された、米国特許出願第１１／４６１，４５７号、発明の名称「IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME」に開示されており、この開示の全体は、引用によって本願に援用される。この出願は、センサパッシベーション面の上であって、色フィルタ平滑化層の直下にＴｉ／ＴｉＮ層を蒸着させることによってオプティカルブラック層を形成する方法を開示している（図１の断面図参照）。ＯＢ形成のために使用され、ＯＢ画素を不透明にする金属マスクの厚さは、ＯＢ画素の不透明度を増加させて、光透過を減少させるように調整できるが、通常、標準のスパッタリング技術によって形成された場合、１０００Åの桁である。一連の重要な工程が完了した後に、センサ上にＴｉ／ＴｉＮ層を蒸着させることによって、基本的な画素性能は、不透明度に関して、ＯＢ性能から独立して最適化される。換言すれば、画素性能は、オプティカルブラック、色フィルタ及びマイクロレンズの特性を最適化するために必要な工程から独立して最適化される。

図４の透過プロットに示すように、Ｔｉ／ＴｉＮ被覆層を用いることによって、光透過は、無視できるようにされる。被覆層は、入射光がフォトダイオードに達することをブロックするが、画素領域の全体を閉塞せず、アニーリングイオンが、センサ被覆層を介してフォトダイオードに拡散することを可能にする。図５Ａは、フォトダイオード上及びマイクロレンズ下のＴｉ／ＴｉＮパッドの位置を含む画素レイアウトの平面図を示している。図５Ｂは、Ｔｉ／ＴｉＮ金属化層が、どのようにして、マイクロレンズによって集光された光をブロックするとともに、最終的な処理工程の間、フォトダイオード拡散領域がアニーリングイオンにアクセスできるようにするかを示す断面図である。図５のオプティカルブラック画素構造については、関連する米国特許出願番号ＴＢＤ号、発明の名称「APPARATUS AND METHOD FOR FORMING OPTICAL BLACK PIXELS WITH UNIFORMLY LOW DARK CURRENT」に更に説明されており、この開示の全体は、引用によって本願に援用される。

米国特許出願番号第１１／４６１，４５７号の画素アレーは，独立して形成されたＴｉ／ＴｉＮ層に加えて、図２に示すように、独立したサブアレーブロックに分割される。主要なブロックは、以下を含む。

１．全体的な構造内の物理的に分離されたクリア画素アレー
２．サポートするＯＢサブアレー領域からクリア画素アレーを分離するクリアダミー画素のアレー領域
３．ダミーサブアレーに任意に含むことができるＯＢダミーアレー領域
４．強く（３Ｖ）逆バイアスされ、動作中のセンサ自己放出の領域に隣接する余分な少数キャリアを吸収する複数のＮ拡散を含む任意のガードバンド領域

図２のクリアダミーサブアレーは、アレーに亘って相互接続され、クリア画素アレー及びＯＢサブアレー間の物理的空間を包括的に埋めている。また、ダミーのアレーは、任意のｎガードバンドが使用されている場合を除き、アレーの最端に配置される。このガードバンドは、約４０〜６０画素幅を有し、画素間隔を約２μｍと仮定すると、光によって自己生成され、又は全体の画素アレーの周囲のクリア画素アレー又は周辺回路から散乱又は移動してくる迷走少数キャリアを捕捉するために、少なくとも１００μｍの幅の回収ガードバンドが必要である。図２は、右側に位置するＮガードバンドを示しており、ここでは、光を放出するデジタル回路が画素アレーの右側に存在していると仮定している。Ｎガードバンドは、クリア画素と同じセンサ打込み及び拡散領域によって形成された一連の拡散によって構成され、迷走少数キャリアのために有効なシンクを形成するとともに、これらもエッジ効果の発生を防止する。

図３は、従来のクリア画素とダミー画素の概略的な回路を比較して示している。これまで、各ダミー画素のフォトダイオードは、選択信号（Select signal：ＳＬＣＴ）をフォトダイオード拡散領域に物理的に接続し、ダミー画素のために、ＳＬＣＴ信号が０Ｖに保持される条件を課すことによって、０Ｖ電位に維持されていた。このようなバイアス条件は、完全な井戸飽和（full well saturation）に対応しており、したがって、典型的なｐ型基板内の多くの少数キャリア（電子）を吸収するためには、非常に好ましくない。この結果、このタイプのガードバンドは、基底のバルクからの幾らかの迷走する光生成信号を捕捉することはできるが隣り合う画素における暗電流の蓄積を最小化することはできない。最も重要な点は、ダミー画素を０Ｖに保持した結果、能動画素に比べて、余分な生成−再結合電流（generation-recombination current）が生じることである。

画像センサ内の画素アレーの周辺部すなわち、画素構造の外側のエッジに位置する画素は、通常、エッジ効果とも呼ばれる異常な振る舞いを示す。例えば、画素暗電流は、センサ周辺に沿ってより高くなる。したがって、画素アレーエッジに属する画素又はこの近傍の画素は、通常、撮像画素又はＯＢ画素として使用することができない。撮像画素が画素アレーエッジに近くなりすぎる問題を解決するために、幾つかのクリア画素をバッファリング領域として使用することができる。しかしながら、この手法は、シリコン面積を無駄にし、この結果、製造コストが高くなる。

改善されたタイプのダミー画素を用いることによって、水平方向のエッジ効果の最小化を著しく向上させることができる。重要な点は、ダミー画素構成を工夫して、この構成がローカル環境を安定させることに役立つとともに、少数キャリアを画素アレーのエッジから遠くに離し、クリア画素を最善に模倣する静止バイアス（quiescent bias）で動作するようにすることである。他の重要な点は、ダミー画素がオプティカルブラックによって塞がれず、その特性が撮像アレー内のクリア画素の特性と仮想的に同じになることを保証することである。

本発明は、この分離ストラテジの好ましい実施の形態を含む。図６に示すように、クリア画素からなるダミー画素は、ソフトリセットモードでバイアスされたリセットトランジスタＭ１を備える。このようなフォトダイオードは、ある拡散距離内にある少数キャリアを、基板内でドリフトさせず、このより高い電位（Ｖａａ−Ｖｔｈ、すなわち、アナログの電源電圧より低い１つの閾値電圧）に向かって動的に引き込むことは当業者にとって明らかである。ダミーのフォトダイオードを、この非常に好ましい電気的条件でバイアスされた状態に持続的に維持することによって、関連する接合は、迷走電子（少数キャリア）を、基板に亘ってドリフト及び散乱させることなく、回収する。この結果、好ましい実施の形態のダミーフォトダイオードは、接合の拡散距離内のあらゆる迷走電子のためのシンクとして機能する。したがって、この構造は、実質的に画素アレーのエッジに沿った過剰な暗電流生成を減少させ、この結果、エッジ効果を除去する。

更に、図６は、クリア画素の構成をダミー画素の構成と比較して示している。フォトダイオード１０は、リセットトランジスタＭ１のソースに接続されている。リセットトランジスタＭ１のゲート及びドレインは、回路の電源電圧に設定されたリセットラインに接続されている。ダミー画素のフォトダイオード１０の拡散は、リセットトランジスタＭ１を、その閾値電圧のすぐ下にバイアスし、閾値下電圧領域（sub-threshold voltage region）で動作するようにすることによって、ソフトリセットに保持される。実際的な表現を用いれば、ある量の暗電流は、常にフォトダイオード１０から流れ出ているので、リセットトランジスタＭ１は、閾値下バイアスにあるとみなすことができる。この構成では、フォトダイオード１０は、ＲＳＴノードには、直接的には接続されず、高い電位、例えば、３Ｖの完全なアナログ電源電圧に維持される。したがって、フォトダイオード１０は、３Ｖを下回る１つの閾値電圧である電圧で動作する。この構成は、リセットトランジスタＭ１のドレインからフォトダイオードノードを本質的に分離（デカップリング）し、ＯＢフォトダイオードから電源雑音を良好に分離する。このような構成を用いなければ、電源ノードから画素アレー基板にカップリングノイズが混入し、この結果、画質が損なわれる。したがって、リセットトランジスタＭ１が、低インピーダンスで動作するのではなく、閾値下領域にあるために、閾値下領域によって提供される遮蔽機構によって、著しい改善が提供される。

ダミー画素回路は、更に、フォトダイオード１０及びリセットトランジスタＭ１のソースに接続されたゲートを有する増幅トランジスタＭ２を含む。増幅トランジスタＭ２のドレインは、リセットラインに接続されている。読出トランジスタＭ３は、増幅トランジスタＭ２のソースに接続されたドレイン及び読出バス（read bus）に接続されたソースを有する。読出トランジスタＭ３のゲートは、好ましくは、ゼロボルトに保持される。

ダミー画素のこの構成は、クリア画素レイアウトに比べて、「ビア」コンタクトの除去を必要とし、この除去を行わなければ、リセットトランジスタＭ１は、画素の各行に亘ってリセットをサポートする金属バスに接続される。このビアコンタクトは、クリア画素には存在している。また、リセットトランジスタＭ１のゲートをそのドレイン端子に接続する必要もある。この接続は、既存のクリア画素レイアウトに金属の１個のブリッジ形状を追加することによって実現することができる。ＯＢの変更は、クリア画素レイアウトへの侵入が最小限であるので、画素アレーの対称性に対するあらゆる影響を最小化することに関して完全に適合し、光に対する応答を除いて、クリア画素及びＯＢ画素間で仮想的に同一の振る舞いが実現される。

動作をこの熱平衡状態に設定することによって、ダミー画素のＲ_ｏＡ積は、クリア画素の生来的なＲ_ｏＡ積に一致するように製造工程で設定された値から劣化しない。同様に、ダミー画素及びクリア画素のダイオードの理想因子は、概ね一致し、Ｓｈｏｃｋｌｅｙ電流は、実質的に同じになる。

本発明によって説明したバイアス条件によって、空乏層が中間ギャップ状態を励起することを防止するので、フォトダイオードの理想因子ｎ_ｄは、劣化しない。したがって、理想因子は、各画素における、光接合品質（photojunction quality）によって定められる。したがって、本発明は、主要なフォトディテクタ特性であるｎ_ｄ及びＲ_ｏＡの分散を最小化し、この結果、（エッジ効果を最小化することによって）画素の一様性及び画像センサが生成する最終的な画質を最高にする。

本発明の範囲及び思想から逸脱することなく、上述した好適な実施の形態の様々な適応例及び変形例を構成できることは、当業者にとって明らかである。したがって、添付の特許請求の範囲の範囲を逸脱することなく、本明細書に開示した形態とは異なる形態で本発明を実施できることは明らかである。

Claims (21)

1. フォトダイオードと、
   上記フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備えるダミー画素。
2. 上記リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、該リセットラインは、第１の所定の電圧に設定されていることを特徴とする請求項１記載のダミー画素。
3. 上記リセットラインは、リセットバスに接続されていないことを特徴とする請求項２記載のダミー画素。
4. 上記フォトダイオード及び上記リセットトランジスタのソースに接続されたゲートと、上記リセットラインに接続されたドレインとを有する増幅トランジスタを更に備える請求項３記載のダミー画素。
5. 上記増幅トランジスタのソースに接続されたドレインと、第２の所定の電圧に接続されたゲートとを有する読出トランジスタを更に備える請求項４記載のダミー画素。
6. 上記第１の所定の電圧は、回路電源電圧であることを特徴とする請求項５記載のダミー画素。
7. 上記第２の所定の電圧は、ゼロボルトであることを特徴とする請求項６記載のダミー画素。
8. 上記フォトダイオードは、迷走電子のための電流シンクを構成することを特徴とする請求項１記載のダミー画素。
9. 上記ダミー画素は、クリア画素として形成されていることを特徴とする請求項１記載のダミー画素。
10. 上記ダミー画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１記載のダミー画素。
11. 画像センサにおける暗電流を低減する暗電流低減方法において、
    画像センサ内にダミー画素の少なくとも１つの行又は列を形成する工程を有し、
    上記各ダミー画素は、ソフトリセットモードで永続的にバイアスされたリセットトランジスタを有する画素である暗電流低減方法。
12. 上記各ダミー画素のフォトダイオードは、迷走電子のための電流シンクとして機能することを特徴とする請求項１１記載の暗電流低減方法。
13. 上記画素は、クリア画素として形成されることを特徴とする請求項１１記載の暗電流低減方法。
14. 上記画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１１記載の暗電流低減方法。
15. 上記ダミー画素の少なくとも１つの行又は列は、画像センサの周辺領域に形成され、エッジ効果を減少させることを特徴とする請求項１１記載の暗電流低減方法。
16. 上記ダミー画素の少なくとも１つの行又は列は、画像センサのサブアレーの間に形成され、サブアレーを互いに分離することを特徴とする請求項１１記載の暗電流低減方法。
17. クリア画素のアレーと、
    オプティカルブラック画素の複数のサブアレーと、
    上記クリア画素のアレー及び上記オプティカルブラック画素のサブアレーの間に配置されたダミー画素の複数のサブアレーとを備え、
    上記各ダミー画素は、
    フォトダイオードと、
    上記フォトダイオードに接続され、ソフトリセットモードでバイアスされたリセットトランジスタとを備える画像センサ。
18. 上記リセットトランジスタは、リセットラインに接続されたゲート及びドレインを有し、該リセットラインは、第１の所定の電圧に設定されており、リセットバスに接続されていないことを特徴とする請求項１７記載の画像センサ。
19. 上記画像センサの周辺に配置され、エッジ効果を低減するダミー画素のサブアレーを更に備える請求項１８記載の画像センサ。
20. 上記ダミー画素は、クリア画素として形成されていることを特徴とする請求項１８記載の画像センサ。
21. 上記ダミー画素は、オプティカルブラック画素として形成されていることを特徴とする請求項１８記載の画像センサ。

Images