JP2010506428A - フッ素除去プロセス - Google Patents

フッ素除去プロセス Download PDF

Info

Publication number
JP2010506428A
JP2010506428A JP2009532507A JP2009532507A JP2010506428A JP 2010506428 A JP2010506428 A JP 2010506428A JP 2009532507 A JP2009532507 A JP 2009532507A JP 2009532507 A JP2009532507 A JP 2009532507A JP 2010506428 A JP2010506428 A JP 2010506428A
Authority
JP
Japan
Prior art keywords
deposition
layer
photoresist
gas
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009532507A
Other languages
English (en)
Other versions
JP5081917B2 (ja
Inventor
ヘオ・ドンホ
キム・ジソー
サドジャディ・エス．エム．・レザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2010506428A publication Critical patent/JP2010506428A/ja
Application granted granted Critical
Publication of JP5081917B2 publication Critical patent/JP5081917B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

【課題】フッ素除去プロセス
【解決手段】層内に構成が提供される。層の上にフォトレジスト層が形成される。フォトレジスト層は、フォトレジスト側壁をともなうフォトレジスト構成を形成するためにパターン形成され、フォトレジスト構成は、第１の微小寸法を有する。フォトレジスト構成の微小寸法を小さくするために、フォトレジスト構成の側壁の上にフッ素含有共形層が堆積される。フッ素が共形層から除去される一方で、残りの共形層は所定位置に残される。層内へと構成がエッチングされ、これらの層構成は、第１の微小寸法より小さい第２の微小寸法を有する。
【選択図】図２

Description

本発明は、半導体デバイスの形成に関するものである。
半導体ウエハ処理では、周知のパターン形成プロセスおよびエッチングプロセスを使用して、ウエハ内に半導体デバイスの構成が画定される。これらのプロセスでは、ウエハ上にフォトレジスト（ＰＲ）材料が堆積（デポジション）され、次いで、レチクルによるフィルタリングを経た光に曝される。レチクルは、一般に、光の伝搬を阻む典型的な構成形状をパターン形成されたガラス板である。
レチクルを通過した後、光は、フォトレジスト材料の表面に達する。光は、現像液によるフォトレジスト材料の部分的除去が可能になるように、フォトレジスト材料の化学組成を変化させる。ポジ型フォトレジスト材料の場合は、露光領域が除去され、ネガ型フォトレジスト材料の場合は、非露光領域が除去される。その後、ウエハは、フォトレジスト材料によって保護されなくなった領域から下位の材料を除去するためにエッチングされ、そうして、ウエハ内に所望の構成を画定する。
様々な世代のフォトレジストが知られている。深紫外線（ＤＵＶ）フォトレジストは、２４８ｎｍの光によって露光される。理解を促すため、図１Ａは、基板１０４の上の層１０８であって、該エッチング対象層１０８の上のＡＲＬ（反射防止層）１１０の上にパターン形成フォトレジスト層１１２をともなってスタック１００を形成する層１０８の概略断面図である。フォトレジストのパターンは、微小寸法（ＣＤ）を有しており、これは、最小構成の幅１１６であってよい。現時点において、２４８ｎｍフォトレジストの場合、従来のプロセスを使用したその代表的ＣＤは、２３０〜２５０ｎｍであり得る。波長に依存する光学特性ゆえに、より長い波長の光で露光されたフォトレジストほど、より大きな理論的最小微小寸法を有する。
構成１２０は、次いで、図１Ｂに示されるように、フォトレジストパターンを通してエッチングされてよい。理想を言えば、構成のＣＤ（構成の幅）は、フォトレジスト１１２内の構成のＣＤ１１６に等しい。実際は、構成１１６のＣＤは、ファセッティング、フォトレジストの浸食（エロージョン）、またはアンダカットゆえに、フォトレジストのＣＤより大きくなり得る。構成は、また、先細ることもあり、この場合の構成のＣＤは、少なくともフォトレジストのＣＤと同程度に大きいが、構成の底部近くでは先細って幅狭になる。このような先細りは、構成の信頼性を低下させ得る。
より小さいＣＤの構成を提供するために、より短い波長の光を使用した構成の形成が追求されている。１９３ｎｍフォトレジストは、１９３ｎｍの光で露光される。位相シフトレチクルおよびその他の技術を使用すれば、１９３ｎｍフォトレジストを使用して、ＣＤが９０〜１００ｎｍのフォトレジストパターンが形成され得る。これは、ＣＤが９０〜１００ｎｍの構成を提供できるであろう。１５７ｎｍフォトレジストは、１５７ｎｍの光で露光される。位相シフトレチクルおよびその他の技術を使用すれば、ＣＤが９０ｎｍ以下のフォトレジストパターンが形成され得る。これは、ＣＤが９０ｎｍ以下の構成を提供できるであろう。
より短い波長のフォトレジストの使用は、より長い波長を使用するフォトレジストの場合より、多くの問題を生じ得る。理論的限界に近いＣＤを得るには、リソグラフィ装置がさらに正確であることが望ましく、これは、さらに高価なリソグラフィ機器を必要とするであろう。現時点において、１９３ｎｍフォトレジストおよび１５７ｎｍフォトレジストは、さらに長い波長のフォトレジストのように高い選択性を有しておらず、プラズマエッチング条件下で、より容易に変形し得る。
メモリデバイスの形成などにおける導電層のエッチングにおいて、パフォーマンスを損なうことなくデバイス密度を大きくすることが望まれている。
以上を実現するため、そして本発明の目的にしたがって、層内に構成を形成するための方法が提供される。層の上にフォトレジスト層が形成される。フォトレジスト層は、フォトレジスト側壁をともなうフォトレジスト構成を形成するためにパターン形成され、フォトレジスト構成は、第１の微小寸法を有する。フォトレジスト構成の微小寸法を小さくするために、フォトレジスト構成の側壁の上にフッ素含有共形層が堆積される。共形層に含まれるフッ素が除去される一方で、残りの材料は所定位置に残される。層内へと構成がエッチングされ、これらの層構成は、第１の微小寸法より小さい第２の微小寸法を有する。
本発明の別の実施形態では、層内に構成を形成するための方法が提供される。層の上にフォトレジスト層が形成される。フォトレジスト層は、フォトレジスト側壁をともなうフォトレジスト構成を形成するためにパターン形成され、フォトレジスト構成は、第１の微小寸法を有する。フォトレジスト構成の微小寸法を小さくするために、フォトレジスト構成の側壁の上にフッ素含有層が堆積される。フォトレジスト構成の側壁の上に層を堆積することは、第１の堆積プラズマを発生させるための第１のガス化学特性による第１の堆積と、第２の堆積プラズマを発生させるための第２のガス化学特性による第２の堆積とを含み、第１のガス化学特性は、第２のガス化学特性と異なる。堆積層内に含まれるフッ素が除去される一方で、残りの堆積層は所定位置に残される。層内へと構成がエッチングされ、これらの層構成は、第１の微小寸法の７０％以下である第２の微小寸法を有する。
本発明の別の実施形態では、層内に構成を形成するための装置が提供される。層は、基板によって支えられ、第１のＣＤを有するフォトレジスト構成をともなうフォトレジストマスクによって覆われる。プラズマ処理チャンバは、プラズマ処理チャンバの外周壁を形成するチャンバ壁と、プラズマ処理チャンバの外周壁内で基板を支えるための基板サポートと、プラズマ処理チャンバの外周壁内の圧力を調整するための圧力制御部と、プラズマを維持するためにプラズマ処理チャンバの外周壁に電力を供給するための少なくとも１つの電極と、プラズマ処理チャンバの外周壁にガスを供給するためのガス入口と、プラズマ処理チャンバの外周壁からガスを排出するためのガス出口とを含む。ガス入口と流体接続しているガス源は、第１の堆積ガス源と、第２の堆積ガス源と、フッ素除去ガス源と、エッチャントガス源とを含む。ガス源および少なくとも１つの電極に可制御式に接続されるコントローラは、少なくとも１つのプロセッサと、コンピュータ可読媒体とを含む。コンピュータ可読媒体は、フォトレジストマスク上にフッ素含有側壁の堆積を形成して第２のＣＤを有する構成をフォトレジスト構成内に形成するために少なくとも３つの堆積サイクルを提供するためのコンピュータ可読コードと、側壁の堆積内に含有されるフッ素を除去するためのコンピュータ可読コードと、少なくとも３つの堆積サイクルが完了された後にエッチャントガス源からプラズマ処理チャンバへのエッチャントガスの流れを提供するためのコンピュータ可読コードと、エッチャントガスを使用して第３のＣＤを有する構成を層内にエッチングするためのコンピュータ可読コードとを含む。フォトレジストマスク上に側壁の堆積を形成して第２のＣＤを有する構成をフォトレジスト構成内に形成するために少なくとも３つの堆積サイクルを提供するためのコンピュータ可読コードは、第１の堆積ガス源からプラズマ処理チャンバの外周壁への第１の堆積ガスの流れを提供するためのコンピュータ可読コードと、第１の堆積ガス源からプラズマ処理チャンバの外周壁への第１の堆積ガスの流れを停止するためのコンピュータ可読コードと、第１の堆積ガスの流れが停止された後に第２の堆積ガス源からプラズマ処理チャンバの外周壁への第２の堆積ガスの流れを提供するためのコンピュータ可読コードと、第２の堆積ガス源からプラズマ処理チャンバの外周壁への第２の堆積ガスの流れを停止するためのコンピュータ可読コードとを含む。
本発明の別の実施形態では、複数の導電線を形成する方法が提供される。基板の上に導電層が配される。マスクが形成され、マスクは、マスクスペースで隔てられた複数のマスク線を画定し、マスクスペースは幅を有し、マスク線は幅および側壁を有する。マスクの側壁の上に、フッ素含有共形層が堆積される。共形層内に含有されるフッ素が除去される一方で、残りの共形層は所定位置に残される。導電層は、導電線および導電線間のスペースを形成するためにマスクを通してエッチングされ、導電線は幅を有し、導電線間のスペースは幅を有し、導電線間のスペースの幅はマスクスペースの幅より小さく、導電線の幅は線マスクの幅より大きい。
本発明のこれらの特徴およびその他の特徴は、本発明の詳細な説明において、添付の図面と関連させながら、より詳しく後述される。
先行技術にしたがってエッチングされるスタックの概略断面図である。 先行技術にしたがってエッチングされるスタックの概略断面図である。 本発明の一実施形態において使用され得るプロセスの上位のフローチャートである。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 本発明の一実施形態にしたがって処理されるスタックの概略断面図である。 ＣＤを小さくするためにフォトレジスト構成の側壁の上に層を堆積するステップの、より詳細なフローチャートである。 本発明を実施するために使用され得るプラズマ処理チャンバの概略図である。 堆積層全体に対して第１の堆積段階による堆積のみが使用された場合の堆積層の概略断面図である。 堆積層全体に対して第２の堆積段階による堆積のみが使用された場合の堆積層の概略断面図である。 本発明の実施形態において使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 本発明の実施形態において使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 先行技術にしたがって導電線を作成するためのフォトレジストマスクの断面図である。 先行技術にしたがって導電線を作成するためのフォトレジストマスクの断面図である。 先行技術にしたがって導電線を作成するためのフォトレジストマスクの断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 エッチングステップのフローチャートである。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 本発明の一実施形態にしたがって処理される導電層の概略断面図である。 導電層をエッチングするために本発明の実施のために使用され得るデバイスの概略図である。
本発明は、添付の図面において、限定ではなく例として示されている。図中、類似の参照符号は、類似の要素を示すものとする。
本発明は、添付の図面に示されたいくつかの好ましい実施形態を参照にして詳細に説明される。以下の説明では、本発明の完全な理解を可能にするために、多くの詳細が特定されている。しかしながら、当業者ならば明らかなように、本発明は、これらの一部または全部の詳細を特定しなくても実施可能である。また、本発明を不必要に不明瞭にするのを避けるため、周知のプロセスステップおよび／または構造についての詳細な説明は省略される。
本発明は、小さい微小寸法（ＣＤ）を有する構成を提供する。より具体的には、本発明は、構成をエッチングするために使用されるフォトレジストパターンのＣＤより小さいＣＤを有する構成を提供する。
理解を容易にするため、図２は、本発明の一実施形態において使用され得るプロセスの上位のフローチャートである。パターン形成フォトレジストマスクが提供される（ステップ２０４）。図３Ａは、基板３０４の上のエッチング対象層３０８であって、該エッチング対象層３０８の上のＡＲＬ３１０の上に、構成３１４を有するパターン形成フォトレジストマスク３１２をともなってスタック３００を形成するエッチング対象層３０８の概略断面図である。フォトレジストマスクは、フォトレジスト構成微小寸法（ＣＤ）を有しており、これは、考え得る最小の構成の幅３１６の最も広い部分であってよい。現時点において、２４８ｎｍフォトレジストの場合、従来のプロセスを使用したその代表的ＣＤは、２３０〜２５０ｎｍであり得る。
次いで、ＣＤを小さくするために、フォトレジスト構成の側壁の上に層が堆積（デポジション）される（ステップ２０８）。図３Ｂは、構成３１４の側壁の上にフッ素含有層３２０を堆積されたパターン形成フォトレジストマスク３１２の概略断面図である。フォトレジストマスク３１２の側壁の上にフッ素含有堆積層３２０を形成するには、様々なタイプの材料が使用され得る。好ましい選択肢の１つは、（ＣＨ3Ｆガスをともなう）フルオロカーボンポリマなどのフッ素含有ポリマを堆積させる、フッ素ベースの化学的性質を使用することである。フッ素含有堆積層３２０は、フッ素分子３５０およびその他の材料を含有している。
フッ素含有堆積層３２０は、フォトレジスト構成３１４内に堆積層構成３２２を形成し、堆積層構成３２２は、フォトレジスト構成３１４のＣＤ３１６より小さい低減ＣＤ３２４を有する。好ましくは、堆積層構成３２２の低減ＣＤ３２４は、フォトレジスト構成のＣＤ３１６より少なくとも３０％小さい（すなわち、フォトレジスト構成のＣＤ３１６の７０％以下である）。さらに好ましくは、堆積層構成３２２の低減ＣＤ３２４は、フォトレジスト構成のＣＤ３１６より少なくとも４０％小さい（すなわち、フォトレジスト構成のＣＤ３１６の６０％以下である）。最も好ましくは、堆積層構成３２２の低減ＣＤ３２４は、フォトレジスト構成のＣＤ３１６より少なくとも５０％小さい（すなわち、フォトレジスト構成のＣＤ３１６の５０％以下である）。例えば、堆積層構成は、フォトレジスト構成のＣＤ３１６より９９％小さい低減ＣＤ３１６を有してよい。また、堆積層構成３２２は、図に示されるように高度に共形である実質的に垂直な側壁３２８を有することが望ましい。実質的に垂直な側壁の一例は、構成の底部に対し、底部から上部にかけて８８°〜９０°の角度をなす側壁である。共形側壁は、構成の上部から底部にかけて実質同じ厚さを有する堆積層を有する。非共形側壁は、ファセッティング（切り子面）形状またはブレッドローフィング形状を形成することがあり、これは、実質的に垂直でない側壁を提供し得る。（ファセッティングの形成による）先細側壁またはブレッドローフィング側壁は、堆積層のＣＤを大きくし、エッチングマスクを不良にし得る。好ましくは、側壁上の堆積は、フォトレジスト構成の底部上の堆積より厚い。さらに好ましくは、フォトレジスト構成の底部の上には、層が堆積されない。
フッ素含有ポリマを使用してフッ素含有層３２０が形成されると、フッ素含有ポリマ内のフッ素３５０の存在ゆえに、後続のエッチングプロセスでは、フッ素含有ポリマとエッチングに使用されるガスとの間の化学反応によってポリマの除去の度合いが増す。したがって、フッ素含有堆積層３２０に含まれるフッ素３５０が後続のエッチングプロセスを妨害しないように阻止するには、エッチングステップの前に、堆積共形層３２０からフッ素３５０を除去することが望ましい。
堆積層３２０に含まれるフッ素が除去される（ステップ２１０）。図３Ｃは、堆積層３２０からのフッ素除去の概略断面図である。本発明の一実施形態において、フッ素含有ポリマを使用してフッ素含有堆積層３２０が形成された場合は、堆積層３２０に対して窒素／酸素プラズマ処理を施すことによって、堆積層３２０から先ずフッ素３５０が除去される。これは、フッ素除去（ＤＦ）プロセスと称される。
本発明の一実施形態では、窒素／酸素ガスの組み合わせが帯電されて、窒素／酸素プラズマになる。窒素／酸素プラズマは、プラズマチャンバに閉じ込められる。堆積層３２０を形成するフッ素含有ポリマは、次いで、窒素／酸素プラズマによって処理される。これは、窒素／酸素プラズマとフッ素含有ポリマとの間に、プラズマによって推進される化学反応をもたらす。化学反応の効果の１つは、フッ素含有ポリマ内のフッ素分子３５０が、残りのポリマをなおも所定位置に残しつつ解放され、そうして、堆積層３２０を形成するポリマから除去されることにある。
窒素／酸素ガスの組み合わせについて、本発明の一実施形態では、窒素対酸素の比は、好ましくは、体積にして窒素１０対酸素１（１０：１）から窒素１対酸素１０（１：１０）までの範囲内であることが望ましい。より好ましくは、窒素対酸素の比は、窒素３対酸素１（３：１）から窒素１対酸素１（１：１）までの範囲内であることが望ましい。最も好ましくは、窒素対酸素の比は、窒素２対酸素２（２：１）であることが望ましい。本発明の別の一実施形態では、酸素ガスより窒素ガスのほうが多いことが望ましい。
本発明の一実施形態では、窒素ガスは、５０立方センチメートル毎分（ｓｃｃｍ）の流量でプラズマチャンバに流れ込み、酸素ガスは、１５０ｓｃｃｍの流量でプラズマチャンバに流れ込む。
フッ素除去プロセスが生じるプラズマチャンバについて、チャンバ圧力は、好ましくは、１００ミリトール（ｍＴ）未満であることが望ましい。より好ましくは、チャンバ圧力は、３０ｍＴであることが望ましい。好ましくは、ＲＦ電力は、５０ワットから１０００ワットまでの間であることが望ましい。より好ましくは、ＲＦ電力は、２７メガヘルツ（ＭＨｚ）プラズマ周波数の５００ワットであることが望ましい。好ましくは、温度は、摂氏−５０度（℃）から１４０℃までの間であることが望ましい。好ましくは、プラズマ処理は、１０秒間継続することが望ましい。
フッ素含有堆積層３２０からフッ素が除去された後、次いで、堆積層構成３２２を通してエッチング対象層３０８内へと構成がエッチングされる（ステップ２１２）。図３Ｄは、エッチング対象層３０８内へと構成３３２がエッチングされた様子を示している。この例では、エッチング対象層３０８内へとエッチングされた構成３３２は、堆積層構成３２２のＣＤ３２４に等しいＣＤ３３６を有する。実際は、構成３３２のＣＤ３３６は、堆積層３２０の構成３２２のＣＤ３２４よりわずかに大きいことがある。しかしながら、堆積層構成３２２のＣＤ３２４は、フォトレジスト３１２のＣＤ３１６より大幅に小さいので、エッチング対象層３０８内の構成３３２のＣＤ３３６は、依然として、フォトレジスト３１２のＣＤ３１６より小さい。堆積層のＣＤ３２４がフォトレジストのＣＤよりわずかに小さいに過ぎなかった場合、または堆積層がファセッティング形状またはブレッドローフィング形状とされた場合は、エッチング対象層のＣＤは、フォトレジストのＣＤより小さくならない可能性がある。また、ファセッティング形状またはブレッドローフィング形状とされた堆積層は、エッチング対象層内にファセット構成または不ぞろいな構成を生じ得る。また、フォトレジスト構成の底部上の堆積を最小限に抑えることも望まれている。好ましくは、エッチング対象層３０８内にエッチングされる構成３３２のＣＤ３３６は、フォトレジスト構成のＣＤ３１６より少なくとも３０％小さい。より好ましくは、エッチング対象層３０８内にエッチングされる構成３３２のＣＤ３３６は、フォトレジスト構成のＣＤ３１６より少なくとも４０％小さい。最も好ましくは、エッチング対象層３０８内にエッチングされる構成３３２のＣＤ３３６は、フォトレジスト構成のＣＤ３１６より少なくとも５０％小さい。
フォトレジスト層および堆積層は、次いで、剥離される（ステップ２１６）。これは、単一のステップによってなされても良いし、あるいは、堆積層除去ステップおよびフォトレジスト剥離ステップの２つの別々のステップによってなされても良い。剥離プロセスには、アッシングが使用されてよい。図３Ｅは、堆積層およびフォトレジストマスクを除去された後におけるスタック３００を示している。さらなる形成ステップが実施されてよい（ステップ２２０）。例えば、構成内に、次いで、コンタクト３４０が形成されてよい。デュアルダマシン構造を提供するには、コンタクトの形成前にトレンチがエッチングされてよい。コンタクトの形成後には、さらなるプロセスが実施されてよい。
図４は、ＣＤを小さくするためにフォトレジスト構成の上に層を堆積（デポジション）するステップ２０８の、より詳細なフローチャートである。この実施形態では、ＣＤを小さくするためにフォトレジスト構成の上に層を堆積するステップ２０８は、第１の堆積段階４０４と第２の堆積段階４０８とを含む。
誘電体エッチングの例
図５は、層の堆積、フッ素除去、エッチング、および剥離に使用され得るプラズマ処理チャンバ５００の概略図である。プラズマ処理チャンバ５００は、閉じ込めリング５０２と、上部電極５０４と、下部電極５０８と、ガス源５１０と、排出ポンプ５２０とを含む。ガス源５１０は、第１の堆積ガス源５１２と、第２の堆積ガス源５１６とを含む。本発明の一実施形態では、ガス源５１０は、フッ素除去ガス源５１４およびエッチングガス源５１８などのさらなるガス源を含んでよい。本発明の別の一実施形態では、層の堆積、フッ素除去、エッチング、および剥離のために、別々のプラズマ処理チャンバが使用される。
プラズマ処理チャンバ５００内において、基板３０４は、下部電極５０８の上に配置される。下部電極５０８は、基板３０４を保持するための適切な基板チャックメカニズム（例えば静電的クランプ、機械的クランプなど）を組み入れている。リアクタトップ５２８は、下部電極５０８の真正面に配された上部電極５０４を組み入れている。上部電極５０４と、下部電極５０８と、閉じ込めリング５０２とは、閉じ込めプラズマ体積を規定する。ガスが、ガス源５１０によって閉じ込めプラズマ体積に供給され、排出ポンプ５２０によって閉じ込めリング５０２および排出口を通って閉じ込めプラズマ体積から排出される。上部電極５０４には、第１のＲＦ源５４４が電気的に接続される。下部電極５０８には、第２のＲＦ源５４８が電気的に接続される。チャンバ壁５５２は、閉じ込めリング５０２、上部電極５０４、および下部電極５０８を取り囲む。第１のＲＦ源５４４および第２のＲＦ源５４８は、ともに、２７ＭＨｚ電源および２ＭＨｚ電源を含んでよい。電極に対するＲＦ電源の接続は、異なる組み合わせが可能である。本発明の好ましい一実施形態において使用されてよくなおかつ基本的にチャンバにTurbo Pumpを取り付けられたExelan HPと同じであるカリフォルニア州フリーモントのLAM Research Corporation（商標）によって生産されるExelan HPT（商標）の場合、２７ＭＨｚ電源および２ＭＨｚ電源は、ともに、下部電極に接続される第２のＲＦ電源５４８を構成し、上部電極は、接地される。ＲＦ電源５４４，５４８、排出ポンプ５２０、およびガス源５１０には、可制御式にコントローラ５３５が接続される。Exelan HPTは、エッチング対象層３０８がシリコン酸化物または有機ケイ酸塩ガラスなどの誘電体層である場合に使用されると考えられる。
図８Ａおよび図８Ｂは、本発明の実施形態において使用されるコントローラ５３５を実装するのに適したコンピュータシステム１３００を図示している。図８Ａは、コンピュータシステムとして可能な１つの物理的形態を示している。もちろん、コンピュータシステムは、集積回路、プリント回路基板、および小型携帯端末から巨大スーパーコンピュータに到る多くの物理的形態をとり得る。コンピュータシステム１３００は、モニタ１３０２、ディスプレイ１３０４、筐体１３０６、ディスクドライブ１３０８、キーボード１３１０、およびマウス１３１２を含む。ディスク１３１４は、コンピュータシステム１３００との間でデータをやりとりするために使用されるコンピュータ可読媒体である。
図８Ｂは、コンピュータシステム１３００のブロック図の一例である。システムバス１３２０には、種々様々なサブシステムが取り付けられる。プロセッサ１３２２（中央演算処理装置すなわちＣＰＵとも称される）は、メモリ１３２４を含むストレージデバイスに接続される。メモリ１３２４は、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含む。当該分野において周知のように、ＲＯＭは、ＣＰＵに対してデータおよび命令を単方向的に伝送する働きをし、ＲＡＭは、一般に、データおよび命令を双方向的に伝送するために使用される。これらのメモリは、いずれのタイプも、後述される任意の適切なコンピュータ読取可能媒体を含んでよい。ＣＰＵ１３２２には、固定ディスク１３２６も双方向的に接続され、これは、追加のデータストレージ容量を提供し、やはり、後述される任意のコンピュータ可読媒体を含んでよい。固定ディスク１３２６は、プログラムやデータなどを格納するために使用されてよく、一般に、一次ストレージより低速な二次ストレージ媒体（ハードディスクなど）である。なお、固定ディスク１３２６内に保持される情報は、もし適切であれば、メモリ１３２４内の仮想メモリとして標準的な形で組み入れ可能であることがわかる。取り外し可能ディスク１３１４は、後述される任意のコンピュータ可読媒体の形態をとってよい。
ＣＰＵ１３２２は、ディスプレイ１３０４、キーボード１３１０、マウス１３１２、およびスピーカ１３３０などの様々な入出力デバイスにも接続される。一般に、入出力デバイスは、ビデオディスプレイ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンサ式ディスプレイ、トランスデューサカード読み取り装置、磁気テープもしくは紙テープ読み取り装置、タブレット、スタイラス、音声もしくは手書き文字認識装置、バイオメトリック読み取り装置、またはその他のコンピュータのうちの任意であってよい。ＣＰＵ１３２２は、ネットワークインターフェース１３４０を使用して、別のコンピュータまたは通信ネットワークに随意に接続されてよい。このようなネットワークインターフェースがあれば、ＣＰＵは、上述された方法のステップを実施する過程において、ネットワークから情報を受信し得る、またはネットワークに情報を出力し得ると考えられる。さらに、本発明の方法の実施形態は、ＣＰＵ１３２２上のみで実行されてもよいし、または処理の一部を共有するリモートＣＰＵと連携してインターネットなどのネットワークを通じて実行されてもよい。
また、本発明の実施形態は、さらに、様々なコンピュータ実行動作を実施するためのコンピュータコードを記録されたコンピュータ可読媒体をともなうコンピュータストレージ製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計および構成されたものであってもよいし、またはコンピュータソフトウェア分野の当業者にとって周知でなおかつ利用可能なものであってもよい。コンピュータ可読媒体の例は、ハードディスク、フロッピィディスク、および磁気テープなどの磁気媒体、ＣＤ−ＲＯＭおよびホログラフィックデバイスなどの光媒体、フロプティカルディスクなどの光磁気媒体、ならびに特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理デバイス（ＰＬＤ）、ＲＯＭデバイス、およびＲＡＭデバイスなどプログラムコードの格納および実行のために特別に構成されたハードウェアデバイスを含むが、これらに限定されない。コンピュータコードの例は、コンパイラによって生成されるなどのマシンコード、およびインタープリタを使用してコンピュータによって実行される高水準コードを含むファイルを含む。コンピュータ可読媒体は、搬送波に組み込まれたコンピュータデータ信号によって伝送されなおかつプロセッサによって実行可能な一連の命令を表すコンピュータコードであってもよい。
その他の例は、その他の堆積デバイスを使用し得る。
第１の堆積段階４０４の一例は、６０ミリトールの圧力において２５０ｓｃｃｍ（立方センチメートル毎分）のＡｒおよび５０ｓｃｃｍのＣＨ3Ｆの化学特性を使用するＣＨ3Ｆ堆積であってよく、ターボポンプのＶＡＴバルブを１０００に設定することによって確立される。２７ＭＨｚのＲＦ源は、５００ワットの電力を提供し、一方で、２ＭＨｚのＲＦ源は、１００ワットの電力を提供する。チャンバ温度は、摂氏２０度に維持される。基板を冷却するためのヘリウム冷却圧力は、１５トールである。
第２の堆積段階４０８の一例は、５０ミリトールの圧力において２７０ｓｃｃｍのＡｒ、１２ｓｃｃｍのＣ4Ｈ6、８ｓｃｃｍのＯ2、および１００ｓｃｃｍのＣＯの化学特性を使用するＣ4Ｆ6／Ｏ2／ＣＯ堆積であってよく、ターボポンプのＶＡＴバルブを１０００に設定することによって確立される。２７ＭＨｚのＲＦ源は、１５００ワットの電力を提供し、一方で、２ＭＨｚのＲＦ源は、４８０ワットの電力を提供する。チャンバ温度は、摂氏２０度に維持される。基板を冷却するためのヘリウム冷却圧力は、１５トールである。
図６は、堆積層６２０全体に対して第１の堆積段階による堆積のみが使用された場合の堆積層６２０の概略断面図である。堆積層６２０は、基板６０４の上のエッチング対象層６０８の上のＡＲＬ６１０の上のフォトレジストマスク６１２の上に形成される。フォトレジストマスク６１２は、構成６１４を形成する。この例では、第１の堆積は、「ブレッドローフィング」堆積層を形成する。ブレッドローフィング堆積層は、構成の上部近くにおける厚い側壁堆積６３６と、構成の底部近くにおける薄い（または無い）側壁堆積６３２とを構成とする。したがって、この堆積は、非共形の側壁堆積を提供する。このような堆積は、所望の実質的に垂直な側壁を提供しない。ブレッドローフィングは、最終的には上部を詰めてしまう。すると、コンタクトが閉じられ、エッチングがなされなくなるので、マスク層として使用することが不可能になる。
図７は、堆積層７２０全体に対して第２の堆積段階による堆積のみが使用された場合の堆積層７２０の概略断面図である。堆積層７２０は、基板７０４の上のエッチング対象層７０８の上のＡＲＬ７１０の上のフォトレジストマスク７１２の上に形成される。フォトレジストマスク７１２は、構成７１４を形成する。この例では、第１の堆積は、「ファセッティング」堆積層を形成する。ファセッティング堆積層は、構成の上部近くにおける薄い（または無い）側壁堆積７３２と、構成の底部近くにおける厚い側壁堆積７３６とを構成とする。したがって、この堆積は、やはり、非共形の側壁堆積を提供する。上部近くの側壁が薄すぎると、フォトレジストマスク７１２のファセッティング７４０が結果として生じ得る。このような堆積は、所望の実質的に垂直な側壁を提供しない。フォトレジストマスクの角のファセッティングは、より低いエッチング選択性および速いマスクエロージョンを生じ得る。マスクのファセッティングは、エッチングプロファイルのファセッティングも生じ得る。マスクの垂直プロファイルは、エッチング材料へと転写されるのが通常であるので、ほとんどの場合は、マスクがファセッティングされると最終的なエッチングプロファイルもファセッティングされる。
したがって、本発明の好ましい一実施形態の一例では、上記の例の第１の堆積段階４０４と第２の堆積段階４０８とが６サイクルにわたって交互され、第１の堆積段階４０４は２秒間に及び、第２の堆積段階４０８は２５秒間に及ぶ。このような堆積は、第１の堆積段階４０４による第１の堆積と、次いで第２の堆積段階４０８による第２の堆積と、次いで第１の堆積４０４による第３の堆積と、次いで第２の堆積３０８による第４の堆積とを、第１２の堆積まで繰り返し有すると考えられる。
第１の堆積段階４０４のエッチング時間対第２の堆積段階４０８のエッチング時間の比を制御する能力は、別の制御変数を提供する。適切な比は、図３Ｂに図示されるような、実質的に垂直でなおかつ共形の側壁を提供する。このような堆積層は、フォトレジストマスクを保護してエッチング選択性を高めることもできる。堆積プロファイルを制御するために使用することができる本発明によって提供されるその他の制御パラメータは、サイクル数、堆積合計時間、堆積１の時間対堆積２の時間の比、ガス化学特性の比（ＣＨ3Ｆ／Ｏ2比またはＣ4Ｆ6／Ｏ2比など）である。ＣＨ3Ｆに代わるＣＨ2Ｆ2またはＣ4Ｆ6に代わるＣ4Ｆ8などのその他のガス化学特性が使用されてよい。
フォトレジストを変化させることなくより小さな微小寸法の構成を形成する能力は、新しいリソグラフィ機器を購入する必要なくより小さな構成を可能にする。新世代のフォトレジストが使用される場合は、本発明は、その新世代のフォトレジストにとって小さなＣＤを可能にする。
その他の実施形態では、３つまたは４つ以上の異なるガス化学特性が使用され、３つまたは４つ以上の異なる堆積段階が提供されてよい。
導電層エッチングの例
金属コネクタまたはフラッシュメモリなどメモリデバイスなどにおける導電線の形成では、導電線の厚さを大きくするおよび／または導電線間のスペースのＣＤを小さくすることが望まれている。図９Ａは、先行技術にしたがった、導電線を作成するためのフォトレジストマスクの断面図であり、線間の間隔が狭すぎる場合を示している。ウエハなどの基板１５０４の上には、バリア層１５０６が置かれてよい。バリア層１５０６の上には、金属層またはポリシリコン層などの導電層１５０８が形成される。導電層１５０８の上には、ＤＡＲＣ層などの反射防止層（ＡＲＬ）１５１０が形成される。ＡＲＬ１５１０の上には、フォトレジストマスク１５１２が形成される。この例では、フォトレジストマスク１５１２は、間のスペース内にフォトレジスト残留物１５１８を形成された線マスク１５１４を形成する。小さいスペースから残留物を除去することは難しいので、フォトレジスト残留物１５１８の存在は、線マスク１５１４間のスペースが小さすぎることによって引き起こされる。これは、提供され得る導電線の密度を制限する恐れがある。
図９Ｂは、小さすぎるスペースによって生じる問題を克服しようとして先行技術において使用される、導電線を作成するための別のフォトレジストマスク１５１２ｂの断面図である。この例の線マスク１５１４ｂは、レジスト残留物を阻止するためそして先の例と同じピッチまたは密度を維持するためにより薄くされ、そうして、より広いスペース１５２０を可能にしている。このアプローチの欠点の１つは、線マスク１５１４ｂが薄いほど線が薄くなることにある。薄い線は、信頼性およびパフォーマンスを低下させる恐れがある。薄い線は、トランジスタ領域を狭くする恐れがあり、これは、短チャネル効果、および短チャネル効果や高ワード線抵抗（速度を低下させる）などのその他のパフォーマンス問題を生じ得る。
図９Ｃは、小さすぎるスペースによって生じる問題を克服しようとして先行技術において使用される、導電線を作成するための別のフォトレジストマスク１５１２ｃの断面図である。いくつかの応用では、線マスク１５１４ｃは、スペース１５２２と同じ幅を有することが望ましい。この例では、レジスト残留物を阻止するためにスペース１５２２が広くされているので、線マスク１５１４ｃもやはり広くなっている。その結果、ピッチが増して、線の密度が低減される。
線幅を広く維持しつつ線間の間隔を狭くすることによって、より密に配された導電線を提供することが望ましい。
図２に示された上位のプロセスが、本発明のこの実施形態の理解を促すために使用される。パターン形成フォトレジストマスクが提供される（ステップ２０４）。図１０Ａは、基板１６０４の上のバリア層１６０６の上の導電性エッチング対象層１６０８であって、該導電性エッチング対象層１６０８の上のＡＲＬ１６１０の上に、マスクスペース１６２０のマスク線１６１４を形成するパターン形成フォトレジストマスク１６１２を有する導電性エッチング対象層１６０８の概略断面図である。フォトレジストマスクは、スペースの幅１６１６であるスペース微小寸法（ＣＤ）と、マスク線１６１４の幅１６２６である線ＣＤとを有する。現時点において、２４８ｎｍフォトレジストの場合、スペース幅ＣＤの代表的ＣＤは０．１６μｍである。一般に、フォトレジストのスペースの幅は、スペース内にフォトレジスト残留物を残すことなくフォトレジスト内にスペースを形成するのに十分な広さに作成される。フォトレジストマスク線の幅は、導電線の密度を増大させるのに十分な薄さである。
次いで、スペースの幅を狭くするために、フォトレジスト構成の側壁の上にフッ素含有共形層が堆積される（ステップ２０８）。図１０Ｂは、その側壁の上に層１６３０を堆積されたパターン形成フォトレジストマスク１６１２の概略断面図である。堆積層１６３０は、フッ素１６５０を含有している。フッ素含有堆積層１６３０は、マスクスペース内に堆積層スペース１６３２を形成し、堆積層スペース１６３２は、マスクスペースの幅１６１６より小さい低減幅（ＣＤ）１６３４を有する。また、フッ素含有堆積層１６３０は、マスク線１６１４の幅１６２６より大きい幅１６３８を有する堆積層マスク線を形成する。好ましくは、堆積層スペース１６３２の低減幅１６３４は、マスクスペース１６２０の幅１６１６より少なくとも２０％小さい（すなわち、マスクスペース１６２０の幅１６１６の８０％以下である）。より好ましくは、堆積層スペース１６３２の低減幅１６３４は、マスクスペース１６２０の幅１６１６より少なくとも５０％小さい（すなわち、マスクスペース１６２０の幅１６１６の５０％以下である）。最も好ましくは、堆積層スペース１６３２の低減幅１６１６は、マスクスペース１６２０の幅１６３４より少なくとも７０％小さい（すなわち、マスクスペース１６２０の幅１６１６の３０％以下である）。また、堆積層は、図に示されるように高度に共形である実質的に垂直な側壁１６４２を形成することが望ましい。実質的に垂直な側壁の一例は、スペースの底部に対し、底部から上部にかけて８８°〜９０°の角度をなす側壁である。共形側壁は、スペースの上部から底部にかけて実質同じ厚さを有する堆積層を有する。導電層エッチングのためのこのプロセスは、単一の堆積で共形層を提供することができる。
導電層をエッチングするための好ましい実施形態では、フッ素含有堆積層は、あらゆる方向に共形である（等方性）。これは、ＡＲＬ１６１０の上の層を、マスクの側壁上の層と同程度の厚さにする。
堆積層１６３０内のフッ素は除去される。図１０Ｃは、その側壁の上に層１６３０を堆積されたパターン形成フォトレジストマスク１６１２であって、残りの堆積層１６３０を所定位置に残しつつ堆積層１６３０内のフッ素１６５０を除去した後におけるマスク１６１２の概略断面図である。本発明の一実施形態では、フッ素含有堆積層１６３０は、窒素／酸素ガスプラズマの組み合わせによって処理され、これは、窒素／酸素プラズマとフッ素含有堆積層１６３０との間に、プラズマによって推進される化学反応をもたらす。堆積層１６３０内のフッ素分子１６５０は、残りの堆積層１６３０をなおも所定位置に残しつつ解放され、そうして堆積層１６３０から除去される。
導電層１６０８は、堆積層１６３０を通してエッチングされてよい（ステップ２１２）。この例では、エッチングステップは、図１１に示されるように、少なくとも２つの別々のエッチングを含む。堆積層１６３０をエッチングするために、異方性の堆積層エッチングが使用される（ステップ１７０４）。図１６Ｄは、堆積層が異方性エッチングを経た後における基板の断面図である。残る堆積層は、マスク線１６１４の周囲に側壁１６４２を形成する。導電層１６０８内へのエッチングには、異方性導電層エッチングが使用される（ステップ１７０８）。図１０Ｅは、間にスペース１６５０を形成された導電線１６４６を形成するために導電層をエッチングされた後における基板の断面図である。図１０Ｅに示されるように、導電線１６４６は幅１６４８を有し、導電線間のスペースは幅１６５２を有する。好ましくは、導電線間のスペース１６５０の幅１６５２は、マスク線間のスペース１６２０の幅１６１６より少なくとも２０％小さい。より好ましくは、導電線間のスペース１６５０の幅１６５２は、マスク線間のスペース１６２０の幅１６１６より少なくとも５０％小さい。最も好ましくは、導電線間のスペース１６５０の幅１６５２は、マスク線間のスペース１６２０の幅１６１６より少なくとも７０％小さい。
フォトレジストおよび堆積層は、次いで、剥離されてよい（ステップ２１６）。これは、単一のステップによってなされても良いし、あるいは、堆積層除去ステップおよびフォトレジスト剥離ステップの２つの別々のステップによってなされても良い。剥離プロセスには、アッシングが使用されてよい。図１０Ｆは、堆積層およびフォトレジストマスクを除去された後におけるスタック１６００を示している。さらなるプロセスが実施されてよい（ステップ２２０）。例えば、メモリデバイスの一部にするために、導電線が形成されてよい。
結果として得られる構造は、より間隔が狭くなおかつ導電線がより幅広の、より高密度のデバイスを提供する。この例では、導電線１６４６の幅１６４８は、スペース１６５０の幅１６５２にほぼ等しい。この実施形態は、導電線幅対スペース幅の比をその他の値にすることもできる。好ましくは、マスク線の幅対マスク線間のスペースの幅の比が１：１より小さく、このとき、導電線の幅対導電線間のスペースの比は、１：１を下回らず、よりいっそう好ましくは１：１より大きい。このような比は、導電層がポリシリコンである場合に、より高密度のメモリデバイスを提供するのに有用である。
本発明の別の一実施形態では、マスク線は、スペースの幅にほぼ等しい幅を有する。図１２Ａは、基板１８０４の上のバリア層１８０６の上の導電性エッチング対象層１８０８であって、該導電性エッチング対象層１８０８の上のＡＲＬ１８１０の上に、マスクスペース１８２０のマスク線１８１４を形成するパターン形成フォトレジストマスク１８１２を有する導電性エッチング対象層１８０８の概略断面図である。フォトレジストマスクは、スペースの幅１８１６であるスペース微小寸法（ＣＤ）と、マスク線１８１４の幅１８２６である線ＣＤとを有する。一般に、フォトレジストのスペースの幅は、スペース内にフォトレジスト残留物を残すことなくフォトレジスト内にスペースを形成するのに十分な広さに作成される。
次いで、スペースの幅を狭くするために、フォトレジスト構成の側壁の上にフッ素含有共形層が堆積される（ステップ２０８）。図１８１２Ｂは、その側壁の上に層１８３０を堆積されたパターン形成フォトレジストマスク１８１２の概略断面図である。堆積層１８３０は、フッ素１８５０を含有している。フッ素含有堆積層１８３０は、マスクスペース内に堆積層スペース１８３２を形成し、堆積層スペース１８３２は、マスクスペースの幅１８１６より小さい低減幅（ＣＤ）１８３４を有する。また、フッ素含有堆積層１８３０は、マスク線１８１４の幅１８２６より大きい幅１８３８を有する堆積層マスク線を形成する。
堆積層１８３０内のフッ素は除去される。図１２Ｃは、その側壁の上に層１３３０を堆積されたパターン形成フォトレジストマスク１８１２であって、残りの堆積層１８３０を所定位置に残しつつ堆積層１８３０内のフッ素１８５０を除去した後におけるマスク１８１２の概略断面図である。本発明の一実施形態では、フッ素含有堆積層１８３０は、窒素／酸素ガスプラズマの組み合わせによって処理され、これは、窒素／酸素プラズマとフッ素含有堆積層１８３０との間に、プラズマによって推進される化学反応をもたらす。堆積層１８３０内のフッ素分子１８５０は、残りの堆積層１８３０をなおも所定位置に残しつつ解放され、そうして堆積層１８３０から除去される。
導電層１８０８は、堆積層１８３０を通してエッチングされてよい（ステップ２１２）。図１８Ｄは、間にスペース１８５０を形成された導電線１８４６を形成するために導電層をエッチングされた後における基板の断面図である。図１２Ｄに示されるように、導電線１８４６は幅１８４８を有し、導電線間のスペースは幅１８５２を有する。
フォトレジストおよび堆積層は、次いで、剥離されてよい（ステップ２１６）。図１２Ｅは、堆積層およびフォトレジストマスクを除去された後におけるスタック１８００を示している。さらなるプロセスが実施されてよい（ステップ２２０）。例えば、各種のデバイスを電気的に接続するために、金属線が形成されてよい。
結果得られる構造は、より密集した、より幅広の導線を提供する。この例では、導電金属線の幅１６４８は、これまでと同程度の密度を有するものの、より間隔の狭い、より広い導電性の提供は、抵抗を小さくするなどによって導電線のパフォーマンスを向上させる。本発明は、初めのマスクの線幅より１００％を超える割合で大きい導電線幅を提供し得る。より好ましくは、導電線幅は、初めのマスクの線幅より１５０％を超える割合で大きい。この実施形態では、堆積ステップは順になされ、非同時的である。
レシピの例
レシピ（具体的構成）の一例では、堆積層および導電層の堆積とエッチングとの両方に使用され得るデバイスは、カリフォルニア州フリーモントのLAM Research Corporation（商標）によって生産される2300 Versys（商標）である。図１３は、堆積層の堆積およびエッチングの両方のために使用されるこのようなデバイス１９００の概略図である。プラズマ処理チャンバ１９００は、誘導アンテナ（またはコイル）１９０２と、ガス分布板（ＧＤＰ）１９０４と、基板サポート１９０８と、ガス源１９１０と、排出ポンプ１９２０とを含む。ガス源１９１０は、ガス分布板１９０４と流体接続しており、堆積ガス源１９１２と、フッ素除去ガス源１９１４と、エッチングガス源１９１６とを含む。ガス源１９１０は、第２のエッチングまたは堆積ガス源などのさらなるガス源を含んでもよい。プラズマ処理チャンバ１９００内において、基板１６０４は、基板サポート１９０８上に配置される。基板サポート１９０８は、基板１６０４を保持するための適切な基板チャックメカニズム（例えば静電的クランプ、機械的クランプなど）を組み入れている。リアクタトップ１９２８は、アンテナ１９０２からチャンバ内へのエネルギの伝送を可能にする石英誘電体窓１９７６を組み入れている。誘電体窓１９７６と、基板サポート１９０８と、陽極酸化されたアルミニウムチャンバ壁１９５２とは、閉じ込めプラズマ体積を画定する。ガスが、ガス源１９１０によって閉じ込めプラズマ体積に供給され、排出ポンプ１９２０によって排出口を通って閉じ込めプラズマ体積から排出される。アンテナには、第１のＲＦ源１９４４が電気的に接続される。基板サポート１９０８には、第２のＲＦ源１９４８が電気的に接続される。この例では、第１のＲＦ源１９４４は、周波数１３．５６ＭＨｚで信号を提供し、第２のＲＦ源１９４８は、周波数１３．５６ＭＨｚで信号を提供する。
堆積層の堆積（ステップ１７０２）中は、１４０ミリトールの圧力がチャンバに提供される。ＲＦ源は、２７ＭＨｚのプラズマ周波数で４００ワットの電力を提供する。ガスの流れは、１５０ｓｃｃｍのＣＨ3Ｆと７５ｓｃｃｍのＮ2とからなるＣＨ3ＦとＮ2との組み合わせである。
堆積層の異方性エッチング（ステップ１７０４）中は、４０ミリトールの圧力がチャンバに提供される。第１のＲＦ源１９９４は、アンテナ１９０２によって、２７ＭＨｚのプラズマ周波数で８００ワットの電力をプラズマ体積１９４０に提供する。基板への正イオンを加速してエッチングを促進するために、基板サポートに対して−１７５ボルトのバイアスが印加される。エッチングガス源１９１６は、７５ｓｃｃｍのＣＦ4を提供する。
導電層の異方性エッチング（ステップ１７０８）は、４つのエッチング、すなわちＢＴ（ブレイクスルー）エッチングと、ＭＥ１（メインエッチング１）と、ＭＥ２（メインエッチング２）と、ＯＥ（オーバーエッチング）とを使用して達成される。ＢＴ用に、４０ミリトールの圧力が提供される。アンテナ１９０２を通じて、２７ＭＨｚのプラズマ周波数で８００ワットの電力がチャンバ１９００に提供される。基板へのイオンを加速してエッチングを促進するために、基板サポート１９０８に対して−１７５ボルトのバイアスが印加される。エッチング源は、７５ｓｃｃｍのＣＦ4を約１０秒間にわたって提供する。
ＭＥ１用に、１０ミリトールの圧力が提供される。アンテナ１９０２を通じて８００ワットがチャンバ１９００に提供される。基板へのイオンを加速してエッチングを促進するために、基板サポート１９０８に対して−９０ボルトのバイアスが印加される。エッチング源は、１００ｓｃｃｍのＣｌ2と、１００ｓｃｃｍのＨＢｒと、５ｓｃｃｍのＯ2とを、約４５秒間にわたって提供する。
ＭＥ２用に、２０ミリトールの圧力が提供される。アンテナ１９０２を通じて４００ワットがチャンバ１９００に提供される。基板へのイオンを加速してエッチングを促進するために、基板サポート１９０８に対して−１７０ボルトのバイアスが印加される。エッチング源は、２０ｓｃｃｍのＣｌ2と、３６０ｓｃｃｍのＨＢｒと、５ｓｃｃｍのＯ2とを提供する。このエッチングをいつ停止するかを決定するために、終点検出が使用される。
ＯＥ用に、６０ミリトールの圧力が提供される。アンテナ１９０２を通じて５００ワットがチャンバ１９００に提供される。基板へのイオンを加速してエッチングを促進するために、基板サポート１９０８に対して−２１０ボルトのバイアスが印加される。エッチング源は、２６７ｓｃｃｍのＨｅと、１３３ｓｃｃｍのＨＢｒと、２ｓｃｃｍのＯ2をと、約８０秒間にわたって提供する。
堆積層の形成には、炭化水素含有ポリマなどのその他の材料も使用され得るものの、これらの材料は、フッ素含有ポリマの堆積と比べてより多くのうねりおよびストリエーションをフォトレジストに発生させる。したがって、堆積層の形成には、フッ素含有ポリマを使用することがより好ましい。
その他の実施形態は、マスクのためにハードマスクを使用してよい。このような実施形態では、ハードマスクを開くために、フォトレジストマスクが使用されてよい。堆積層は、間隔を狭めるために、ハードマスクの上に置かれてよい。あるいは、堆積層は、ハードマスクのエッチングに先立って、フォトレジストの上に配されてよい。
本発明は、いくつかの好ましい実施形態の観点から説明されているが、本発明の範囲に含まれるものとして、代替、変更、および代わりとなる各種の等価の形態がある。また、本発明の方法および装置を実現する多くの代替方法があることも、留意されるべきである。したがって、添付の特許請求の範囲は、本発明の真の趣旨および範囲に含まれるものとして、このようなあらゆる代替、変更、および代わりとなる各種の等価な形態を含むものと解釈されることを意図される。

Claims (33)

  1. 層内に構成を形成するための方法であって、
    前記層の上へのフォトレジスト層の形成と、
    フォトレジスト側壁を有するフォトレジスト構成を形成するための、前記フォトレジスト層のパターン形成であって、前記フォトレジスト構成は第１の微小寸法を有する、パターン形成と、
    前記フォトレジスト構成の前記微小寸法を小さくするための、前記フォトレジスト構成の前記側壁の上へのフッ素含有共形層の堆積と、
    前記フッ素含有共形層のフッ素除去と、
    前記層内への構成のエッチングであって、前記層構成は、前記第１の微小寸法より小さい第２の微小寸法を有する、エッチングと、
    を備える方法。
  2. 請求項１に記載の方法であって、
    前記フォトレジスト構成の前記側壁の上への前記共形層の堆積は、
    第１の堆積プラズマを発生させるための第１のガス化学特性による第１の堆積と、
    第２の堆積プラズマを発生させるための第２のガス化学特性による第２の堆積と、を含み、
    前記第１のガス化学特性は、前記第２のガス化学特性と異なる、方法。
  3. 請求項１ないし２のいずれかに記載の方法であって、
    前記フッ素含有共形層は、フッ素含有ポリマを使用して形成される、方法。
  4. 請求項３に記載の方法であって、
    フッ素除去は、前記フッ素を除去して前記ポリマを残す、方法。
  5. 請求項１ないし４のいずれかに記載の方法であって、
    前記フォトレジスト構成の上への前記共形層の堆積は、さらに、
    第３の堆積プラズマを発生させるための前記第１のガス化学特性による第３の堆積と、
    第４の堆積プラズマを発生させるための前記第２のガス化学特性による第４の堆積と、
    を含む、方法。
  6. 請求項１ないし５のいずれかに記載の方法であって、
    前記第２の微小寸法は、前記第１の微小寸法の７０％以下である、方法。
  7. 請求項１ないし６のいずれかに記載の方法であって、
    前記側壁の上への前記共形層の堆積は、実質的に垂直な側壁を形成する、方法。
  8. 請求項１ないし７のいずれかに記載の方法であって、
    前記フォトレジスト層は、２４８ｎｍフォトレジストまたは１９３ｎｍフォトレジストからなる群より選択される少なくとも１つで形成され、
    前記構成は、１４０ｎｍ以下の微小寸法を有する、方法。
  9. 請求項１ないし８のいずれかに記載の方法であって、さらに、
    前記フォトレジスト層と前記堆積された共形層との単一の剥離ステップによる剥離を備える方法。
  10. 請求項９に記載の方法であって、
    前記フォトレジストと前記堆積された共形層の剥離は、前記フォトレジスト層と前記堆積層とのアッシングを含む、方法。
  11. 請求項１ないし１０のいずれかに記載の方法であって、
    前記共形層は、側壁厚さを有し、前記共形層は、前記構成の上部から底部にかけて実質同じ側壁厚さを有する、方法。
  12. 請求項１ないし１０のいずれかに記載の方法であって、
    前記共形層は、側壁厚さとフォトレジスト構成底部厚さとを有し、前記側壁厚さは、前記フォトレジスト構成底部厚さより大きい、方法。
  13. 請求項１ないし１２のいずれかに記載の方法であって、
    前記フッ素は、前記共形層に第３のガス化学特性を適用することによって前記共形層から除去される、方法。
  14. 請求項１３に記載の方法であって、
    前記第３のガス化学特性は、窒素（Ｎ2）と酸素（Ｏ2）とを含む、方法。
  15. 請求項１４に記載の方法であって、
    窒素対酸素の比は、窒素２対酸素１から窒素１対酸素１０までの範囲である、方法。
  16. 請求項１ないし１５のいずれかに記載の方法によって形成される半導体デバイス。
  17. 層内に構成を形成するための方法であって、
    前記層の上へのフォトレジスト層の形成と、
    フォトレジスト側壁を有するフォトレジスト構成を形成するための、前記フォトレジスト層のパターン形成であって、前記フォトレジスト構成は第１の微小寸法を有する、パターン形成と、
    前記フォトレジスト構成の前記微小寸法を小さくするための、前記フォトレジスト構成の前記側壁の上へのフッ素含有層の堆積であって、前記フォトレジスト構成の前記側壁の上への前記層の堆積は、
    第１の堆積プラズマを発生させるための第１のガス化学特性による第１の堆積と、
    第２の堆積プラズマを発生させるための第２のガス化学特性による第２の堆積であって、前記第１のガス化学特性は、前記第２のガス化学特性と異なる、第２の堆積と、
    を含む、ことと、
    前記フッ素含有層のフッ素除去と、
    前記層内への構成のエッチングであって、前記層構成は、前記第１の微小寸法の７０％以下である第２の微小寸法を有する、エッチングと、
    を備える方法。
  18. 請求項１７に記載の方法であって、
    前記第２の微小寸法は、前記第１の微小寸法の６０％以下である、方法。
  19. 請求項１７ないし１８のいずれかに記載の方法であって、
    前記フッ素含有層は、フッ素含有ポリマを使用して形成される、方法。
  20. 請求項１９に記載の方法であって、
    フッ素除去は、前記フッ素を除去して前記ポリマを残す、方法。
  21. 請求項１７ないし２０のいずれかに記載の方法であって、
    前記フォトレジスト構成の上への前記層の堆積は、さらに、
    第３の堆積プラズマを発生させるための前記第１のガス化学特性による第３の堆積と、
    第４の堆積プラズマを発生させるための前記第２のガス化学特性による第４の堆積と、
    を含む、方法。
  22. 請求項１７ないし２１のいずれかに記載の方法であって、
    前記側壁の上への前記層の堆積は、実質的に垂直な側壁を形成する、方法。
  23. 請求項１７ないし２２のいずれかに記載の方法であって、
    前記フッ素は、前記共形層に第３のガス化学特性を作用させることによって前記層から除去される、方法。
  24. 請求項２３に記載の方法であって、
    前記第３のガス化学特性は、窒素（Ｎ2）と酸素（Ｏ2）とを含む、方法。
  25. 請求項２４に記載の方法であって、
    窒素対酸素の比は、窒素２対酸素１から窒素１対酸素１０までの範囲である、方法。
  26. 層内に構成を形成するための装置であって、前記層は、基板によって支えられており、前記層は、第１の微小寸法を有するフォトレジスト構成をともなうフォトレジストマスクによって覆われ、前記装置は、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバの外周壁を形成するチャンバ壁と、
    前記プラズマ処理チャンバの外周壁内で基板を支えるための基板サポートと、
    前記プラズマ処理チャンバの外周壁内の圧力を調整するための圧力制御部と、
    プラズマを維持するために前記プラズマ処理チャンバの外周壁に電力を供給するための少なくとも１つの電極と、
    前記プラズマ処理チャンバの外周壁内にガスを供給するためのガス入口と、
    前記プラズマ処理チャンバの外周壁内からガスを排出するためのガス出口と、を含む、プラズマ処理チャンバと、
    前記ガス入口と流体接続しているガス源であって、
    第１の堆積ガス源と、
    第２の堆積ガス源と、
    フッ素除去ガス源と、
    エッチャントガス源と、を含むガス源と、
    前記ガス源および前記少なくとも１つの電極に可制御式に接続されるコントローラであって、
    少なくとも１つのプロセッサと、
    コンピュータ可読媒体と、を備え、
    前記コンピュータ可読媒体は、少なくとも３つの堆積サイクルを提供するためのコンピュータ可読コードであって、前記堆積サイクルにより、第２の微小寸法を有する構成をフォトレジスト構成内に形成するためのフォトレジストマスク上に側壁堆積が形成される、コンピュータ可読コードを備え、
    前記コンピュータ可読コードは、
    前記第１の堆積ガス源から前記プラズマ処理チャンバの外周壁への第１の堆積ガスの流れを提供するためのコンピュータ可読コードと、
    前記第１の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第１の堆積ガスの流れを停止するためのコンピュータ可読コードと、
    前記第１の堆積ガスの流れが停止された後に、前記第２の堆積ガス源から前記プラズマ処理チャンバの外周壁への第２の堆積ガスの流れを提供するためのコンピュータ可読コードと、
    前記第２の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第２の堆積ガスの流れを停止するためのコンピュータ可読コードと、
    前記第２の堆積ガスの流れが停止された後に、前記フッ素除去ガス源から前記プラズマ処理チャンバの外周壁へのフッ素除去ガスの流れを提供するためのコンピュータ可読コードと、
    前記フッ素除去ガス源から前記プラズマ処理チャンバの外周壁への前記フッ素除去ガスの流れを停止するためのコンピュータ可読コードと、
    前記少なくとも３つの堆積サイクルが完了され、前記フッ素除去ガスの流れが停止された後に、前記エッチャントガス源から前記プラズマ処理チャンバへのエッチャントガスの流れを提供するためのコンピュータ可読コードと、
    前記エッチャントガスを使用して、第３の微小寸法を有する構成を前記層内にエッチングするためのコンピュータ可読コードと、を含む、コントローラと、を備える装置。
  27. 請求項２６に記載の装置であって、
    前記フォトレジストマスク上の前記側壁堆積は、フッ素を含み、前記フッ素は、前記プラズマ処理チャンバの外周壁に前記フッ素除去ガスの流れが提供されるときに除去される、装置。
  28. 請求項２６ないし２７のいずれかに記載の装置であって、
    前記ガス源は、さらに、第３の堆積ガス源を含み、
    前記コンピュータ可読媒体は、さらに、
    前記第２の堆積ガスの流れが停止された後に、前記第３の堆積ガス源から前記プラズマ処理チャンバの外周壁への第３の堆積ガスの流れを提供するためのコンピュータ可読コードと、
    前記第３の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第３の堆積ガスの流れを停止するためのコンピュータ可読コードと、を含む、装置。
  29. 層内に構成を形成するための装置であって、前記層は、基板によって支えられており、前記層は、側壁と第１の微小寸法とを有するフォトレジスト構成をともなうフォトレジストマスクによって覆われ、前記装置は、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバの外周壁を形成するチャンバ壁と、
    前記プラズマ処理チャンバの外周壁内で基板を支えるための基板サポートと、
    前記プラズマ処理チャンバの外周壁内の圧力を調整するための圧力制御部と、
    プラズマを維持するために前記プラズマ処理チャンバの外周壁に電力を供給するための少なくとも１つの電極と、
    前記プラズマ処理チャンバの外周壁内にガスを供給するためのガス入口と、
    前記プラズマ処理チャンバの外周壁内からガスを排出するためのガス出口と、を含む、プラズマ処理チャンバと、
    前記ガス入口と流体接続しているガス源であって、
    第１の堆積ガス源と、
    フッ素除去ガス源と、
    エッチャントガス源と、を含むガス源と、
    前記ガス源および前記少なくとも１つの電極に可制御式に接続されるコントローラであって、
    少なくとも１つのプロセッサと、
    コンピュータ可読媒体と、を備え、
    前記コンピュータ可読媒体は
    少なくとも１つの堆積サイクルを提供するためのコンピュータ可読コードであって、前記堆積サイクルにより、前記フォトレジスト構成の前記第１の微小寸法を小さくするために前記フォトレジスト構成の前記側壁の上にフッ素含有共形層が形成される、コンピュータ可読コードと、
    前記フッ素含有共形層からフッ素を除去するために、前記少なくとも１つの堆積サイクルが完了された後に、少なくとも１つのフッ素除去サイクルを提供するためのコンピュータ可読コードと、
    前記層内に構成をエッチングするために、前記少なくとも１つのフッ素除去サイクルが完了された後に、少なくとも１つのエッチングサイクルを提供するためのコンピュータ可読コードであって、前記層構成は、前記フォトレジスト構成の前記第１の微小寸法より小さい第２の微小寸法を有する、コンピュータ可読コードと、を含む、コントローラと、を備える装置。
  30. 請求項２９に記載の装置であって、
    前記フォトレジスト構成の前記側壁の上にフッ素含有共形層を形成するために、少なくとも１つの堆積サイクルを提供するための前記コンピュータ可読コードは、
    前記第１の堆積ガス源から前記プラズマ処理チャンバの外周壁への第１の堆積ガスの流れを提供するためのコンピュータ可読コードと、
    前記第１の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第１の堆積ガスの流れを停止するためのコンピュータ可読コードと、を含む、装置。
  31. 請求項３０に記載の装置であって、
    前記ガス源は、さらに、第２の堆積ガス源を含み、
    前記フォトレジスト構成の前記側壁の上にフッ素含有共形層を形成するために、少なくとも１つの堆積サイクルを提供するための前記コンピュータ可読コードは、さらに、
    前記第１の堆積ガスの流れが停止された後に、前記第２の堆積ガス源から前記プラズマ処理チャンバの外周壁への第２の堆積ガスの流れを提供するためのコンピュータ可読コードであって、前記第２の堆積ガスは、前記第１の堆積ガスと異なる、コンピュータ可読コードと、
    前記第２の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第２の堆積ガスの流れを停止するためのコンピュータ可読コードと、を含む、装置。
  32. 請求項３１に記載の装置であって、
    前記ガス源は、さらに、第３の堆積ガス源を含み、
    前記フォトレジスト構成の前記側壁の上にフッ素含有共形層を形成するために、少なくとも１つの堆積サイクルを提供するための前記コンピュータ可読コードは、さらに、
    前記第２の堆積ガスの流れが停止された後に、前記第３の堆積ガス源から前記プラズマ処理チャンバの外周壁への第３の堆積ガスの流れを提供するためのコンピュータ可読コードであって、前記第３の堆積ガスは、前記第１の堆積ガスおよび前記第２の堆積ガスと異なる、コンピュータ可読コードと、
    前記第３の堆積ガス源から前記プラズマ処理チャンバの外周壁への前記第３の堆積ガスの流れを停止するためのコンピュータ可読コードと、を含む、装置。
  33. 請求項２９ないし３２のいずれかに記載の装置であって、
    前記フッ素含有共形層からフッ素を除去するために、少なくとも１つのフッ素除去サイクルを提供するための前記コンピュータ可読コードは、
    前記フッ素除去ガス源から前記プラズマ処理チャンバの外周壁へのフッ素除去ガスの流れを提供するためのコンピュータ可読コードと、
    前記フッ素除去ガス源から前記プラズマ処理チャンバの外周壁への前記フッ素除去ガスの流れを停止するためのコンピュータ可読コードと、を含む、装置。
JP2009532507A 2006-10-10 2007-10-04 フッ素除去プロセス Expired - Fee Related JP5081917B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/545,903 US7309646B1 (en) 2006-10-10 2006-10-10 De-fluoridation process
US11/545,903 2006-10-10
PCT/US2007/080455 WO2008045764A1 (en) 2006-10-10 2007-10-04 De-fluoridation process

Publications (2)

Publication Number Publication Date
JP2010506428A true JP2010506428A (ja) 2010-02-25
JP5081917B2 JP5081917B2 (ja) 2012-11-28

Family

ID=38825919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009532507A Expired - Fee Related JP5081917B2 (ja) 2006-10-10 2007-10-04 フッ素除去プロセス

Country Status (8)

Country Link
US (2) US7309646B1 (ja)
EP (1) EP2074648B1 (ja)
JP (1) JP5081917B2 (ja)
KR (1) KR101411797B1 (ja)
CN (1) CN101523567B (ja)
AT (1) ATE540425T1 (ja)
TW (1) TWI420594B (ja)
WO (1) WO2008045764A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139330A (ja) * 2013-03-22 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019024043A (ja) * 2017-07-24 2019-02-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
JP2019110275A (ja) * 2017-12-20 2019-07-04 東芝メモリ株式会社 半導体装置の製造方法
WO2020008933A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US8182458B2 (en) 2006-10-04 2012-05-22 First Quality Products, Inc. Fastener with adhesive blocker
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
JP5357710B2 (ja) * 2009-11-16 2013-12-04 東京エレクトロン株式会社 基板処理方法，基板処理装置，プログラムを記録した記録媒体
US9117767B2 (en) * 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
US20120094494A1 (en) * 2010-10-14 2012-04-19 Macronix International Co., Ltd. Methods for etching multi-layer hardmasks
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
US9911620B2 (en) 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US10957561B2 (en) 2015-07-30 2021-03-23 Lam Research Corporation Gas delivery system
US9837286B2 (en) 2015-09-04 2017-12-05 Lam Research Corporation Systems and methods for selectively etching tungsten in a downstream reactor
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
US10825659B2 (en) 2016-01-07 2020-11-03 Lam Research Corporation Substrate processing chamber including multiple gas injection points and dual injector
US10147588B2 (en) 2016-02-12 2018-12-04 Lam Research Corporation System and method for increasing electron density levels in a plasma of a substrate processing system
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US10410832B2 (en) 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
EP3444671A1 (en) * 2017-08-18 2019-02-20 IMEC vzw Making a mask layer
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195380A (ja) * 1995-01-13 1996-07-30 Sony Corp コンタクトホールの形成方法
JPH08236506A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置の製造方法
JP2002110654A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
WO2005024904A2 (en) * 2003-08-26 2005-03-17 Lam Research Corporation Reduction of feature critical dimensions
JP2005116690A (ja) * 2003-10-06 2005-04-28 Toshiba Corp 半導体装置の製造方法
WO2006030581A1 (ja) * 2004-09-17 2006-03-23 Renesas Technology Corp. 半導体装置の製造方法
WO2006083592A1 (en) * 2005-02-03 2006-08-10 Lam Research Corporation Method for reducing critical dimensions using multiple masking steps
WO2006096528A2 (en) * 2005-03-08 2006-09-14 Lam Research Corporation Stabilized photoresist structure for etching process

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378170A (en) 1976-12-22 1978-07-11 Toshiba Corp Continuous processor for gas plasma etching
US4871630A (en) 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5273609A (en) 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5296410A (en) 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
JPH0997833A (ja) * 1995-07-22 1997-04-08 Ricoh Co Ltd 半導体装置とその製造方法
US5879853A (en) * 1996-01-18 1999-03-09 Kabushiki Kaisha Toshiba Top antireflective coating material and its process for DUV and VUV lithography systems
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US5895740A (en) 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US5907775A (en) * 1997-04-11 1999-05-25 Vanguard International Semiconductor Corporation Non-volatile memory device with high gate coupling ratio and manufacturing process therefor
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6218288B1 (en) * 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6100014A (en) * 1998-11-24 2000-08-08 United Microelectronics Corp. Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR100829288B1 (ko) 1998-12-11 2008-05-13 서페이스 테크놀로지 시스템스 피엘씨 플라즈마 처리장치
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US6368974B1 (en) 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP2002129337A (ja) * 2000-10-24 2002-05-09 Applied Materials Inc 気相堆積方法及び装置
US6905800B1 (en) * 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
US6656282B2 (en) 2001-10-11 2003-12-02 Moohan Co., Ltd. Atomic layer deposition apparatus and process using remote plasma
US6750150B2 (en) 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
KR100400230B1 (ko) * 2001-11-26 2003-10-01 삼성전자주식회사 점착방지막을 갖는 초소형 기계 구조체 및 그 제조 방법
KR100448714B1 (ko) 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US7105442B2 (en) * 2002-05-22 2006-09-12 Applied Materials, Inc. Ashable layers for reducing critical dimensions of integrated circuit features
US20030235998A1 (en) * 2002-06-24 2003-12-25 Ming-Chung Liang Method for eliminating standing waves in a photoresist profile
US7035696B1 (en) * 2002-07-03 2006-04-25 Ahsoon Technologies, Inc. Method and apparatus for poly gate CD control
US20040010769A1 (en) * 2002-07-12 2004-01-15 Macronix International Co., Ltd. Method for reducing a pitch of a procedure
CN1226455C (zh) 2002-07-19 2005-11-09 联华电子股份有限公司 预清除用氟化碳反应气体的蚀刻工艺后残留聚合物的方法
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7090967B2 (en) * 2002-12-30 2006-08-15 Infineon Technologies Ag Pattern transfer in device fabrication
US6780708B1 (en) 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US6829056B1 (en) * 2003-08-21 2004-12-07 Michael Barnes Monitoring dimensions of features at different locations in the processing of substrates
KR100549204B1 (ko) * 2003-10-14 2006-02-02 주식회사 리드시스템 실리콘 이방성 식각 방법
US7012027B2 (en) 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
US6864184B1 (en) * 2004-02-05 2005-03-08 Advanced Micro Devices, Inc. Method for reducing critical dimension attainable via the use of an organic conforming layer
JP4550507B2 (ja) * 2004-07-26 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US7053003B2 (en) * 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US7282441B2 (en) * 2004-11-10 2007-10-16 International Business Machines Corporation De-fluorination after via etch to preserve passivation
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US20070026682A1 (en) * 2005-02-10 2007-02-01 Hochberg Michael J Method for advanced time-multiplexed etching
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7049209B1 (en) * 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
KR100810303B1 (ko) * 2005-04-28 2008-03-06 삼성전자주식회사 휴대단말기의 데이터 표시 및 전송방법
US7695632B2 (en) 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195380A (ja) * 1995-01-13 1996-07-30 Sony Corp コンタクトホールの形成方法
JPH08236506A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置の製造方法
JP2002110654A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
WO2005024904A2 (en) * 2003-08-26 2005-03-17 Lam Research Corporation Reduction of feature critical dimensions
JP2005116690A (ja) * 2003-10-06 2005-04-28 Toshiba Corp 半導体装置の製造方法
WO2006030581A1 (ja) * 2004-09-17 2006-03-23 Renesas Technology Corp. 半導体装置の製造方法
WO2006083592A1 (en) * 2005-02-03 2006-08-10 Lam Research Corporation Method for reducing critical dimensions using multiple masking steps
WO2006096528A2 (en) * 2005-03-08 2006-09-14 Lam Research Corporation Stabilized photoresist structure for etching process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139330A (ja) * 2013-03-22 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019024043A (ja) * 2017-07-24 2019-02-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
JP2019110275A (ja) * 2017-12-20 2019-07-04 東芝メモリ株式会社 半導体装置の製造方法
JP7137927B2 (ja) 2017-12-20 2022-09-15 キオクシア株式会社 半導体装置の製造方法
WO2020008933A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Also Published As

Publication number Publication date
CN101523567A (zh) 2009-09-02
EP2074648A1 (en) 2009-07-01
EP2074648B1 (en) 2012-01-04
WO2008045764A1 (en) 2008-04-17
KR101411797B1 (ko) 2014-06-24
US20080083502A1 (en) 2008-04-10
JP5081917B2 (ja) 2012-11-28
TWI420594B (zh) 2013-12-21
ATE540425T1 (de) 2012-01-15
KR20090091292A (ko) 2009-08-27
EP2074648A4 (en) 2011-05-18
CN101523567B (zh) 2013-07-10
TW200836260A (en) 2008-09-01
US8172948B2 (en) 2012-05-08
US7309646B1 (en) 2007-12-18

Similar Documents

Publication Publication Date Title
JP5081917B2 (ja) フッ素除去プロセス
KR101083622B1 (ko) 피쳐 임계 치수의 감소
US8614149B2 (en) Critical dimension reduction and roughness control
KR101184956B1 (ko) 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법
US7491647B2 (en) Etch with striation control
US8124516B2 (en) Trilayer resist organic layer etch
US7772122B2 (en) Sidewall forming processes
US8864931B2 (en) Mask trimming
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
US8470715B2 (en) CD bias loading control with ARC layer open
WO2006028673A1 (en) Etch with uniformity control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees