JP2005116690A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 変質した側壁保護膜をエッチング耐性のあるマスクとして用いることで、被加工部材のサイドエッチングを防止し、所定の形状にパターンを形成することができる半導体装置の製造方法を提供する。
【解決手段】 Si 101上にマスクパターン102を形成する工程と、マスクパターン102を用いてSi 101をドライエッチングして開口部を形成するエッチング工程とを具備した半導体装置の製造方法において、
前記エッチング工程中に、Si 101の開口部の側壁に形成される側壁保護膜105のエッチング耐性を上げるように、側壁保護膜105を変質する工程を、所定の形状に加工するまでの間に行うことを特徴とする半導体装置の製造方法である。
【選択図】 図1

Description

本発明は半導体装置の製造方法に係り、特にエッチング技術によるパターン形成方法に関する。

図３(a)乃至(ｃ) は、半導体素子の製造に際し、シリコンウェハ等の被加工部材をエッチング加工することによって所定のパターンに形成する工程の従来例を示している。

まず、図３(a)に示すように、被加工部材401上にマスク材を塗布し、マスクパターン402を形成する。前記被加工部材401は、例えば、シリコンウェハ、絶縁膜、金属等が挙げられ、前記マスク材は、例えば、レジスト等の有機材料やシリコン酸化膜、シリコン窒化膜等が挙げられる。

次に、図３（ｂ）に示すように、エッチング工程において前記被加工部材401の側壁に堆積する反応生成物を、側壁保護膜405として用いてエッチング加工し、前記被加工部材401を所定のパターンに形成する。前記被加工部材401がSiで、前記マスク材がSiN 403、TEOS 404からなる多層膜である場合は、Siエッチングの際にSiO_ｘ系の物質によって形成される前記側壁保護膜405が堆積するような条件にてエッチングを行う。このようにしてエッチングを行うことにより、前記マスクパターン402のエッチング量の抑制と前記被加工部材401の側壁の保護を行いつつ、前記被加工部材401であるSiのエッチングを行うことができる。

前記被加工部材401がTEOSで、前記マスク材がフォトレジストである場合は、TEOSエッチングの際にフロロカーボン系の物質によって形成される前記側壁保護膜405が堆積するような条件にてエッチングを行う。このようにしてエッチングを行うことにより、前記マスクパターン402のエッチング量の抑制と前記被加工部材401の側壁の保護を行いつつ、前記被加工部材401であるTEOSのエッチングを行うことができる。前記被加工部材401がAｌで、前記マスク材がフォトレジストである場合は、Alエッチングの際にフロロカーボン系の物質によって形成される前記側壁保護膜405が堆積するような条件にてエッチングを行う。このようにしてエッチングを行うことにより、前記マスクパターン402のエッチング量の抑制と前記被加工部材401の側壁の保護を行いつつ、前記被加工部材401であるAlのエッチングを行うことができる。

しかしながら、近年、微細化によりマスク材の薄膜化が進み、マスク材との高選択性が要求されており、イオンエネルギーを下げた低イオンエネルギーのエッチングが必要となってきている。このような低イオンエネルギーのエッチングでは、中性活性種（ラジカル）の働きが強くなるためエッチングの異方性が弱まり、サイドエッチングが進行しやすくなる。

すなわち、前記被加工部材としてSi 401、前記マスクパターン402としてSiN 403、TEOS 404の多層膜を用い、マグネトロン型反応性イオンエッチング方法によってエッチングを行った時の、エッチング終了後の被加工部材断面をSEM写真で観測すると、テーパー形状の前記被加工部材Si 401の側壁に、等方性エッチングによって侵食された跡が確認できる。

したがって、従来例の前記被加工部材Si 401のエッチング方法においては、前記被加工部材Si 401の開口部の側壁に堆積する側壁保護膜による保護のみでは十分ではなく、サイドエッチングによる前記被加工部材Si 401の侵食を防止することができないことが分かる。サイドエッチングが生じると、前記マスク402と前記被加工部材Si 401との加工変換差が大きくなり、デバイスとして用いた場合に付加容量やリーク電流の発生が起こり、結果的にデバイスの特性、信頼性及び歩留まりが著しく減少する。この種の半導体装置の製造方法は、特許文献１に記載されている。
特開平１０−２６１７１３号公報（図９〜図１２）

上記したように、被加工部材をエッチング加工してパターン形成する際に、被加工部材の開口部の側壁に堆積する側壁保護膜による保護のみでは、サイドエッチングによる被加工部材の侵食を防止することができないため、所定の形状のパターンに形成することが出来ないという問題があった。

本発明は、上記の問題点を解決すべくなされたもので、エッチング工程中に、被加工部材の開口部の側壁に堆積する側壁保護膜のエッチング耐性を上げるように側壁保護膜を変質する工程を行い、変質した側壁保護膜をエッチング耐性のあるマスクとして用いることで、被加工部材を所定の形状にパターン形成することが可能となる半導体装置の製造方法を提供することを目的としている。

上記した目的を達成するための手段は、被加工部材上にマスクパターンを形成する工程と、
前記マスクパターンを用いて前記被加工部材をエッチングして、開口部を形成するエッチング工程とを具備した半導体装置の製造方法において、
前記エッチング工程は、前記開口部の側壁に側壁保護膜を形成しながら所定の深さより浅く、ドライエッチングして前記開口部を形成する第１のエッチング工程と、
前記側壁保護膜のエッチング耐性を上げるように、前記側壁保護膜を変質する工程と、
前記マスクパターンと変質した前記側壁保護膜をマスクとして用いて、前記開口部を所定の深さまで、ドライエッチングする第2のエッチング工程と、
を具備したことを特徴とする。

本発明によれば、エッチング工程中に、被加工部材の側壁に堆積する側壁保護膜のエッチング耐性を上げるように、側壁保護膜を少なくとも1度以上変質する工程を行い、変質した側壁保護膜をエッチング耐性のあるマスクとして用いることで、サイドエッチングを防止し、被加工部材を所定の形状にパターン形成することが可能となる半導体装置の製造方法を提供することができる。したがって、本発明を適用することによって、デバイスの特性、信頼性及び歩留まりを一層向上させた半導体装置を提供することができる。

以下、本発明の実施の形態について、図1および図２を参照して詳細に説明する。

（第1の実施の形態）
本実施の形態においては、Siからなる被加工部材にトレンチを形成する。まず、図1（ａ）に示すように、被加工部材としてシリコンウェハのSi 101を用い、前記Si 101上にマスク材を塗布し、マスクパターン102を形成した。前記マスクパターン102は、厚さ200ｎｍのSiN 103と厚さ700ｎｍのTEOS 104を用いて形成した。前記マスク材パターン102としては、例えば、レジスト等の有機材料やシリコン酸化膜、シリコン窒化膜、それらの多層膜等が挙げられる。また、前記マスクパターンの形成方法は、レジスト等のマスク材を露光後現像してパターンを形成する方法や鋳型パターンを用いて形成する方法等が挙げられる。

次に、図1（ｂ）に示すように、マグネトロン型反応性イオンエッチング法によって、前記Si 101の開口部の側壁に反応生成物として側壁保護膜105を堆積させながら、所定の深さよりも浅い2μｍの深さまでエッチング加工を行った。以下、この工程を第１のエッチング工程とする。所定の深さより浅ければ2μｍに特に限定されない。エッチング条件は、ソースガスとしてHBｒ、NF₃及びO₂のガス、励起電力1400W、真空度13Paとした。エッチング方法としては、例えば、導入ガスに高周波電界や高周波磁界を印加して発生させた活性粒子の化学反応を利用したケミカルドライエッチング（CDE）、電界によって加速されたイオンによるスパッタ作用を利用したスパッタエッチング、化学反応とスパッタ作用の両方を利用した反応性イオンエッチング（RIE）等が挙げられる。

また、本実施の形態では、マグネトロン方式のRIEを用いているが、誘導結合型（ICP）或は、電子サイクロトロン共鳴（ECR）方式のRIEでも適用可能である。前記Si 101の側壁に堆積した前記側壁保護膜105は、前記Si 101のエッチング生成物であるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）によって形成されている。

次に、図1（ｃ）に示すように、O₂ガスと不活性ガスの1つであるAｒガスを用いて励起電力500W真空度 40Paの条件で放電を行い、前記側壁保護膜105を変質した。励起電力と真空度の大きさは特に限定されない。

次に、図1（ｄ）に示すように、前記マスクパターン102と前記側壁保護膜105をマスクとして用い、所定の深さまでエッチングを行った。以下、この工程を第2のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、SF₆及びO₂のガス、励起電力1400W、真空度40Paとした。このエッチングではマスクとの高選択加工のため、イオンエネルギーを下げた低イオンエネルギーとした。本発明では、第１のエッチング工程と第2のエッチング工程におけるエッチング条件が同一であっても、同一でなくてもかまわない。

このように、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105のエッチング耐性を上げるように前記側壁保護膜105を変質する工程を行うことにより、前記Si 101のエッチング種であるFラジカルによる侵食を防止することができ、良好な形状を維持することが可能となる。

前記側壁保護膜105を変質する工程において、O₂ガスを放電することによって、前記側壁保護膜105に含まれるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）が十分に酸化される。十分に酸化されると、前記Si 101を侵食する成分であるFの含有率が減少し、化学量論的に安定でありFラジカルに対してより保護効果のあるSiO₂に近い組成の物質へと改質させることができる。さらにArガスの放電によるArの衝突によって、もともと空隙の多く存在した前記側壁保護膜105の少なくとも表面を空隙のない表面へと硬質化させることができる。これにより、前記側壁保護膜105のエッチング耐性を上げることができ、サイドエッチングによる前記Si 101の侵食を防止し、所定の形状にパターンを形成することが可能となったものである。

本実施の形態は、サイドエッチングの生じやすい高アスペクト比を有するディープトレンチ加工に特に適するが、限定されない。また、本実施の形態では、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105を変質する工程としてO₂ガスとAｒガスの放電を行ったが、O₂ガスのみ或はAｒガスのみであっても同様の効果が得られる。また、不活性ガスはArに限定されず、He，Ne，Xe等でも同様の効果が得られる。本実施の形態によって被加工部材Siに形成されたトレンチ部は、例えば、凹部の側壁にSiN等の絶縁膜を形成し、続いて導電性物質としてp‐Si等を埋め込むことによってDRAMなどのメモリセルのキャパシタとして用いることができる。本実施の形態を用いて形成されたトレンチキャパシタはMOSトランジスタと組み合わせることで、電荷の蓄積と読み出しを行うメモリを構成する。
図２に参考として（ａ）メモリセルの一部回路図（ｂ）メモリセルの一部断面図を示し、（ａ）と（ｂ）の同一部分には同一記号を付して示した。本実施の形態を適用することにより、トレンチ部のサイドエッチングによる付加容量の発生やリーク電流の発生を防止することができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。

（第2の実施の形態）
本実施の形態においては前記第1の実施の形態と同様、Siからなる被加工部材にトレンチを形成した。なお、図面は前記第1の実施の形態と同一のものを用い、同一部分についての詳細な説明は省略する。

まず、図1（ａ）に示すように、被加工部材としてシリコンウェハのSi 101を用い、前記Si 101上にマスク材を塗布し、マスクパターン102を形成した。前記マスクパターン102は、厚さ200ｎｍのSiN 103と厚さ700ｎｍのTEOS 104を用いて形成した。

次に、図1（ｂ）に示すように、マグネトロン型反応性イオンエッチング法によって、前記Si 101の開口部の側壁に反応生成物として側壁保護膜105を堆積させながら、所定の深さよりも浅い2μｍの深さまでエッチング加工を行った。以下、この工程を第１のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、NF₃及びO₂のガス、励起電力1400W、真空度13Paとした。前記Si 101の側壁に堆積した前記側壁保護膜105は、前記Si 101のエッチング生成物であるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）によって形成されている。

次に、図1（ｃ）に示すように、シリコンを載置しているカソードを前記Si 101の加工温度より高温である250度まで昇温し120秒間保持することによって前記側壁保護膜105を変質した。ここで高温とは、前記Si 101の加工温度より高温であることを示すが、20度以上高ければ特によい。例えば、加工温度が60度の場合は、80度以上の高温であれば特によく、十分な効果が得られる。シリコンを保持する時間は特に限定されない。

次に、図1（ｄ）に示すように、前記マスクパターン102と前記側壁保護膜105をマスクとして用い、所定の深さまでエッチングを行った。以下、この工程を第2のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、SF₆及びO₂のガス、励起電力1400W、真空度40Paとした。このエッチングではマスクとの高選択加工のため、イオンエネルギーを下げた低イオンエネルギーとした。本実施の形態に示したように、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105のエッチング耐性を上げるように前記側壁保護膜105を変質する工程を行うことにより、前記Si 101のエッチング種であるFラジカルによる侵食を防止することができ、良好な形状を維持することが可能となる。

前記側壁保護膜105を変質する工程において、高温で保持することによって、前記側壁保護膜105に含まれるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）のうち、SiF_x, SiF_yO_xなどのFを含む揮発性の高い物質が十分に揮発することによって除去される。Ｆを含む物質が除去されると、前記Si 101を侵食する成分であるFの含有率が減少し、Fラジカルに対してより保護効果のある物質へと変質させることができる。これにより、前記側壁保護膜105のエッチング耐性を上げることができ、サイドエッチングによる前記Si 101の侵食を防止し、所定の形状にパターンを形成することが可能となったものである。したがって、本実施の形態を適用することにより、トレンチ部のサイドエッチングによる付加容量の発生やリーク電流の発生を防止することができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。

（第3の実施の形態）
本実施の形態においては前記第1の実施の形態と同様、Siからなる被加工部材にトレンチを形成した。なお、図面は前記第1の実施の形態と同一のものを用い、同一部分についての詳細な説明は省略する。

まず、図1（ａ）に示すように、被加工部材としてシリコンウェハのSi 101を用い、前記Si 101上にマスク材を塗布し、マスクパターン102を形成した。前記マスクパターン102は、厚さ200ｎｍのSiN 103と厚さ700ｎｍのTEOS 104を用いて形成した。

次に、図1（ｂ）に示すように、マグネトロン型反応性イオンエッチング法によって、前記Si101の開口部の側壁に反応生成物として側壁保護膜105を堆積させながら、所定の深さよりも浅い2μｍの深さまでエッチング加工を行った。以下、この工程を第１のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、NF₃及びO₂のガス、励起電力1400W、真空度13Paとした。前記Si 101の側壁に堆積した前記側壁保護膜105は、前記Si 101のエッチング生成物であるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）によって形成されている。

次に、図1（ｃ）に示すように、N₂ガスとArガスを用いて励起電力500W真空度 40Paの条件で放電を行い、前記側壁保護膜105を変質した。
次に、図1（ｄ）に示すように、前記マスクパターン102と前記側壁保護膜105をマスクとして用い、所定の深さまでエッチングを行った。以下、この工程を第2のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、SF₆及びO₂のガス、励起電力1400W、真空度40Paとした。このエッチングではマスクとの高選択加工のため、イオンエネルギーを下げた低イオンエネルギーとした。本実施の形態に示したように、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105のエッチング耐性を上げるように前記側壁保護膜105を変質する工程を行うことにより、前記Si 101のエッチング種であるFラジカルによる侵食を防止することができ、良好な形状を維持することが可能となる。

前記側壁保護膜105を変質する工程において、N₂ガスの放電によるNの衝突によって、前記側壁保護膜105に含まれる SiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）が窒化される。窒化されると、前記Si 101を侵食する成分であるFの含有率が減少するとともに、硬質化しFラジカルに対してより保護効果があるSiNに近い組成の物質へと改質することができる。さらにArガスの放電によるArの衝突によって、もともと空隙の多く存在した前記側壁保護膜105の少なくとも表面を空隙のない表面へと硬質化させることができる。これにより、前記側壁保護膜105のエッチング耐性を上げることができ、サイドエッチングによる前記Si 101の侵食を防止し、所定の形状にパターンを形成することが可能となったものである。

また、本実施の形態では、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105を変質させる工程としてN₂ガスとAｒガスの放電を行ったが、N₂ガスのみ或はAｒガスのみであっても同様の効果が得られる。したがって、本実施の形態を適用することにより、トレンチ部のサイドエッチングによる付加容量の発生やリーク電流の発生を防止することができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。

（第4の実施の形態）
本実施の形態においては前記第1の実施の形態と同様、Siからなる被加工部材にトレンチを形成した。なお、図面は前記第1の実施の形態と同一のものを用い、同一部分についての詳細な説明は省略する。

まず、図1（ａ）に示すように、被加工部材としてシリコンウェハのSi 101を用い、前記Si 101上にマスク材を塗布し、マスクパターン102を形成した。前記マスクパターン102は、厚さ200ｎｍのSiN 103と厚さ700ｎｍのTEOS 104を用いて形成した。

次に、図1（ｂ）に示すように、マグネトロン型反応性イオンエッチング法によって、前記Si 101の開口部の側壁に反応生成物として側壁保護膜105を堆積させながら、所定の深さよりも浅い2μｍの深さまでエッチング加工を行った。以下、この工程を第１のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、NF₃及びO₂のガス、励起電力1400W、真空度13Paとした。前記Si 101の側壁に堆積した前記側壁保護膜105は、前記Si 101のエッチング生成物であるSiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）によって形成されている。

次に、図1（ｃ）に示すように、H₂ガス用いて励起電力500W真空度 40Paの条件で放電を行い、前記側壁保護膜105を変質した。

次に、図1（ｄ）に示すように、前記マスクパターン102と前記側壁保護膜105をマスクとして用い、所定の深さまでエッチングを行った。以下、この工程を第2のエッチング工程とする。エッチング条件は、ソースガスとしてHBｒ、SF₆及びO₂のガス、励起電力1400W、真空度40Paとした。このエッチングではマスクとの高選択加工のため、イオンエネルギーを下げた低イオンエネルギーとした。本実施の形態に示したように、第１のエッチング工程と第2のエッチング工程の間に前記側壁保護膜105のエッチング耐性を上げるように前記側壁保護膜105を変質する工程を行うことにより、前記Si 101のエッチング種であるFラジカルによる侵食を防止することができ、良好な形状を維持することが可能となる。

前記側壁保護膜105を変質する工程において、H₂ガスを放電することによって、前記側壁保護膜105に含まれる SiBr_xもしくはSiF_x及びそれらが酸化されて生じたSiO_x系の物質（SiBr_yO_x，SiF_yO_x，SiO_x）のうちSiF_x，SiF_yO_xなどのFを含む物質に含まれるFがHと結合して除去される。Ｆが除去されると、前記Si 101を侵食する成分であるFの含有率が減少し、Fラジカルに対してより保護効果のある物質へと変質することができる。これにより、前記側壁保護膜105のエッチング耐性を上げることができ、サイドエッチングによる前記Si 101の侵食を防止し、所定の形状にパターンを形成することが可能となったものである。したがって、本実施の形態を適用することにより、トレンチ部のサイドエッチングによる付加容量の発生やリーク電流の発生を防止することができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。

以上、実施の形態1乃至4について各々説明を行ったが、前記側壁保護膜105のエッチング耐性を上げるように前記側壁保護膜105を変質する工程が、前記第1乃至第4の実施の形態に記載した変質工程を組み合わせることによって得られる工程であっても本発明の範囲内であり、同様の効果が得られる。また、前記した前記側壁保護膜105を変質する工程は、１度の実施である必要はなく、複数回に分けて実施してもかまわない。

また、前記側壁保護膜105を変質した後のエッチング工程におけるエッチング条件を変え、前記Si 101の側壁に前記側壁保護膜105とは別の第2の側壁保護膜を形成するような条件でエッチング工程を行ってもよい。この場合、次に、前記第2の側壁保護膜に対して、再度前記した変質工程を行い、前記第2の側壁保護膜をマスクとして用いて、所定の形状にパターンを形成する前記第2のエッチング工程を行うことができ、同様の効果を得ることができる。

このように、側壁保護膜の変質は必要に応じて何度行ってもよく、微細加工の際に要求されるさらに高いアスペクト比を有する被加工部材のトレンチ加工や、高選択性を有する被加工部材の加工が可能となる。さらに、前記側壁保護膜105をフッ素成分の一部を除去する、または酸化或は窒化する、または硬質化することによって変質する工程は、プラズマ照射を行うことによって変質する工程に限定されない。例えば、酸素ガス、窒素ガス、不活性ガスのうちいずれか1つ以上を含むガス、或はそれらのガスの構成原子を含むガスを用いて、紫外線照射や電離放射線照射を行っても同様の効果が得られる。

本発明の第1乃至第4の実施の形態における半導体装置の製造方法の工程を示す一部断面図である。 本発明の第1乃至第4の実施の形態における半導体装置の製造方法によって製造された半導体デバイスの一例であり、（ａ）はDRAMのメモリセルの一部回路図、（ｂ）はDRAMのメモリセルの一部断面図である。 従来の半導体装置の製造方法の工程を示す一部断面図である。

符号の説明

101…Si
102…マスクパターン
103…SiN
104…TEOS
105…側壁保護膜
301…トレンチキャパシタ
302…SiN
303…p-Si
304…MOSトランジスタ
305…SiO₂
306…拡散層
307…ワード線
308…ビット線
309…Si
310…層間絶縁膜
401…Si
402…マスクパターン
403…SiN
404…TEOS
405…側壁保護膜

Claims (8)

1. 被加工部材上にマスクパターンを形成する工程と、
   前記マスクパターンを用いて前記被加工部材をエッチングして、開口部を形成するエッチング工程とを具備した半導体装置の製造方法において、
   前記エッチング工程は、前記開口部の側壁に側壁保護膜を形成しながら所定の深さより浅く、ドライエッチングして前記開口部を形成する第１のエッチング工程と、
   前記側壁保護膜のエッチング耐性を上げるように、前記側壁保護膜を変質する工程と、
   前記マスクパターンと変質した前記側壁保護膜をマスクとして用いて、前記開口部を所定の深さまで、ドライエッチングする第2のエッチング工程と、
   を具備したことを特徴とする半導体装置の製造方法。
2. 前記側壁保護膜を変質する工程は、前記側壁保護膜中に含まれるフッ素成分の一部を除去することによって変質する工程であることを特徴とする請求項1記載の半導体装置の製造方法。
3. 前記側壁保護膜を変質する工程は、前記側壁保護膜を酸化或は窒化する工程であることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
4. 前記側壁保護膜を変質する工程は、前記側壁保護膜を硬質化することによって変質する工程であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
5. 前記側壁保護膜を変質する工程は、前記側壁保護膜に対してプラズマを照射することによって変質する工程であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
6. 前記側壁保護膜を変質する工程は、前記側壁保護膜を前記被加工部材の加工温度より高温で保持することによって変質する工程であることを特徴とする請求項1，2，4のいずれか1項に記載の半導体装置の製造方法。
7. 前記側壁保護膜を変質する工程は、前記側壁保護膜を前記被加工部材の加工温度より高温で保持する工程とプラズマを照射する工程とを具備していることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
8. 前記プラズマは、酸素プラズマ、窒素プラズマ、水素プラズマ及び不活性ガスプラズマのうち少なくとも1つ以上を含むプラズマであること特徴とする請求項5または請求項7に記載の半導体装置の製造方法。

Images