JP2010287857A - 半導体装置、その製造方法及び表示装置 - Google Patents
半導体装置、その製造方法及び表示装置 Download PDFInfo
- Publication number
- JP2010287857A JP2010287857A JP2009142594A JP2009142594A JP2010287857A JP 2010287857 A JP2010287857 A JP 2010287857A JP 2009142594 A JP2009142594 A JP 2009142594A JP 2009142594 A JP2009142594 A JP 2009142594A JP 2010287857 A JP2010287857 A JP 2010287857A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- laminated structure
- diffusion region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基材10上にポリシリコン半導体薄膜13を形成する工程と、ポリシリコン半導体薄膜13にチャネル、ソース拡散及びドレイン拡散の各領域を形成する工程と、ポリシリコン半導体薄膜13上に絶縁膜前駆体14’を形成する工程と、絶縁膜前駆体14’に紫外線27照射をする工程と、ポリシリコン半導体薄膜13及び絶縁膜14からなる積層構造物をアイランド化する工程と、アイランド化した積層構造物の側壁部分17を絶縁性物質16で覆う工程と、絶縁膜14上にゲート電極15gを形成するとともに、絶縁膜14に形成したコンタクトホール26を介してソース拡散領域13s及びドレイン拡散領域13dに接続するソース電極15s及びドレイン電極15dを形成する工程と、を有する。
【選択図】図1
Description
前記アイランド化する工程は、前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、パターン周囲の各辺にテーパー状傾斜面を有するレジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、部分アッシングによって前記レジストパターンを縮小し、該レジストパターンを前記積層構造物の各辺から後退させて該積層構造物の周縁表面を露出させるサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、アイランド化した前記積層構造物の全面を絶縁性物質で覆うサブ工程と、前記アイランド化する工程で用いる縮小したレジストパターンをリフトオフするサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、ように構成する。
前記アイランド化する工程は、前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、レジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、アイランド化した前記積層構造物の全面を感光性の絶縁性物質で覆うサブ工程と、前記絶縁性物質を基材側から該基材を劣化させない光で露光するサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、ように構成する。
本発明に係る半導体装置1は、図1及び図2に示すように、基材10と、基材10上に形成された、チャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dを有するポリシリコン半導体薄膜13と、ポリシリコン半導体薄膜13のチャネル領域13c上に形成されたゲート絶縁膜14gと、ポリシリコン半導体薄膜13のソース側拡散領域13sとドレイン側拡散領域13dにコンタクトホール26を有して形成された絶縁膜14と、ゲート絶縁膜14g上に形成されたゲート電極15gと、ソース側拡散領域13s及びドレイン側拡散領域13dにコンタクトホール26を介してそれぞれ接続したソース電極13s及びドレイン電極13dと、ポリシリコン半導体薄膜13及び絶縁膜14からなる積層構造物の周りの側壁部分17を覆う絶縁性物質16と、を少なくとも有するトップゲート・トップコンタクト構造の薄膜トランジスタ(TFT)である。そして、この半導体装置1は、ゲート絶縁膜14g及び絶縁膜14が紫外線照射によって反応してなる酸化ケイ素膜であり、積層構造物(ポリシリコン半導体薄膜13及び絶縁膜14からなる)が酸化ケイ素膜を形成した後にアイランド化されてなるように形成されていることを特徴とする。
本発明に係る半導体装置1の製造方法は、図3〜図7に示すように、基材10上にポリシリコン半導体薄膜13を形成する工程と、ポリシリコン半導体薄膜13にチャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13sを形成する工程と、ポリシリコン半導体薄膜13の上に絶縁膜前駆体14’を形成する工程と、絶縁膜前駆体14’に紫外線を照射して絶縁膜14gを形成する工程と、ポリシリコン半導体薄膜13及び絶縁膜14gからなる積層構造物20をアイランド化する工程と、アイランド化した積層構造物20の少なくとも側壁部分17を絶縁性物質16で覆う工程と、絶縁膜14g上にゲート電極15gを形成するとともに、絶縁膜14gに形成したコンタクトホール26を介してソース側拡散領域13s及びドレイン側拡散領域13dにそれぞれ接続するソース電極15s及びドレイン電極15dを形成する工程と、をその順で有する。
以下においては、図1に示す半導体装置1を例にして、図3〜図7に示した製造工程A〜Qの順に説明するが、本発明の半導体装置1の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。
Si(OMe)4+hν→(Si+4O+4Me)*→α−SiO2+2MeOMe
上記した本発明に係る半導体装置1を表示装置が有する表示素子部のアクティブ駆動素子として用いることにより、本発明に係る表示装置を構成することができる。表示素子部については、液晶表示素子、EL素子又は電気泳動素子とすることができ、それぞれ液晶表示装置、EL表示装置、電子ペーパーとすることができる。
基材10として厚さ0.5mmのPEN樹脂基板を用い、その上に、下地膜11として酸化ケイ素からなる厚さ500nmのバッファー膜(シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層)を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ50nmのノンドープアモルファスシリコン膜13aを形成した。その後、全面にレーザー光(XeClエキシマレーザー、300Hz発振、照射面でのエネルギー密度325mJ/cm2、レーザーパルス幅20nsec)を照射してポリシリコン膜13に変化させた。このポリシリコン膜13の上にフォトリソグラフィによりイオン注入マスク23として作用するイオン注入マスク23を形成した後、イオン注入し(Pイオンを10keVの加速電圧で、5×1014イオン/cm2注入)、ポリシリコン膜13の開口部をソース側拡散領域13s、ドレイン側拡散領域13dとした。引き続いて、イオン注入マスク23を除去した。
実施例1において、ポリシリコン膜13上に形成した絶縁膜前駆体14’に紫外線を照射して絶縁膜14を形成した後、図6(I)に示すようにテーパー状傾斜面を持たないレジストパターン28を形成し、その後、ドライエッチングによって、ポリシリコン半導体薄膜13と絶縁膜14とをアイランド化した。アイランド化は、まず絶縁膜14をCF4:45sccm、酸素:5sccm、100W、5Pa、3分の条件でエッチングし、続いてポリシリコン半導体薄膜13をSF6ガス:50sccm、100W、10Pa、3分の条件でドライエッチングして行った。次いで、エッチング条件を変更して、レジストパターン28を除去した。
プラスチック基材10をポリシリコン膜13で遮光した場合(A)と遮光しない場合(B)の対比実験を行った。プラスチック基板10として、厚さ0.5mmのPEN樹脂基板とポリイミド樹脂基板を用いた。
10 基材
11 下地膜
13 ポリシリコン半導体薄膜(ポリシリコン膜)
13a アモルファスシリコン膜
13s ソース側拡散領域
13c チャネル領域
13d ドレイン側拡散領域
14 絶縁膜
14’ 絶縁膜前駆体
14g ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
16 絶縁性物質
17 側壁部分
18 保護膜
19 周縁表面
20 積層構造物
22 レーザーアニール
23 イオン注入マスク
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 紫外線
28 レジストパターン
28’ 部分アッシング後のレジストパターン
29 露光光
30 高圧水蒸気処理
W 絶縁性物質が覆う積層構造物の周縁端部の幅
W’ 部分アッシングでレジストパターンが後退した後の積層構造物の周縁表面の幅
θ テーパー状傾斜面の角度
Claims (10)
- 基材上にポリシリコン半導体薄膜を形成する工程と、
前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成する工程と、
前記ポリシリコン半導体薄膜の上に絶縁膜前駆体を形成する工程と、
前記絶縁膜前駆体に紫外線を照射して絶縁膜を形成する工程と、
前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物をアイランド化する工程と、
アイランド化した前記積層構造物の少なくとも側壁部分を絶縁性物質で覆う工程と、
前記絶縁膜上にゲート電極を形成するとともに、前記絶縁膜に形成したコンタクトホールを介して前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、
をその順で有することを特徴とする半導体装置の製造方法。 - 前記アイランド化する工程は、
前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、パターン周囲の各辺にテーパー状傾斜面を有するレジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、部分アッシングによって前記レジストパターンを縮小し、該レジストパターンを前記積層構造物の各辺から後退させて該積層構造物の周縁表面を露出させるサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、
アイランド化した前記積層構造物の全面を絶縁性物質で覆うサブ工程と、前記アイランド化する工程で用いる縮小したレジストパターンをリフトオフするサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、請求項1に記載の半導体装置の製造方法。 - 前記アイランド化する工程は、
前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、レジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、
アイランド化した前記積層構造物の全面を感光性の絶縁性物質で覆うサブ工程と、前記絶縁性物質を基材側から該基材を劣化させない光で露光するサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、請求項1に記載の半導体装置の製造方法。 - 前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含む、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記紫外線の光源が、高輝度放電灯である、請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
- 基材と、
前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、
前記ポリシリコン半導体薄膜のチャネル領域上に形成されたゲート絶縁膜と、
前記ポリシリコン半導体薄膜のソース側拡散領域とドレイン側拡散領域にコンタクトホールを有して形成された絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース側拡散領域及びドレイン側拡散領域に前記コンタクトホールを介してそれぞれ接続したソース電極及びドレイン電極と、
前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物の周りの側壁部分を覆う絶縁性物質と、を少なくとも有し、
前記ゲート絶縁膜及び前記絶縁膜が紫外線照射によって反応してなる酸化ケイ素膜であり、前記積層構造物が該酸化ケイ素膜を形成した後にアイランド化されてなることを特徴とする半導体装置。 - 前記積層構造物の周りの側壁部分を覆う絶縁性物質が、該積層構造物の周縁表面をも連続的に覆う、請求項6に記載の半導体装置。
- 前記絶縁性物質が覆う前記積層構造物の周縁表面が、該積層構造物の各辺から5μm以下の領域である、請求項7に記載の半導体装置。
- 前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含む、請求項6〜8のいずれか1項に記載の半導体装置。
- 請求項1〜5のいずれか1項に記載の製造方法で製造されてなる半導体装置を備えた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142594A JP5499525B2 (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142594A JP5499525B2 (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010287857A true JP2010287857A (ja) | 2010-12-24 |
JP5499525B2 JP5499525B2 (ja) | 2014-05-21 |
Family
ID=43543311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009142594A Expired - Fee Related JP5499525B2 (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499525B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070082A (ja) * | 2013-09-27 | 2015-04-13 | 富士フイルム株式会社 | 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ |
US9412846B2 (en) | 2013-11-14 | 2016-08-09 | Samsung Display Co., Ltd. | Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685258A (ja) * | 1992-09-03 | 1994-03-25 | Fuji Xerox Co Ltd | 薄膜トランジスタとその製造方法 |
JPH0969631A (ja) * | 1995-08-30 | 1997-03-11 | Sharp Corp | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 |
JPH11284189A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法、ならびにアクティブマトリックス基板およびその製造方法、液晶装置 |
JP2002141508A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JP2003115591A (ja) * | 2001-10-05 | 2003-04-18 | Sony Corp | Soi型mosトランジスタの製造方法 |
JP2003338506A (ja) * | 2002-05-21 | 2003-11-28 | Nec Corp | 薄膜トランジスタの製造方法 |
JP2008124431A (ja) * | 2006-07-14 | 2008-05-29 | Air Products & Chemicals Inc | 薄膜トランジスタ用の絶縁体または平坦化層としての低温ゾルゲルシリケート |
JP2009117404A (ja) * | 2007-11-01 | 2009-05-28 | Dainippon Printing Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
-
2009
- 2009-06-15 JP JP2009142594A patent/JP5499525B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685258A (ja) * | 1992-09-03 | 1994-03-25 | Fuji Xerox Co Ltd | 薄膜トランジスタとその製造方法 |
JPH0969631A (ja) * | 1995-08-30 | 1997-03-11 | Sharp Corp | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 |
JPH11284189A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法、ならびにアクティブマトリックス基板およびその製造方法、液晶装置 |
JP2002141508A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JP2003115591A (ja) * | 2001-10-05 | 2003-04-18 | Sony Corp | Soi型mosトランジスタの製造方法 |
JP2003338506A (ja) * | 2002-05-21 | 2003-11-28 | Nec Corp | 薄膜トランジスタの製造方法 |
JP2008124431A (ja) * | 2006-07-14 | 2008-05-29 | Air Products & Chemicals Inc | 薄膜トランジスタ用の絶縁体または平坦化層としての低温ゾルゲルシリケート |
JP2009117404A (ja) * | 2007-11-01 | 2009-05-28 | Dainippon Printing Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070082A (ja) * | 2013-09-27 | 2015-04-13 | 富士フイルム株式会社 | 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ |
US9412846B2 (en) | 2013-11-14 | 2016-08-09 | Samsung Display Co., Ltd. | Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same |
Also Published As
Publication number | Publication date |
---|---|
JP5499525B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4627961B2 (ja) | 半導体装置の作製方法 | |
US8216876B2 (en) | Method for manufacturing flexible semiconductor substrate | |
US6677221B2 (en) | Semiconductor device and the fabricating method therefor | |
WO2015043169A1 (zh) | 柔性显示基板及其制备方法、柔性显示装置 | |
JP2005202398A (ja) | フレキシブルディスプレイおよびその製造方法 | |
TW200425486A (en) | Semiconductor device and manufacturing method thereof | |
WO2015143839A1 (zh) | 氧化物薄膜晶体管阵列基板的制造方法 | |
WO2011045960A1 (ja) | 薄膜トランジスタ、その製造方法及びそれを含む表示装置 | |
JP5515266B2 (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP5499525B2 (ja) | 半導体装置の製造方法及び表示装置 | |
KR100661104B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
WO2010064343A1 (ja) | 半導体装置及びその製造方法 | |
JP2006209130A (ja) | 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法 | |
US6921685B2 (en) | Method of fabricating thin film transistor | |
KR100988084B1 (ko) | 박막 트랜지스터 제조방법 | |
JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
JP2006324368A (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP2007311541A (ja) | 基板装置およびその製造方法 | |
JP5515276B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP5125436B2 (ja) | 半導体装置の製造方法 | |
JP4466423B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
JP2008028001A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4689155B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5499525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |