JP2010282113A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、駆動法の工夫により発光効率を向上させ、かつ表示品質（表示ムラ）を改善する駆動技術を提供する。
【解決手段】少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、単セルにおけるサステイン放電発光が少なくとも２つのピークを有するものを含み、前記２つのピークの大小が時間的に逆転することを特徴とする。
【選択図】図１

Description

本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：以下、ＰＤＰと称する）を用いたプラズマディスプレイ装置に関し、特に、表示品質（表示ムラ）を改善し、かつ発光効率を向上させる装置に適用して有効な技術に関する。

プラズマディスプレイパネル（ＰＤＰ）を用いたプラズマディスプレイ装置の１種であるプラズマテレビ（ＰＤＰ−ＴＶ）は液晶テレビ（ＬＣＤ−ＴＶ）とともに大画面テレビ市場を分け合っている。

図１６は従来の３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。図１６に示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即ち、前面基板５１および背面基板５８が対向配置され、それらの間隙が放電空間６３となる。放電空間６３には、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入されている。放電ガスとしては、Ｎｅ、Ｘｅ混合ガスを用いるのが一般的である。Ｈｅ或いはＡｒ等のガスを混合する場合もある。

表示面としての前面基板５１の下面には、主に表示発光のためのサステイン放電を行なうサステイン電極対が形成されている。このサステイン電極対はＸ電極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透明電極と透明電極の導電性を補う高導電率の不透明電極から構成される。即ち、Ｘ電極６４−１、６４−２は、Ｘ透明電極５２−１、５２−２と、不透明なＸバス電極５４−１、５４−２とから構成され、Ｙ電極６５−１、６５−２は、Ｙ透明電極５３−１、５３−２と、不透明なＹバス電極５５−１、５５−２とから構成される。又、Ｘ電極を共通電極、Ｙ電極を独立電極とする場合が多い。通常、Ｘ、Ｙ電極の放電間隙Ｌｄｇは放電開始電圧が高くならないように狭く、隣接間隙Ｌｎｇは隣接放電セルとの誤放電を防止するように広く設計される。

これらサステイン電極は、前面誘電体５６によって被覆され、この前面誘電体５６の表面には酸化マグネシウム（ＭｇＯ）等の保護膜５７が形成される。ＭｇＯは耐スパッタ性、二次電子放出係数が高いため、前面誘電体５６を保護し、放電開始電圧を低下させる。

一方、背面基板５８の上面には、サステイン電極（Ｘ電極、Ｙ電極）と直交方向に、アドレス放電のためのアドレス電極（Ａ電極とも呼ぶ）５９が設けられている。このＡ電極５９は背面誘電体６０によって被覆される。この背面誘電体６０の上には隔壁６１がＡ電極５９の間の位置に設けられている。更に、隔壁６１の壁面と背面誘電体６０の上面によって形成される凹領域内には蛍光体６２が塗布されている。この構成において、サステイン電極対とＡ電極との交差部が１つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤（Ｒ）、緑（Ｇ）、青色（Ｂ）の各蛍光体が塗布された３種の放電セルを一組として１画素を構成する。

図１６中の矢印Ｄ１の方向から見た放電セル１個分の断面図を図１７に、図１６中の矢印Ｄ２の方向から見た放電セル１個分の断面図を図１８に示す。尚、図１６において、セルの境界は概略点線で示す位置である。図１８中、符号６６は電子、６７は正イオン、６８は正の壁電荷、６９は負の壁電荷を示す。

次に、この例のＰＤＰの動作について説明する。

ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。

図１９はＰＤＰ装置の基本構成を示すブロック図である。上記ＰＤＰ（プラズマディスプレイパネル、又はパネルとも呼ぶ）９１は、プラズマディスプレイ装置１００に組み込まれる。ＰＤＰ９１はパネル内の電極群と外部回路の接続部となるＸ電極端子部９２、Ｙ電極端子部９３、及びＡ電極端子部９４を通じてＸ、Ｙ、Ａ各電極に電圧を与えるＸ駆動回路９５、Ｙ駆動回路９６、及びＡ駆動回路９７からなる駆動回路９８に接続される。駆動回路９８は、画像源９９から表示画面の画像信号を受取り、駆動電圧に変換してＰＤＰ９１の各電極に供給する。

階調表示方式としてＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ−Ｐｅｒｉｏｄ Ｓｅｐａｒａｔｉｏｎ）を用いた駆動電圧の具体的な例を図２０に示す。図２０の（ａ）は、図１６に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャートを示す図である。図２０の（ｂ）は、図２０の（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図である。Ｘ電極、Ｙ電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図２０の（ｃ）は、図２０の（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステイン電圧とアドレス電極に印加されるアドレス電圧を示す図である。

１ＴＶフィールド期間７０は複数の異なる発光回数を持つサブフィールド７１〜７８に分割されている。この状態を、図２０の（ａ）中の（Ｉ）に示す。

各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、２進法に基づく輝度の重みをもった８個のサブフィールドを設けた場合、３原色表示用放電セルはそれぞれ２８（＝２５６）階調の輝度表示が得られ、約１６７８万色の色表示ができる。

各サブフィールドは、図２０の（ａ）中の（ＩＩ）に示すように、次の３つの期間を有する。第１は放電セルを初期状態に戻すリセット期間７９、第２は発光する放電セルを選択するアドレス期間８０、そして、第３はサステイン期間８１である。

図２０の（ｂ）は、図２０の（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４、およびＹ電極６５に印加される電圧波形（サステイン電圧波形）を示す図である。波形８２はアドレス期間８０に於ける１本のＡ電極５９に印加する電圧波形（Ａ電圧波形）、波形８３はＸ電極６４に印加する電圧波形（Ｘ電圧波形）、８４、８５はそれぞれＹ電極６５のｉ番目と（ｉ＋１）番目に印加する電圧波形（Ｙ電圧波形）である。これに対する、それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２（Ｖ）である。

図２０の（ｂ）に示すように、Ｙ電極６５のｉ行目にスキャンパルス８６が印加された時、電圧Ｖ０のＡ電極５９との交点に位置するセルではＹ電極とＡ電極の間、次いでＹ電極とＸ電極の間にアドレス放電が起こる。グランド電位のＡ電極５９との交点に位置するセルではアドレス放電は起こらない。Ｙ電極の（ｉ＋１）行目にスキャンパルス８７が印加された場合も同様である。

アドレス放電が起こった放電セルでは、図１８に示すように、放電で生じた電荷（壁電荷）がＸ、Ｙ電極を覆う誘電体膜５６および保護膜５７の表面に形成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発生する。前述したように、図１８中、符号６６は電子、６７は正イオン、６８は正の壁電荷、６９は負の壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間８１でのサステイン放電の有無を決める。

図２０の（ｃ）は、図２０の（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステイン電圧を示す図である。Ｘ電極には電圧波形８８のサステイン電圧が、Ｙ電極には電圧波形８９のサステイン電圧が印加される。いずれも、電圧値はＶ３（Ｖ）である。Ａ電極５９には、電圧波形９０の駆動電圧が印加され、サステイン期間内は一定電圧（Ｖ４）に保持される。尚、この電圧Ｖ４は、グランド電位の場合もある。Ｖ３の電圧のサステインパルス電圧が交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は反転を繰り返す。このＶ３の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。

アドレス放電が起こった放電セルの１番目のサステイン電圧パルスにおいて、放電が起り逆極性の壁電荷がある程度蓄積するまで放電は続く。この放電の結果、蓄積された壁電圧は２番目の反転した電圧パルスを支援する方向に働き、再び放電が起こる。３番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのＸ電極とＹ電極の間には、印加電圧パルス数分の維持放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、従来のＰＤＰ装置の基本構成及びその駆動方法である。

また、サステイン期間の駆動方法はサステイン電圧波形に依存する。典型的な駆動方法は、サステイン電圧波形として矩形パルスを用いたものであるが、これ以外の主な光効率を向上させる駆動技術として下記のごときものを挙げることが出来る。

（１）特開２００５−１０３９８号公報（特許文献１）。サステイン電極に外部電源により２段階の電圧を印加して前置放電とその後に引き続いて行なう本放電の少なくとも２段階でサステイン放電を発生させる２段放電駆動に関する発明である。この駆動により、低放電空間電圧での放電を実現し発光効率の向上を図っている。

（２）特開２００２−１３２２１５号公報（特許文献２）。サステイン電極に電力回収回路を利用して第１の放電を発生させた後に第２の放電を発生させる。第１の放電は、ＰＤＰの容量電流をコンデンサに回収、放出する電力回収回路に含まれるコイルのインダクタンスＬｒとパネル容量ＣｐによるＬＣ共振を利用する。すなわち、第１の放電は、このＬＣ共振により電圧が上昇して極大値から極小値へ降下する過程で発生する。電圧が極大値から極小値に降下する過程で、第１の放電が弱まり始めた瞬間から電流制限により紫外線放出量の飽和が緩和され始め、その後放電電流に対する紫外線の飽和が少なくなるために発光効率が向上するとしている。

しかし、上記２例とも駆動による表示ムラの改善方法に関しては考慮されていなかった。

特開２００５−１０３９８号公報 特開２００２−１３２２１５号公報

ＰＤＰのサステイン期間において従来駆動波形による駆動では、表示負荷率に依存する表示ムラが発生して表示品質が低下する問題があった。

そこで、本発明の目的は、プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、駆動法の工夫により発光効率を向上させ、かつ表示品質（表示ムラ）を改善する駆動技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

表示ムラには、大別すると色ムラと粒状ムラがある。色ムラは特に全白表示において画面が部分的に色付いて見える表示ムラ、粒状ムラは全白表示を含む様々な表示において周囲に比べて明るい輝点が粒状に発生する表示ムラである。以下、輝点の周囲のより暗い部分を輝点に対して暗点と呼ぶことにする。

表示ムラが表示負荷率に大きく依存することから、表示ムラが駆動回路に大きく依存していると考えられる。そこで、駆動方法による表示ムラ改善の指針を得るため、表示ムラ発生のメカニズムを調査した。

図２はサステイン期間の従来駆動波形（サステイン電圧波形）と１つのセルでの理想的な放電発光波形を示す。図２の上から、放電発光波形、Ｘ電圧（Ｖｘ）とＹ電圧（Ｖｙ）の差分（Ｖｘ−Ｖｙ）波形を示す。Ｖｘ−Ｖｙ波形においてＶｓへの立上り、−Ｖｓへの立下り直後に放電発光する。しかし、表示ムラの発生した画面における発光はこれと異なる。

図３に、全白表示で典型的な粒状ムラの発生した画面における暗点（Ａ）と輝点（Ｂ）での発光とＶｘ−Ｖｙ波形を示す。図２とは異なり、Ｖｘ−Ｖｙ波形が放電電流による回路、配線、パネル等のインダクタンス、容量の影響を受けて変形している。Ｖｘ−Ｖｙ波形は電圧降下（ａ）した後、オーバーシュート（ｂ）している。暗点セルの発光（Ａ）は放電タイミングが早く、この放電による電圧降下のために低電圧で放電するため強度が弱くなり、暗点となる。一方、輝点セルの発光（Ｂ）はタイミングが遅く、オーバーシュートした電圧で放電するため強度が強くなり、輝点となる。

表示ムラ発生のメカニズムを調査した結果、以下のことが分かった。

（１）粒状ムラの発生メカニズムでは、輝点セルの放電開始電圧が暗点セルより低いため、暗点セルの放電が先に（図３のａ）始まる。サステイン電圧が降下（図３のａ）して、遅れて放電開始しようとした輝点セルの放電がさらに遅れる。サステイン電圧がオーバーシュートしたタイミング（図３のｂ）で放電するため、輝点セルの放電が強くなり明るくなる。

（２）暗点では、暗点セルの放電開始電圧が周囲のセルより低くないため、着目する暗点セルとほぼ同時に周囲のセルの放電が始まる。このため、周囲セルの放電が強くならず周囲も含めて暗点となる。

（３）色ムラの発生メカニズムでは、色ムラとして部分的に緑っぽくなる緑ムラを例に説明する。緑ムラの発生メカニズムは、粒状ムラの発生メカニズムにおいて輝点セルをＧセルに、暗点セルをＲ、Ｂセルに置き換えたものと考えた。すなわち、Ｇセルの放電開始電圧が高いために、電圧オーバーシュートしたタイミング（図３のｂ）で放電するため、明るくなる。Ｒ、Ｂセルは放電開始電圧が低いために、放電が早く始まり低い電圧（図３のａ）で放電するため、暗くなる。

また、２段放電駆動においても条件により表示ムラが発生する。輝点と暗点の放電のタイミングはほぼ同じであるが、前置放電、本放電の強度が違っている。すなわち、輝点では電圧の高いタイミングの本放電が強いために全体として放電が強くなり、暗点では電圧の低いタイミングの前置放電が強いために全体として放電が弱くなる。この場合も含めて、輝点、暗点の違いは放電タイミングの違いと表現する。

以上のように、セルによって放電開始電圧が異なり、放電タイミングが異なった点で固定されることが、表示ムラ発生の原因である。

したがって、表示ムラを駆動的に解決するためには、放電タイミングをセルごとに固定させないようにすればよい。すなわち、課題を解決するための手段は、放電タイミングをばらつかせることである。２段放電では、前置放電と本放電の強度を時間的にばらつかせることである。これにより、輝点、暗点であったセルの輝度が平均化され表示ムラが軽減できる。そのために、駆動波形のシーケンスと波形パラメータを表示負荷率によって最適化する。

本書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。

本発明の骨子は次のようなプラズマディスプレイ装置である。

（１）少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、単セルにおけるサステイン放電発光が少なくとも２つのピークを有するものを含み、前記２つのピークの大小が時間的に逆転することを特徴とするプラズマディスプレイ装置。

（２）少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、サブフィールド（ＳＦ）駆動によるＳＦごとの表示負荷率を検出するＳＦ負荷率検出回路と、サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記ＳＦ負荷率検出回路で検出した各ＳＦの表示負荷率と対応させるＳＦ負荷率−シーケンス対応付け回路と、前記ＳＦ負荷率−シーケンス対応付け回路からの情報を用いて各ＳＦのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。

（３）前記（１）に記載のプラズマディスプレイ装置において、サブフィールド（ＳＦ）駆動によるＳＦごとの表示負荷率を検出するＳＦ負荷率検出回路と、サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記ＳＦ負荷率検出回路で検出した各ＳＦの表示負荷率と対応させるＳＦ負荷率−シーケンス対応付け回路と、前記ＳＦ負荷率−シーケンス対応付け回路からの情報を用いて各ＳＦのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。

（４）前記（１）または（２）に記載のプラズマディスプレイ装置において、サブフィールド（ＳＦ）駆動によるＳＦごとの表示負荷率を検出するＳＦ負荷率検出回路と、前記ＳＦ負荷率検出回路で検出した各ＳＦの表示負荷率と波形パラメータを対応させるＳＦ負荷率−波形パラメータ対応付け回路と、前記ＳＦ負荷率−波形パラメータ対応付け回路からの情報を用いて各ＳＦのサステイン電圧波形パラメータを決定する波形パラメータ変更回路とを有することを特徴とするプラズマディスプレイ装置。

（５）前記（２）に記載のプラズマディスプレイ装置において、ひとつのＳＦ中のサステイン放電において、サステイン放電における繰返し単位に含まれる駆動波形の種類として、少なくとも電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形と、第一の電圧と、前記第一の電圧より低い第二の電圧を有する駆動波形とを含むことを特徴とするプラズマディスプレイ装置。

（６）前記（５）に記載のプラズマディスプレイ装置において、前記第一の電圧と前記第二の電圧を有する駆動波形は、前記電力回収期間の後前記第二の電圧に立ち上がり前記第一の電圧に立上がる駆動波形であり、電力回収回路のスイッチ信号のオン期間ＬＤ、前記ＬＤオンから前記第二の電圧のスイッチ信号のオンまでの期間ＰＤ、前記ＬＤオンから前記第一の電圧のスイッチ信号のオンまでの期間ＣＤを波形パラメータとして、ＳＦごとの表示負荷率に応じて前記波形パラメータを変化させることを特徴とするプラズマディスプレイ装置。

（７）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が６０％以上では、前記表示負荷率が２０〜５０％よりも前記ＰＤを短く設定することを特徴とするプラズマディスプレイ装置。

（８）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が６０％以上では、前記ＰＤを１６０ｎｓ以下に設定することを特徴とするプラズマディスプレイ装置。

（９）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が６０％以上では、前記ＰＤを１３０ｎｓ以下に設定することを特徴とするプラズマディスプレイ装置。

（１０）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が２０〜４０％では、前記ＰＤを２００〜４００ｎｓに設定することを特徴とするプラズマディスプレイ装置。

（１１）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が２０〜４０％では、前記ＰＤを２５０ｎｓ以上に設定することを特徴とするプラズマディスプレイ装置。

（１２）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が２０％までは、前記表示負荷率が低くなるほど前記ＣＤを大きく設定することを特徴とするプラズマディスプレイ装置。

（１３）前記（６）に記載のプラズマディスプレイ装置において、前記表示負荷率が２０％までは、前記表示負荷率が低くなるほど前記ＬＤを大きく設定することを特徴とするプラズマディスプレイ装置。

（１４）前記（２）に記載のプラズマディスプレイ装置において、電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形のうち、前記電力回収期間の短い駆動波形をＦ、前記電力回収期間の長い駆動波形をＢとし、第一の電圧と前記第一の電圧より低い第二の電圧を有する駆動波形をＷとして、繰返し単位に含まれる駆動波形がＷ、Ｆ、Ｂ、Ｗのように、Ｗの間にＦ、Ｂが挟まれる順番であることを特徴とするプラズマディスプレイ装置。

（１５）前記（１）〜（４）のいずれか１項に記載のプラズマディスプレイ装置において、第二の電圧のスイッチがサステイン電極対の一方の駆動回路のみに設置されたことを特徴とするプラズマディスプレイ装置。

（１６）前記（２）に記載のプラズマディスプレイ装置において、電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形のうち、前記電力回収期間の短い駆動波形をＦ、前記電力回収期間の長い駆動波形をＢとし、第一の電圧と前記第一の電圧より低い第二の電圧を有する駆動波形をＷとして、繰返し単位に含まれる駆動波形がＷ、Ｆ、Ｗ、Ｂのように、Ｗの間にＦまたはＢが挟まれる順番であることを特徴とするプラズマディスプレイ装置。

（１７）前記（３）に記載のプラズマディスプレイ装置において、シーケンス変更の際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。

（１８）前記（４）に記載のプラズマディスプレイ装置において、波形パラメータ切り替えの際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。

（１９）前記（６）に記載のプラズマディスプレイ装置において、第一の電圧電源に正側の第二の電圧を接続しスイッチに接続し、サステイン電圧波形の立下りのタイミングで放電することを特徴とするプラズマディスプレイ装置。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、代表的なものによって得られる効果は、発光効率を向上させながら表示ムラを改善させるプラズマディスプレイ装置を提供出来る効果がある。

本発明の実施の形態１のプラズマディスプレイ装置のサステイン電圧波形と発光波形を示す図である。 サステイン期間の従来駆動波形と理想的な放電発光波形を示す図である。 従来駆動による全白表示で典型的な粒状ムラの発生した画面における発光とＶｘ−Ｖｙ波形を示す図である。 本発明の実施の形態１のＰＤＰ装置の概略構成を示すブロック図である。 本発明の実施の形態１のサステイン電圧波形を発生させるためのサステイン駆動回路を示す回路図である。 本発明の実施の形態１のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号を示すタイミングチャートである。 本発明の実施の形態１のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの例を示す図である。 本発明の実施の形態１の２段放電駆動の波形パラメータをタイミング信号として新たに定義したものを示す図である。 本発明の実施の形態１の表示負荷率に対して発光効率向上を維持しながら、表示ムラを改善させたときの２段放電駆動波形の最適波形パラメータを示す図である。 本発明の実施の形態１の全白表示において、２段放電駆動の波形パラメータの最適化により、表示ムラが軽減できた際の発光波形の例を示す図である。 本発明の実施の形態２のサステイン電圧波形と発光波形を示す図である。 本発明の実施の形態２のサステイン駆動回路を示す回路図である。 本発明の実施の形態２のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号を示すタイミングチャートである。 本発明の実施の形態２のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルを示す図である。 本発明の実施の形態２のＳＦ負荷率−波形パラメータ対応付け回路のルックアップテーブルを示す図である。 従来の３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。 図１６中の矢印Ｄ１の方向から見たプラズマディスプレイパネルを示す断面図である。 図１６中の矢印Ｄ２の方向から見たプラズマディスプレイパネルを示す断面図である。 従来のプラズマディスプレイ装置の基本構成を示すブロック図である。 （ａ）〜（ｃ）はプラズマディスプレイパネルに１枚の画を表示する１ＴＶフィールド期間の駆動回路の動作を説明するための図である。

以下、図面を参照して本発明の実施の形態を詳細に説明する。尚、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

［実施の形態１］
図４は、本発明の実施の形態１のＰＤＰ装置の概略構成を示すブロック図である。このＰＤＰ装置は従来例の図１６と同様の構造の放電セルを有するプラズマディスプレイパネル１と、パネルのアドレス電極に印加する電圧を出力するＡ駆動回路２と、Ｙ電極に順次印加するスキャンパルス及びリセットパルスとサステインパルスを出力するＹ駆動回路３と、Ｘ電極に印加するリセットパルスとサステインパルスを出力するＸ駆動回路４と、映像入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路５と、ディザや誤差拡散などの処理により映像信号の階調数を調整する表示階調調整回路６と、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せを決定する映像信号−ＳＦ対応付け回路７と、映像信号−ＳＦ対応付け回路７のＳＦ情報からサブフィールドの表示負荷率を検出するＳＦ負荷率検出回路８と、サブフィールドの表示負荷率とサステイン電圧波形パラメータ（後述）の関係を定めるＳＦ負荷率−波形パラメータ対応付け回路９と、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−波形パラメータ対応付け回路９の情報から各サブフィールドの波形パラメータを変更する波形パラメータ変更回路１０と、サブフィールドの表示負荷率とサステイン電圧波形のシーケンス（後述）の関係を定めるＳＦ負荷率−シーケンス対応付け回路１１と、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−シーケンス対応付け回路１１の情報から各サブフィールドのサステイン電圧波形のシーケンスを変更するシーケンス変更回路１２と、映像信号−ＳＦ対応付け回路７のＳＦ情報と波形パラメータ変更回路１０とシーケンス変更回路１２の情報から、サブフィールド表示のため駆動信号を発生するＳＦ処理回路１３とを有し、ＳＦ処理回路１３からＡ駆動回路２とＹ駆動回路３とＸ駆動回路４に駆動信号が供給される。

図１は、本発明の実施の形態１のプラズマディスプレイ装置のサステイン期間８１においてサステイン電極（Ｘ電極とＹ電極）に一斉に印加されるサステイン電圧波形のＸ電圧（Ｖｘ）とＹ電圧（Ｖｙ）、およびその差分（Ｖｘ−Ｖｙ）波形と発光波形である。ＶｘまたはＶｙ波形においてＶｓからグランドへの立下りのタイミングで放電発光する。発光波形は赤外フィルタ（波長８２８ｎｍ付近の光を透過）を通してフォトマルで１セルの発光を検出し、オシロスコープに入力することにより測定する。図１に示されていないＡ電極はグランド、またはＶｓ／２程度の一定電圧が印加される。あるいは、Ａ電極をフローティングにする場合もある。

図５は、図１のサステイン期間の駆動波形であるサステイン電圧波形を発生させるためのサステイン駆動回路を示す回路図である。図６は、図５の回路を用いて図１のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号（Ｓｘｒｕ〜Ｓｙｄ）のタイミングチャートである。図５のスイッチ（実際にはトランジスタ）を、図６のスイッチへの入力信号と同じ記号（Ｓｘｒｕ〜Ｓｙｄ）で表す。以下も同様である。サステインＸ駆動回路１５はスイッチＳｘｒｕ、Ｓｘｒｄ、ダイオードＤｘｒｕ、Ｄｘｒｄ、電力回収コンデンサＣｘｒ、電力回収コイルＬｘｒ、および接地端子ＧＮＤから成るＸ電力回収回路１７と、スイッチＳｘｕ、Ｓｘｄ、Ｓｘｐ、および電圧Ｖｓ、Ｖｐの電源、接地端子ＧＮＤから成る。サステインＹ駆動回路１４はサステインＸ駆動回路１５と同様であり、添え字のｘの代わりにｙとした要素、すなわちスイッチＳｙｒｕ、Ｓｙｒｄ、ダイオードＤｙｒｕ、Ｄｙｒｄ、電力回収用コンデンサＣｙｒ、電力回収コイルＬｙｒ、および接地端子ＧＮＤから成るＹ電力回収回路１６と、スイッチＳｙｕ、Ｓｙｄ、Ｓｙｐ、および電圧Ｖｓ、Ｖｐの電源、接地端子ＧＮＤから成る。サステインＸ駆動回路１５、サステインＹ駆動回路１４の間にパネル１の電極間容量に相当するパネル容量Ｃｐが示されている。ここで、図４のＹ駆動回路３、Ｘ駆動回路４と図５のサステインＹ駆動回路１４、サステインＸ駆動回路１５の関係を明確にしておく。Ｙ駆動回路３の内、サステイン期間に関するものだけを抜き出したものがサステインＹ駆動回路１４である。同様に、Ｘ駆動回路４の内、サステイン期間に関するもののみを抜き出したものがサステインＸ駆動回路１５である。

本実施の形態１のプラズマディスプレイ装置の駆動方法について、図１、図４、図５及び図６を用いて説明する。ＰＤＰの１ＴＶフィールド期間の駆動方法の基本は図２０に示したものと同様である。即ち、各サブフィールドは、図２０の（ａ）の（ＩＩ）に示すように、放電セルを初期状態に戻すリセット期間７９、発光する放電セルを選択するアドレス期間８０、選択した放電セルを表示発光させるサステイン期間８１からなる。

まず、図４の映像入力信号がＡ／Ｄ変換回路５によりＡ／Ｄ変換され、表示階調調整回路６によりディザや誤差拡散などの処理により映像信号の階調数が調整され、映像信号−ＳＦ対応付け回路７により、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せが決定され、ＳＦ負荷率検出回路８により、映像信号−ＳＦ対応付け回路７のＳＦ情報からサブフィールドの表示負荷率を検出する。波形パラメータ変更回路１０により、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−波形パラメータ対応付け回路９からの情報を用いて各サブフィールドの波形パラメータを決定する。さらにシーケンス変更回路１２により、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−シーケンス対応付け回路１１からの情報を用いて各サブフィールドのサステイン電圧波形のシーケンスを決定する。映像信号−ＳＦ対応付け回路７のＳＦ情報と波形パラメータ変更回路１０とシーケンス変更回路１２の情報から、ＳＦ処理回路１３によりサブフィールド表示のため駆動信号を発生する。このＳＦ処理回路１３からＡ駆動回路２とＹ駆動回路３とＸ駆動回路４に駆動信号が供給される。

リセット期間７９において、放電セルを初期壁電荷状態（次のアドレス期間に放電しなければサステイン期間に放電しないような壁電荷状態）に戻す。アドレス期間８０においては、図２０（ｂ）に示すように、ＳＦ処理回路１３からのデータに基づき、Ａ駆動回路２から図２０（ｂ）のＡ波形８２、Ｘ、Ｙ駆動回路４、３からＸ、Ｙ波形８３、８４、８５を出力する。従来技術の図１８の説明と同様にして発光させるべき所望の放電セルにアドレス放電を発生させ、前記所望の放電セルのＸ、Ｙ電極間に、壁電圧Ｖｗ（Ｖ）を発生させる。これにより、サステイン期間に発光する放電セルとしない放電セルが選択される。サステイン期間内に、Ｘ電極６４とＹ電極６５間に、この壁電圧があるときだけ放電する程度の電圧をＸ電極とＹ電極間に印加することにより、所望の放電セルだけが放電発光する。

サステイン期間の駆動について説明する。サステイン電圧Ｖｘ、Ｖｙは図１に示すように、ｐｌｓ１、ｐｌｓ２、ｐｌｓ３、ｐｌｓ４の４パルスから成り、それぞれパルス幅Ｔｐｌｓ１、Ｔｐｌｓ２、Ｔｐｌｓ３、Ｔｐｌｓ４である。本実施の形態１では、各パルスにおいてＶｘ、Ｖｙの立下りのタイミングで放電が発生する。本実施の形態１では、この４パルスを１単位として繰り返すシーケンスである。

ｐｌｓ１では、まず時間（ｔ１〜ｔ２）がサステインＹ駆動回路の電力回収期間ｔｒｙ１である。次の時間（ｔ２〜ｔ３）ではＶｙがＶｓ−Ｖｐの中間電圧まで立下り、期間（ｔ３〜ｔ４）にグランドに維持される。この間、ＶｘはＶｓ一定なので、Ｖｘ−Ｖｙでは期間（ｔ１〜ｔ２）で立上り、期間（ｔ２〜ｔ３）で中間電圧Ｖｐ、期間（ｔ３〜ｔ４）でＶｓの波形となる。期間（ｔ２〜ｔ３）を前置期間ｔｐｙ１、Ｖｐを前置電圧と呼ぶ。Ｖｘ−Ｖｙの絶対値がＶｓの期間をＶｓ期間と呼ぶ（ここではｔ３〜ｔ４）。放電は図１の「発光」に示すように、前置期間ｔｐｙ１で１度目の放電を、Ｖｓ期間で２度目の放電をしている。この前置電圧を設けた駆動波形を２段放電駆動波形、これによる放電を２段放電と呼ぶ。２段放電は低電圧の放電のため高発光効率であることが知られている。

ｐｌｓ２では、まず期間（ｔ５〜ｔ６）がサステインＸ駆動回路の電力回収期間ｔｒｘ２である。次の期間（ｔ６〜ｔ７）ではＶｘがグランドに維持される。この間、ＶｙはＶｓ一定なので、Ｖｘ−Ｖｙでは期間（ｔ５〜ｔ６）で立下り、期間（ｔ６〜ｔ７）で−Ｖｓの波形となる。放電は単一ピークであることが多い。これを従来駆動波形、この放電を従来放電と呼ぶ。

ｐｌｓ３では、まず期間（ｔ８〜ｔ９）がサステインＹ駆動回路の電力回収期間ｔｒｙ３である。次の期間（ｔ９〜ｔ１０）ではＶｙがグランドに維持される。この間、ＶｘはＶｓ一定なので、Ｖｘ−Ｖｙでは期間（ｔ８〜ｔ９）で立上り、期間（ｔ９〜ｔ１０）でＶｓの波形となる。ｐｌｓ３との違いは電力回収期間の長さである。すなわちｔｒｘ２＜ｔｒｙ３である。電力回収期間を延長することにより放電が２段放電のようにダブルピークとなる。これをＬ延長駆動波形、これによる放電をＬ延長放電と呼ぶ。このＬ延長放電も従来放電よりも通常発光効率が高い。２段放電駆動波形とＬ延長駆動波形の違いは、２段放電駆動波形の方がＶｐを変えたり、電力回収期間ｔｒｙ１と独立に前置期間ｔｐｙ１を変えたり出来るので自由度が高く、目的に対してより放電の最適化が出来ることである。

ｐｌｓ４は再び２段放電駆動波形である。ただし、ｐｌｓ１とは異なり、サステインＸ駆動回路の立下りで放電する。まず期間（ｔ１１〜ｔ１２）がサステインＸ駆動回路の電力回収期間ｔｒｘ４である。次の期間（ｔ１２〜ｔ１３）ではＶｘがＶｓ−Ｖｐの中間電圧まで立下り、期間（ｔ１３〜ｔ１４）にグランドに維持される。この間、ＶｙはＶｓ一定なので、Ｖｘ−Ｖｙでは期間（ｔ１１〜ｔ１２）で立上り、期間（ｔ１２〜ｔ１３）で中間電圧Ｖｐ、期間（ｔ１３〜ｔ１４）でＶｓの波形となる。期間（ｔ１２〜ｔ１３）を前置期間ｔｐｘ４、Ｖｐを前置電圧と呼ぶのはｐｌｓ１と同じである。放電は図１の「発光」に示すように、前置期間ｔｐｘ４で１度目の放電を、Ｖｓ期間で２度目の放電をしている。この場合にも高発光効率な２段放電をしている。

以上のような複数の種類のパルスを組合わせたシーケンスにすることにより、高発光効率で、かつ放電を安定化出来る。従来駆動波形ｐｌｓ２を入れたのは安定化のためである。

次に、図１のＸ、Ｙサステイン電圧波形を発生させるサステインＸ、Ｙ駆動回路の動作を図１、図５、図６を用いて説明する。図１のサステインパルス波形Ｖｘ、Ｖｙは図５のノードＮｘ１およびＹ駆動回路のノードＮｙ１の電圧波形である。図６のタイムチャートにおいてハイがスイッチオンの状態である。

図１に示す期間Ｔｐｌｓ１（ｔ１〜ｔ５）の動作を説明する。この期間においてはサステインＸ駆動回路１５のスイッチはＳｘｕのみオンなので、ＶｘはＶｓに保たれている。サステインＹ駆動回路１４の動作は以下の通りである。期間（ｔ１〜ｔ２）ではＳｙｒｄがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｙｒがスイッチＳｙｒｄ、ダイオードＤｙｒｄを介して電力回収コイルＬｙｒに接続され、電力回収コイルＬｙｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｙ１の電圧がＶｓから曲線的に下降する。このときパネル容量Ｃｐに蓄積された電荷が電力回収コイルＬｙｒ、ダイオードＤｙｒ、ｄスイッチＳｙｒｄを介して電力回収コンデンサＣｙｒへ充電される。期間（ｔ２〜ｔ３）ではスイッチＳｙｐがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｙ１はスイッチＳｙｐを介して電圧Ｖｐの電源に接続され、Ｖｐ電源の正側がＶｓ電源に接続されているので、ノードＮｘ１の電位は中間電圧Ｖｓ−Ｖｐに保持される。期間（ｔ３〜ｔ４）ではスイッチＳｙｄがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｙ１はスイッチＳｙｄを介してグランドに接続されノードＮｙ１の電位はグランドまで立下り保持される。期間（ｔ４〜ｔ５）ではＳｙｒｕがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｙｒがスイッチＳｙｒｕ、ダイオードＤｙｒｕを介して電力回収コイルＬｙｒに接続され、電力回収コイルＬｙｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｙ１の電圧がグランドから曲線的に上昇する。このとき電力回収コンデンサＣｙｒの電荷がスイッチＳｙｒｕ、ダイオードＤｙｒｕ、電力回収コイルＬｙｒを介してパネル容量Ｃｐに充電される。以上の動作により図１に示した期間Ｔｐｌｓ１におけるサステイン電圧波形Ｖｘ、Ｖｙが得られる。

図１に示す期間Ｔｐｌｓ２（ｔ５〜ｔ８）の動作を説明する。この期間においてはサステインｙ駆動回路１４のスイッチはＳｙｕのみオンなので、ＶｙはＶｓに保たれる。サステインＸ駆動回路１５の動作は以下の通りである。期間（ｔ５〜ｔ６）ではＳｘｒｄがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｘｒがスイッチＳｘｒｄ、ダイオードＤｘｒｄを介して電力回収コイルＬｘｒに接続され、電力回収コイルＬｘｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｘ１の電圧がＶｓから曲線的に下降する。このときパネル容量Ｃｐに蓄積された電荷が電力回収コイルＬｘｒ、ダイオードＤｘｒ、ｄスイッチＳｘｒｄを介して電力回収コンデンサＣｘｒへ充電される。期間（ｔ６〜ｔ７）ではスイッチＳｘｄがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｘ１はスイッチＳｘｄを介してグランドに接続されノードＮｘ１の電位はグランドまで立下り保持される。期間（ｔ７〜ｔ８）ではＳｘｒｕがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｘｒがスイッチＳｘｒｕ、ダイオードＤｘｒｕを介して電力回収コイルＬｘｒに接続され、電力回収コイルＬｘｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｘ１の電圧がグランドから曲線的に上昇する。このとき電力回収コンデンサＣｘｒの電荷がスイッチＳｘｒｕ、ダイオードＤｘｒｕ、電力回収コイルＬｘｒを介してパネル容量Ｃｐに充電される。以上の動作により図１に示した期間Ｔｐｌｓ２におけるサステイン電圧波形Ｖｘ、Ｖｙが得られる。

図１に示す期間Ｔｐｌｓ３（ｔ８〜ｔ１１）の動作は、ＸとＹを逆にすれば期間Ｔｐｌｓ２（ｔ５〜ｔ８）と同じである。ただし、期間（ｔ８〜ｔ９）が期間（ｔ５〜ｔ６）より長いことももう一つの相違点である。

図１に示す期間Ｔｐｌｓ４（ｔ１１〜ｔ１５）の動作は、ＸとＹを逆にすれば期間Ｔｐｌｓ１（ｔ１〜ｔ５）と同じである。電力回収期間ｔｒｙ１（ｔ１〜ｔ２）とｔｒｘ４（ｔ１１〜ｔ１２）、前置期間ｔｐｙ１（ｔ２〜ｔ３）とｔｐｘ４（ｔ１２〜ｔ１３）を共通にする。これにより、入力信号の数を少なく出来、低コスト化につながる。ただし、別の値にすることが可能であることは言うまでもない。

以上のような、ＰＤＰ装置の構成（図４）とサステイン駆動回路（図５）と入力信号タイミング（図６）により、図１のようなサステイン電圧波形による駆動が可能となる。

ＳＦ負荷率−シーケンス対応付け回路１１の内容について説明する。

本実施の形態１では、サステイン電圧波形として４つのパルスを１単位とする繰返しの例を説明した。ＳＦ負荷率−シーケンス対応付け回路は、従来駆動波形（Ｆ）と、Ｌ延長駆動波形（Ｂ）と、２段放電駆動波形（Ｗ）の３種類の駆動波形の組合わせ方と順番を、ＳＦごとの表示負荷率に応じて指定するルックアップテーブルである。ＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの例を図７に示す。表示負荷率１０％以下では、輝度を重視してＦのみ、表示負荷率１０〜５０％では電力回収率を重視してＷ、Ｆ、Ｂを、５０％以上では発光効率と表示ムラ改善のためにＷ、Ｆ、Ｂ、Ｗのシーケンスにする。例えば、全白表示（表示負荷率１００％）においては、Ｆのみを用いると「課題を解決するための手段」で述べたように表示ムラが大きく発生した。これは放電セルによって放電強度が異なり、それが固定化されるためであった。Ｆ、Ｂの組合わせを用いると表示ムラは若干改善したが不十分であった。放電が若干ばらつくようになったが、ばらつき方が不十分であった。これにＷを加えてＷ、Ｆ、Ｂの組合わせにすることにより、放電が充分ばらつくようになり、輝点、暗点であった放電が平均化されて表示ムラが大幅に改善した。ただし、Ｗの波形パラメータに関し最適化しないと大幅な表示ムラの改善は出来ないことも分った。そのために、次に説明する「ＳＦ負荷率−波形パラメータ対応付け回路」が必要であった。

ＳＦ負荷率−波形パラメータ対応付け回路９の内容について説明する。図８は２段放電駆動の波形パラメータをタイミング信号として新たに定義したものである。電力回収回路オンの期間をＬＤ、ＬＤオンからＶｐオンまでの期間をＰＤ、ＬＤオンからＶｓオンまでの期間をＣＤとする。図８のサステイン電圧は絶対値で書かれている。図９に表示負荷率に対して発光効率向上を維持しながら、表示ムラを改善させたときの２段放電駆動波形の最適波形パラメータである。これをＳＦ負荷率−波形パラメータ対応付け回路のルックアップテーブルとする。ＦとＢに関しても表示負荷率に応じて「ＣＤ」を変化させているが、省略する。表示負荷率約５０％以上の高表示負荷率ではＰＤを１２０ｎｓ程度に早くオンし、２０〜４０％の低表示負荷率では３００ｎｓ程度に遅くする。ＰＤを変えると、前置電圧の立上り、および電力回収期間が変わる。ＰＤを早くオンすると前置電圧が早く立上り、放電をばらつかせることが出来るようになる。これにより、表示ムラを軽減する効果がある。低表示負荷率においては、ＰＤを遅くオンするとともに、ＬＤも長くする。これにより、低表示負荷率でより効いてくる無効電力を低減出来る。図１０は全白表示において、２段放電駆動の波形パラメータの最適化により、表示ムラが軽減できた際の発光波形の例である。ＰＤを３００ｎｓに設定した場合には表示ムラの改善度合いが低かった。その場合の発光波形（Ａ１）と発光波形（Ｂ１）は従来駆動（Ｆ）でそれぞれ輝点と暗点であった放電セルでの発光であり、放電のばらつきも小さかった。ｐｌｓ１の発光で見られるように放電セルＡの発光が強くまだ輝点となっていた。逆に放電セルＢは暗点であった。しかし、ＰＤを１６０ｎｓ程度以下に短くすると放電が大きくばらつくようになった。放電セルＡの発光が時に発光（Ａ１）、時に発光（Ａ２）のようにばらつき、放電セルＢの発光が時に発光（Ｂ１）、時に発光（Ｂ２）のようにばらつきうまく平均化されて、表示ムラが大きく改善できた。このように、単セルにおけるサステイン放電発光が少なくとも２つのピークを有して、この２つのピークの大小が時間的に逆転しているようなばらついた放電が実現出来、うまく輝度が平均化されて、表示ムラが大きく改善できた。

他の表示負荷率領域においても同様な考え方で波形パラメータを最適化した。

また、ＷＦＢＷというシーケンスに限らず、少なくともＷ、Ｆ、Ｂの３種類のサステイン駆動波形を含むことが放電をばらつかせ易く、さらに５０％以上の高表示負荷率においてはＰＤを１６０ｎｓに短く設定することが放電をばらつかせるのに効果的である。それにより、表示ムラを大幅に軽減することが出来る。

また、検出された表示負荷率に応じてサステインパルス数を制御することによって消費電力を常に一定値以下に制限するというＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）機能を有している。すなわち、ある一定以上の表示負荷率ｈ１％（例えば１５％）の表示で消費電力を一定に保つように、ＳＦ処理回路１３により、表示負荷率が大きくなるほどサステインパルス数を少なく設定する。

また、シーケンス変更回路１２や波形パラメータ変更回路１０により用いる駆動波形の組合わせ、パラメータ値が変わる境界の表示負荷率においては、両者の放電による発光輝度を略一致させる。略一致させるとは、人間の目に不自然にならない程度に一致させることである。発光輝度を略一致させるためには、パルス数を調節したり、波形パラメータを出来るだけ細かく変化させる方法等がある。

以上のように、本実施の形態１では、従来駆動波形とＬ遅延駆動波形および２段放電駆動波形を同時に用い、また、２段放電駆動波形のパラメータＰＤを短く設定することにより、放電をばらつかせることが出来る。これにより、発光効率を向上させながら、表示ムラを大幅に軽減したプラズマディスプレイ装置が得られる。

［実施の形態２］
実施の形態１と異なる点のみを述べる。ＰＤＰ装置の概略構成と動作は実施の形態１の図４と同じである。実施の形態２のサステイン電圧波形と発光波形を図１１に、サステイン駆動回路を図１２に、図１２の回路を用いて図１１のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号（Ｓｘｒｕ〜Ｓｙｄ）のタイミングチャートを図１３示す。実施の形態１と異なるのは、図１２において実施の形態１の図５にあったサステインＸ駆動回路のＶｐ電源とスイッチＳｘｐが無いことである。すなわち、前置電圧ＶｐはサステインＹ駆動回路のみで発生する構成である。これにより、Ｖｐ用のスイッチをＸＹ両側配置する場合よりも低コスト化することが出来る。

実施の形態２のサステイン期間では、サステインＹ駆動回路の立下りのときが常にＷでシーケンスはＷＦＷＢ（繰返し単位）である。図１１に示す期間Ｔｐｌｓ１、Ｔｐｌｓ２は実施の形態１とまったく同じである。期間Ｔｐｌｓ３、Ｔｐｌｓ４は、実施の形態１の期間Ｔｐｌｓ３、Ｔｐｌｓ４のＸとＹを逆にした動作である。この場合のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルを図１４に示す。表示負荷率１０％以下ではＦ、表示負荷率１０％以上ではＷＦＷＢである。この場合のＳＦ負荷率−波形パラメータ対応付け回路のルックアップテーブルを図１５に示す。表示負荷率約５０％以上では実施の形態１とほぼ同じであるが、表示負荷率１０％付近でＰＤが急速に０に近づく点が少し異なる。これにより、表示負荷率１０％以下のＦ駆動と輝度が連続的につながり易い。表示負荷率５０％以上の表示では、ＰＤを１６０ｎｓ以下程度に小さくして急峻にＶｐを立ち上げることにより放電をばらつかせ、表示ムラを軽減することが出来た。

以上のように、本実施の形態２では、Ｖｐのスイッチが片側配置なので両側配置の場合より低コスト化でき、発光効率を向上させながら表示ムラを低減出来る効果がある。

本発明は、上記の形態のみに制限されず、上記で述べた様々な組合わせも含まれる。

以上のように、本発明による駆動法によれば、従来法に比べて発光効率を向上させながら、表示ムラを低減した駆動が可能となる。

また、前述した各実施の形態の諸組み合わせで、可能なもの全てが本発明として実施可能であることは言うまでもない。

以上、前記諸実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関し、特に、表示品質（表示ムラ）を改善し、かつ発光効率を向上させる装置に利用可能である。

１…プラズマディスプレイパネル（パネル、ＰＤＰ）、２…Ａ駆動回路、３…Ｙ駆動回路、４…Ｘ駆動回路、５…Ａ／Ｄ変換回路、６…表示階調調整回路、７…映像信号−ＳＦ対応付け回路、８…ＳＦ負荷率検出回路、９…ＳＦ負荷率−波形パラメータ対応付け回路、１０…波形パラメータ変更回路、１１…ＳＦ負荷率−シーケンス対応付け回路、１２…シーケンス変更回路、１３…ＳＦ処理回路、１４…サステインＹ駆動回路、１５…サステインＸ駆動回路、１６…Ｙ電力回収回路、１７…Ｘ電力回収回路、
５１…前面基板、５２…Ｘ透明電極、５３…Ｙ透明電極、５４…Ｘバス電極、５５…Ｙバス電極、５６…前面誘電体（誘電体膜）、５７…保護膜、５８…背面基板、５９…アドレス電極（書き込み電極、Ａ電極）、６０…背面誘電体（誘電体膜）、６１…隔壁、６２…蛍光体、６３…放電空間、６４…Ｘ電極、６５…Ｙ電極、６６…電子、６７…正イオン、６８…正の壁電荷、６９…負の壁電荷、
７０…１ＴＶフィールド期間、７１〜７８…サブフィールド、７９…リセット期間、８０…アドレス期間、８１…サステイン期間、８２…Ａ電極に印加する電圧波形（Ａ波形）、８３…Ｘ電極に印加する電圧波形（Ｘ波形）、８４…Ｙ電極のｉ番目に印加する電圧波形（Ｙ波形）、８５…Ｙ電極の（ｉ＋１）番目に印加する電圧波形（Ｙ波形）、８６、８７…スキャンパルス、８８…Ｘ電極電圧波形、８９…Ｙ電極電圧波形、９０…Ａ電極電圧波形、
９１…パネル（プラズマディスプレイパネル、ＰＤＰ）、９２…Ｘ電極端子部、９３…Ｙ電極端子部、９４…Ａ電極端子部、９５…Ｘ駆動回路、９６…Ｙ駆動回路、９７…Ａ駆動回路、９８…駆動回路、９９…画像源、１００…プラズマディスプレイ装置。

Claims (19)

1. 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、
   単セルにおけるサステイン放電発光が少なくとも２つのピークを有するものを含み、前記２つのピークの大小が時間的に逆転することを特徴とするプラズマディスプレイ装置。
2. 少なくとも発光表示のためのサステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、
   サブフィールド駆動によるサブフィールドごとの表示負荷率を検出するサブフィールド負荷率検出回路と、
   サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記サブフィールド負荷率検出回路で検出した各サブフィールドの表示負荷率と対応させるサブフィールド負荷率−シーケンス対応付け回路と、
   前記サブフィールド負荷率−シーケンス対応付け回路からの情報を用いて各サブフィールドのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。
3. 請求項１に記載のプラズマディスプレイ装置において、
   サブフィールド駆動によるサブフィールドごとの表示負荷率を検出するサブフィールド負荷率検出回路と、
   サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記サブフィールド負荷率検出回路で検出した各サブフィールドの表示負荷率と対応させるサブフィールド負荷率−シーケンス対応付け回路と、
   前記サブフィールド負荷率−シーケンス対応付け回路からの情報を用いて各サブフィールドのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。
4. 請求項１または２に記載のプラズマディスプレイ装置において、
   サブフィールド駆動によるサブフィールドごとの表示負荷率を検出するサブフィールド負荷率検出回路と、
   前記サブフィールド負荷率検出回路で検出した各サブフィールドの表示負荷率と波形パラメータを対応させるサブフィールド負荷率−波形パラメータ対応付け回路と、
   前記サブフィールド負荷率−波形パラメータ対応付け回路からの情報を用いて各サブフィールドのサステイン電圧波形パラメータを決定する波形パラメータ変更回路とを有することを特徴とするプラズマディスプレイ装置。
5. 請求項２に記載のプラズマディスプレイ装置において、
   ひとつのサブフィールド中のサステイン放電において、サステイン放電における繰返し単位に含まれる駆動波形の種類として、
   少なくとも電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形と、
   第一の電圧と、前記第一の電圧より低い第二の電圧を有する駆動波形とを含むことを特徴とするプラズマディスプレイ装置。
6. 請求項５に記載のプラズマディスプレイ装置において、
   前記第一の電圧と前記第二の電圧を有する駆動波形は、前記電力回収期間の後前記第二の電圧に立ち上がり前記第一の電圧に立上がる駆動波形であり、
   電力回収回路のスイッチ信号のオン期間ＬＤ、前記ＬＤオンから前記第二の電圧のスイッチ信号のオンまでの期間ＰＤ、前記ＬＤオンから前記第一の電圧のスイッチ信号のオンまでの期間ＣＤを波形パラメータとして、サブフィールドごとの表示負荷率に応じて前記波形パラメータを変化させることを特徴とするプラズマディスプレイ装置。
7. 請求項６に記載のプラズマディスプレイ装置において、
   前記表示負荷率が６０％以上では、前記表示負荷率が２０〜５０％よりも前記ＰＤを短く設定することを特徴とするプラズマディスプレイ装置。
8. 請求項６に記載のプラズマディスプレイ装置において、
   前記表示負荷率が６０％以上では、前記ＰＤを１６０ｎｓ以下に設定することを特徴とするプラズマディスプレイ装置。
9. 請求項６に記載のプラズマディスプレイ装置において、
   前記表示負荷率が６０％以上では、前記ＰＤを１３０ｎｓ以下に設定することを特徴とするプラズマディスプレイ装置。
10. 請求項６に記載のプラズマディスプレイ装置において、
    前記表示負荷率が２０〜４０％では、前記ＰＤを２００〜４００ｎｓに設定することを特徴とするプラズマディスプレイ装置。
11. 請求項６に記載のプラズマディスプレイ装置において、
    前記表示負荷率が２０〜４０％では、前記ＰＤを２５０ｎｓ以上に設定することを特徴とするプラズマディスプレイ装置。
12. 請求項６に記載のプラズマディスプレイ装置において、
    前記表示負荷率が２０％までは、前記表示負荷率が低くなるほど前記ＣＤを大きく設定することを特徴とするプラズマディスプレイ装置。
13. 請求項６に記載のプラズマディスプレイ装置において、
    前記表示負荷率が２０％までは、前記表示負荷率が低くなるほど前記ＬＤを大きく設定することを特徴とするプラズマディスプレイ装置。
14. 請求項２に記載のプラズマディスプレイ装置において、
    電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形のうち、前記電力回収期間の短い駆動波形をＦ、前記電力回収期間の長い駆動波形をＢとし、
    第一の電圧と前記第一の電圧より低い第二の電圧を有する駆動波形をＷとして、
    繰返し単位に含まれる駆動波形がＷ、Ｆ、Ｂ、Ｗのように、Ｗの間にＦ、Ｂが挟まれる順番であることを特徴とするプラズマディスプレイ装置。
15. 請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置において、
    第二の電圧のスイッチがサステイン電極対の一方の駆動回路のみに設置されたことを特徴とするプラズマディスプレイ装置。
16. 請求項２に記載のプラズマディスプレイ装置において、
    電力回収期間と第一の電圧維持期間を有する駆動波形である電力回収期間の異なる２種類の駆動波形のうち、前記電力回収期間の短い駆動波形をＦ、前記電力回収期間の長い駆動波形をＢとし、
    第一の電圧と前記第一の電圧より低い第二の電圧を有する駆動波形をＷとして、
    繰返し単位に含まれる駆動波形がＷ、Ｆ、Ｗ、Ｂのように、Ｗの間にＦまたはＢが挟まれる順番であることを特徴とするプラズマディスプレイ装置。
17. 請求項３に記載のプラズマディスプレイ装置において、
    シーケンス変更の際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
18. 請求項４に記載のプラズマディスプレイ装置において、
    波形パラメータ切り替えの際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
19. 請求項６に記載のプラズマディスプレイ装置において、
    第一の電圧電源に正側の第二の電圧を接続しスイッチに接続し、サステイン電圧波形の立下りのタイミングで放電することを特徴とするプラズマディスプレイ装置。

Images