JP2010267695A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010267695A JP2010267695A JP2009116316A JP2009116316A JP2010267695A JP 2010267695 A JP2010267695 A JP 2010267695A JP 2009116316 A JP2009116316 A JP 2009116316A JP 2009116316 A JP2009116316 A JP 2009116316A JP 2010267695 A JP2010267695 A JP 2010267695A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- via hole
- semiconductor device
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板表面2aの第1絶縁膜8の中に、外部接続端子を有する電極部18が形成され、基板をビアホール10が貫通し、ビアホール側壁10a及び基板裏面の第2絶縁膜12とビアホール底面の第1絶縁膜とに貫通電極層11が形成され、電極部と貫通電極層との間にシリサイド層9を接続形成し、ビアホール中心軸を含む平面で切断された断面において、シリサイド層の幅A≦ビアホール底部の幅Bである。
【選択図】図1
Description
前記第1絶縁膜の中に形成され、かつ、外部接続端子を有する電極部と、
前記半導体基板の裏面から前記表面に貫通するビアホールと、
前記ビアホールの側壁及び前記半導体基板の前記裏面に形成された第2絶縁膜と、
前記ビアホールの前記側壁上の前記第2絶縁膜と前記半導体基板の前記裏面上の前記第2絶縁膜と前記ビアホールの底面の前記第1絶縁膜とに形成された貫通電極層と、
前記電極部と前記貫通電極層との間に形成され、かつ前記電極部及び前記貫通電極層に接続されたシリサイド層と、
を備え、
前記ビアホールの中心軸を含む平面で切断された断面における、前記シリサイド層の幅Aと前記ビアホールの底部の幅Bとの関係が、A≦Bであることを特徴とする半導体装置を提供する。
前記電極部の本体部と、
前記電極部の前記本体部と前記第1絶縁膜との間に配置された第1バリア層とを備える、第1の態様に記載の半導体装置を提供する。
前記電極部の本体部と、
前記電極部の前記本体部と前記第1絶縁膜との間に配置されかつ前記シリサイド層に接触する第1バリア層と、
前記第1絶縁膜の外面側でかつ前記電極部の前記本体部の外面に配置されて前記外部接続端子として機能するパッド電極部とを備える、第1の態様に記載の半導体装置を提供する。
前記ビアホールの前記側壁上の前記第2絶縁膜と前記半導体基板の前記裏面上の前記第2絶縁膜と前記ビアホールの底面の前記第1絶縁膜とに形成された第2バリア層と、
前記第2バリア層上に形成された再配線層とを備え、
前記第2バリア層は、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、又は、高融点金属の積層膜から成ることを特徴とする第1〜7のいずれか1つの態様に記載の半導体装置を提供する。
図1は、本発明の実施の形態1における半導体装置の部分断面図である。
前記実施の形態1では、第1バリア層7とコンタクト電極6とを別々に形成しているが、これに限られるものではなく、前記実施の形態1の変形例1として、図4Dに示すように、第1バリア層7とコンタクト電極6とを一体化するようにしてもよい。すなわち、第1バリア層7を薄肉化又は省略するようにしてもよい。この変形例1を説明するにあたり、第1バリア層7の一例として、TiN層とTi層とが積層された積層膜を使用するとする。
前記実施の形態1では、第1バリア層7とコンタクト電極6とパッド電極5とを別々に形成しているが、これに限られるものではなく、前記実施の形態1の変形例2として、図4Eに示すように、第1バリア層7とコンタクト電極6とパッド電極5とを一体化するようにしてもよい。第1バリア層7とコンタクト電極6との一体化については、前記変形例1と同じであるため、ここでは、コンタクト電極6とパッド電極5との一体化について主として説明する。
前記実施の形態1では、第2バリア層13と再配線層14とを別々に形成しているが、これに限られるものではなく、前記実施の形態1の変形例3として、図4Fに示すように、第2バリア層13と再配線層14とを一体化するようにしてもよい。なお、図4Fは図4Eの変形例2に変形例3を適用した図であるが、これに限られるものではなく、この変形例3は、前記変形例1又は図1などの前記実施の形態1にも適用可能なものである。
図5は、本発明の実施の形態2の半導体装置の部分断面図である。図5において、図1〜図4Cと同じ構成要素については同じ符号を用い、説明を省略する。
前記実施の形態2では、第1バリア層7とコンタクト電極6とを別々に形成しているが、これに限られるものではなく、前記実施の形態2の変形例1として、図8Dに示すように、第1バリア層7とコンタクト電極6とを一体化するようにしてもよい。すなわち、第1バリア層7を薄肉化又は省略するようにしてもよい。この変形例1を説明するにあたり、第1バリア層7の一例として、TiN層とTi層とが積層された積層膜を使用するとする。
前記実施の形態2では、第1バリア層7とコンタクト電極6とパッド電極5とを別々に形成しているが、これに限られるものではなく、前記実施の形態2の変形例2として、図8Eに示すように、第1バリア層7とコンタクト電極6とパッド電極5とを一体化するようにしてもよい。第1バリア層7とコンタクト電極6との一体化については、前記変形例1と同じであるため、ここでは、コンタクト電極6とパッド電極5との一体化について主として説明する。この変形例2において、コンタクト電極6は、低抵抗で半導体基板2(Si基板)とパッド電極5とに接続されている。パッド電極5は、低抵抗でコンタクト電極6に接続されており、ワイヤーボンディングを行うときには平坦部を確保する観点から必要である。すなわち、パッド電極5をコンタクト電極6とは別に設けることにより、外部電極端子として、コンタクト電極6だけの場合よりも、平坦度を向上させることができる。しかしながら、低抵抗で半導体基板2(Si基板)に接続すれば、コンタクト電極6とパッド電極5とを一体化して、図8Eに示すように、パッド電極5を縦断面が凸形状にすることが可能となる。また、ワイヤーボンディングを使用しない場合には、パッド電極5が平坦である必要はない。
前記実施の形態2では、第2バリア層13と再配線層14とを別々に形成しているが、これに限られるものではなく、前記実施の形態2の変形例3として、図8Fに示すように、第2バリア層13と再配線層14とを一体化するようにしてもよい。なお、図8Fは図8Eの変形例2に変形例3を適用した図であるが、これに限られるものではなく、この変形例3は、前記変形例1又は図5などの前記実施の形態2にも適用可能なものである。
2 半導体基板
3 支持基板
4 パッシベーション膜
5 パッド電極
6 コンタクト電極
7 第1バリア層
8 第1酸化膜
9 シリサイド層
10 ビアホール
10a 側壁
11 貫通電極層
12 第2酸化膜
13 第2バリア層
14 再配線層
15 レジスト
16 ポリシリコン膜
18 電極部
Claims (10)
- 半導体基板の表面に形成された第1絶縁膜と、
前記第1絶縁膜の中に形成され、かつ、外部接続端子を有する電極部と、
前記半導体基板の裏面から前記表面に貫通するビアホールと、
前記ビアホールの側壁及び前記半導体基板の前記裏面に形成された第2絶縁膜と、
前記ビアホールの前記側壁上の前記第2絶縁膜と前記半導体基板の前記裏面上の前記第2絶縁膜と前記ビアホールの底面の前記第1絶縁膜とに形成された貫通電極層と、
前記電極部と前記貫通電極層との間に形成され、かつ前記電極部及び前記貫通電極層に接続されたシリサイド層と、
を備え、
前記ビアホールの中心軸を含む平面で切断された断面における、前記シリサイド層の幅Aと前記ビアホールの底部の幅Bとの関係が、A≦Bであることを特徴とする半導体装置。 - 前記電極部は、
前記電極部の本体部と、
前記電極部の前記本体部と前記第1絶縁膜との間に配置された第1バリア層とを備える、請求項1に記載の半導体装置。 - 前記電極部は、
前記電極部の本体部と、
前記電極部の前記本体部と前記第1絶縁膜との間に配置されかつ前記シリサイド層に接触する第1バリア層と、
前記第1絶縁膜の外面側でかつ前記電極部の前記本体部の外面に配置されて前記外部接続端子として機能するパッド電極部とを備える、請求項1に記載の半導体装置。 - 前記シリサイド層は、前記半導体基板、ポリシリコン膜、又はアモルファスシリコン膜のいずれかに形成されることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記シリサイド層は、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、又は、ニッケルシリサイドのいずれかからから成ることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記電極部の本体部は、タングステン、アルミニウム、又はその合金、銅のいずれかからから成ることを特徴とする請求項2又は3に記載の半導体装置。
- 前記第1バリア層は、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、又は、高融点金属の積層膜から成ることを特徴とする請求項2又は3に記載の半導体装置。
- 前記貫通電極層は、
前記ビアホールの前記側壁上の前記第2絶縁膜と前記半導体基板の前記裏面上の前記第2絶縁膜と前記ビアホールの底面の前記第1絶縁膜とに形成された第2バリア層と、
前記第2バリア層上に形成された再配線層とを備え、
前記第2バリア層は、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、又は、高融点金属の積層膜から成ることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。 - 前記電極部が、単一のコンタクト電極部材又は複数のコンタクト電極部材で構成されていることを特徴とする請求項1〜8のいずれか1つに記載の半導体装置。
- 前記パッド電極は、アルミニウム、銅又はその合金と、チタン、チタンナイトライド、タンタル、タンタルナイトライド、高融点金属、又は、その化合物のいずれかからから成ることを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116316A JP5462524B2 (ja) | 2009-05-13 | 2009-05-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116316A JP5462524B2 (ja) | 2009-05-13 | 2009-05-13 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010267695A true JP2010267695A (ja) | 2010-11-25 |
JP2010267695A5 JP2010267695A5 (ja) | 2012-04-12 |
JP5462524B2 JP5462524B2 (ja) | 2014-04-02 |
Family
ID=43364445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116316A Expired - Fee Related JP5462524B2 (ja) | 2009-05-13 | 2009-05-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5462524B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021073A (ja) * | 2011-07-08 | 2013-01-31 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
JP2014022396A (ja) * | 2012-07-12 | 2014-02-03 | Toshiba Corp | 半導体装置及びその製造方法 |
US9171974B2 (en) | 2012-07-03 | 2015-10-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2016219689A (ja) * | 2015-05-25 | 2016-12-22 | 富士通株式会社 | 半導体装置及び電子装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109347A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2005276877A (ja) * | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006032699A (ja) * | 2004-07-16 | 2006-02-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
2009
- 2009-05-13 JP JP2009116316A patent/JP5462524B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109347A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2005276877A (ja) * | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006032699A (ja) * | 2004-07-16 | 2006-02-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021073A (ja) * | 2011-07-08 | 2013-01-31 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
US9171974B2 (en) | 2012-07-03 | 2015-10-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2014022396A (ja) * | 2012-07-12 | 2014-02-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2016219689A (ja) * | 2015-05-25 | 2016-12-22 | 富士通株式会社 | 半導体装置及び電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5462524B2 (ja) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518091B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US6897570B2 (en) | Semiconductor device and method of manufacturing same | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
US9177893B2 (en) | Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof | |
US7919835B2 (en) | Semiconductor device and method for manufacturing the same | |
US20090121323A1 (en) | Semiconductor device and method of fabricating the same | |
CN101465332B (zh) | 半导体芯片及其制造方法和半导体芯片堆叠封装 | |
US8232202B2 (en) | Image sensor package and fabrication method thereof | |
JP2008546174A5 (ja) | ||
US6696357B2 (en) | Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film | |
US20120068179A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5462524B2 (ja) | 半導体装置 | |
JP2008210952A (ja) | 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法 | |
JP2023174895A (ja) | 半導体素子および半導体装置 | |
US7781334B2 (en) | Method of manufacturing a semiconductor device with through-chip vias | |
TW201508889A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP5324121B2 (ja) | 半導体装置の製造方法 | |
JP2007129030A (ja) | 半導体装置及びその製造方法 | |
US20120018880A1 (en) | Semiconductor structure and manufacturing method thereof | |
TWI559414B (zh) | 基底穿孔製程 | |
US7557455B1 (en) | System and apparatus that reduce corrosion of an integrated circuit through its bond pads | |
JP2013239756A (ja) | 半導体装置 | |
JP2006179663A (ja) | 半導体装置、半導体装置の製造方法、及び半導体パッケージ | |
JP2006179661A (ja) | 半導体装置、半導体装置の製造方法、及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |