JP2010245616A

JP2010245616A - イコライザパラメータ設定装置およびイコライザパラメータ設定方法

Info

Publication number: JP2010245616A
Application number: JP2009089159A
Authority: JP
Inventors: Yuji Shimoyama; 裕司下山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-04-01
Filing date: 2009-04-01
Publication date: 2010-10-28

Abstract

【課題】受信した高速シリアル信号のみから最適なイコライザパラメータを決定し、自動で設定することができるイコライザパラメータ設定装置およびイコライザパラメータ設定方法を提供する。
【解決手段】受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成するクロック生成手段と、受信器によって受信された高速シリアル信号のデータを、クロック生成手段によって生成されたサンプリングクロックに基づいてサンプリングするサンプリング手段と、サンプリング手段によってサンプリングされたデータに基づいて受信器の特性を検出する受信器特性検出手段と、予め定められた判定基準と、受信器特性検出手段によって検出された受信器の特性とに基づいて、イコライザパラメータを決定し、該決定したイコライザパラメータを、受信器に設定するパラメータ設定手段と、を備える。
【選択図】図１

Description

本発明は、高速シリアルインタフェースの受信デバイスにおけるアナログイコライザ回路に最適なパラメータ（設定値）を設定するためのイコライザパラメータ設定装置およびイコライザパラメータ設定方法に関する。

従来、高速シリアルインタフェースの特性評価では、受信デバイスの受信端で高速シリアル信号のアイパターン（ＥｙｅＤｉａｇｒａｍ）を測定し、測定したアイパターンに基づいて受信デバイスの直流特性（ＤＣ特性）や、信号の時間的なズレや揺らぎの特性（ジッタ特性）の評価を行っている。
また、高速シリアルインタフェースの受信デバイスにおけるアナログイコライザ（以下、「イコライザ」という）機能は、高速シリアル信号の周波数に対する振幅偏差を補正する機能である。このイコライザ機能のほとんどは、受信デバイス内部に備えた受信器（レシーバ）に搭載されている。このため、アイパターンに基づいた高速シリアルインタフェースの特性評価方法では、実際に受信デバイスによってイコライザ機能が適用される前の高速シリアル信号の受信信号波形から受信デバイスのＤＣ特性やジッタ特性を評価することとなる。

また、高速シリアルインタフェースの通信特性を向上させるためには、上述の方法で評価したＤＣ特性やジッタ特性の評価結果に基づいて、送信デバイスの信号強度パラメータや信号振幅パラメータの設定を変更することとなる。しかし、送信デバイスの信号強度（Ｅｍｐｈａｓｉｓ）パラメータや信号振幅（Ｓｗｉｎｇ）パラメータの設定変更のみでは、高速シリアルインタフェースの通信特性が得られない場合がある。この場合、受信デバイスのイコライザ機能を変更、すなわち、イコライザパラメータに最適な設定値を設定することが必要となる。しかし、受信デバイスによってイコライザ機能が適用される前の高速シリアル信号を用いた評価では、受信デバイスのイコライザ機能に設定するための最適なイコライザパラメータを探し出すことは、非常に困難である。

このため、受信デバイスの最適なイコライザパラメータを探し出して設定するための方法として、例えば、特許文献１、特許文献２に示すような、様々な技術が考案されている。
特許文献１に記載の技術では、受信デバイスのイコライザパラメータの自動最適化設定を実施可能としている。また、特許文献２に記載の技術では、送信デバイスの信号強度パラメータと信号振幅パラメータ、受信デバイスのイコライザパラメータを自動最適化設定させることを実施可能としている。

特開２００５−２８６８０５号公報特開２００６−２３８３１７号公報

しかしながら、特許文献１に記載の技術では、受信デバイスのイコライザパラメータの自動最適化設定を可能としているが、このイコライザパラメータの自動最適化設定を行うために、イコライザ回路自体の特性をアナログ設定する必要がある。すなわち、イコライザ回路にアナログ設定するための特別な機能を設ける必要があり、容易に自動最適化設定をすることができないという問題がある。

また、特許文献２に記載の技術では、送信デバイスと受信デバイスとの間で高速シリアル信号の送受信、もしくは高速シリアル信号以外の通信手段によって相互に通信を行うことによって、送信デバイスと受信デバイスのパラメータの自動最適化設定を実現している。具体的には、送信デバイスと受信デバイスが通信を開始した（例えば、電源を投入した）初期化段階に、記憶している最適な通信パラメータを通知することによって最適なパラメータを設定している。
従って、特許文献２に記載の技術に対応した送信デバイスと受信デバイスとの組み合わせにおいて特許文献２に記載の技術を適用することができるが、受信デバイスが特許文献２に記載の技術に対応していない、すなわち、通信の初期段階に高速シリアル信号の送受信、もしくは高速シリアル信号以外の通信手段によって最適なパラメータを通知できない状況では、特許文献２に記載の技術を適用することはできないという問題がある。

本発明は、上記の課題認識に基づいてなされたものであり、高速シリアルインタフェースの受信デバイスが、受信した高速シリアル信号のみから最適なイコライザパラメータを決定し、決定したイコライザパラメータを自動で設定することができるイコライザパラメータ設定装置およびイコライザパラメータ設定方法を提供することを目的としている。

上記の課題を解決するため、本発明のパラメータ設定装置は、高速シリアルインタフェースの受信器に備えられたアナログイコライザ回路にイコライザパラメータを設定するパラメータ設定装置において、前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成するクロック生成手段と、前記受信器によって受信された高速シリアル信号のデータを、前記クロック生成手段によって生成されたサンプリングクロックに基づいてサンプリングするサンプリング手段と、前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の特性を検出する受信器特性検出手段と、予め定められた判定基準と、前記受信器特性検出手段によって検出された前記受信器の特性とに基づいて、前記イコライザパラメータを決定し、該決定したイコライザパラメータを、前記受信器に設定するパラメータ設定手段と、を備えることを特徴とする。

また、本発明の前記クロック生成手段は、前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを予め定められた逓倍比で逓倍した周波数のクロックを生成するクロック逓倍手段、を備え、前記受信器特性検出手段は、前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の直流特性（ＤＣ特性）を検出するＤＣ特性検出手段と、前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の時間的なズレや揺らぎの特性（ジッタ特性）を検出するジッタ特性検出手段と、を備え、前記パラメータ設定手段は、予め定められた判定基準と、前記ＤＣ特性検出手段によって検出されたＤＣ特性と、前記ジッタ特性検出手段によって検出されたジッタ特性とに基づいて前記イコライザパラメータを決定する、ことを特徴とする。

また、本発明のパラメータ設定方法は、高速シリアルインタフェースの受信器に備えられたアナログイコライザ回路にイコライザパラメータを設定するパラメータ設定方法において、前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成するクロック生成手順と、前記受信器によって受信された高速シリアル信号のデータを、前記クロック生成手順によって生成されたサンプリングクロックに基づいてサンプリングするサンプリング手順と、前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の特性を検出する受信器特性検出手順と、予め定められた判定基準と、前記受信器特性検出手順によって検出された前記受信器の特性とに基づいて、前記イコライザパラメータを決定し、該決定したイコライザパラメータを、前記受信器に設定するパラメータ設定手順と、を含むことを特徴とする。

また、本発明の前記クロック生成手順は、前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを予め定められた逓倍比で逓倍した周波数のクロックを生成するクロック逓倍手順、を含み、前記受信器特性検出手順は、前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の直流特性（ＤＣ特性）を検出するＤＣ特性検出手順と、前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の時間的なズレや揺らぎの特性（ジッタ特性）を検出するジッタ特性検出手順と、を含み、前記パラメータ設定手順は、予め定められた判定基準と、前記ＤＣ特性検出手順によって検出されたＤＣ特性と、前記ジッタ特性検出手順によって検出されたジッタ特性とに基づいて前記イコライザパラメータを決定する、ことを特徴とする。

本発明によれば、高速シリアルインタフェースの受信デバイスが、受信した高速シリアル信号のみから最適なイコライザパラメータを決定し、決定したイコライザパラメータを自動で設定することができるという効果が得られる。

本発明の実施形態のイコライザパラメータ設定装置を備えた受信デバイスの概略構成を示したブロック図である。本発明の実施形態のイコライザパラメータ設定装置によるイコライザパラメータ設定の処理手順を示したフローチャートである。本発明の実施形態におけるＤＣ特性の検出処理を説明する図である。本発明の実施形態におけるジッタ特性の検出処理を説明する図である。

以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態によるイコライザパラメータ設定装置を備えた受信デバイスの概略構成を示したブロック図である。図１において、受信デバイス１００は、レシーバ１１０、サンプリングクロック生成部１２０、データサンプリング部１３０、特性検出部１４０、パラメータ設定部１５０を備えている。また、サンプリングクロック生成部１２０は、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）部１２１、リカバリクロック生成部１２２、クロック同期部１２３から構成される。また、特性検出部１４０は、ＤＣ特性検出部１４１、ジッタ特性検出部１４２、記憶部１４３から構成される。また、パラメータ設定部１５０は、制御部１５１、レシーバ制御部１５２から構成される。

レシーバ１１０は、高速シリアル信号（差動信号）を受信する。また、レシーバ１１０は、受信した高速シリアル信号の周波数の振幅偏差を補正するためのイコライザ回路を備え、パラメータ設定部１５０によって設定されたイコライザパラメータに応じたイコライザ制御を行う。

サンプリングクロック生成部１２０は、レシーバ１１０が受信した高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成する。

ＰＬＬ部１２１は、受信デバイス１００の外部から入力された基準クロックに基づいて、基準クロックと同位相のサンプリングクロックを生成し、クロック同期部１２３に出力する。また、ＰＬＬ部１２１が生成するサンプリングクロックの周波数は、パラメータ設定部１５０内の制御部１５１からの指示信号の入力に応じて、通常のサンプリングクロックの周波数とイコライザ設定用のサンプリングクロックの周波数とに切り替えられる。
なお、ＰＬＬ部１２１に入力される基準クロックは、高速シリアル信号とは非同期のクロックであるため、ＰＬＬ部１２１から出力するサンプリングクロック（以下、「非同期サンプリングクロック」という）も高速シリアル信号とは非同期のクロックである。
なお、ＰＬＬ部１２１が生成した非同期サンプリングクロックは、受信デバイス１００に備える他のブロックにも出力される。

リカバリクロック生成部１２２は、レシーバ１１０によってイコライザ制御された高速シリアル信号の受信信号波形に基づいて、リカバリクロックを生成し、クロック同期部１２３に出力する。
なお、リカバリクロック生成部１２２が出力するリカバリクロックは、高速シリアル信号の位相に同期したクロックである。

クロック同期部１２３は、ＰＬＬ部１２１から入力された非同期サンプリングクロックの位相とリカバリクロック生成部１２２から入力されたリカバリクロックの位相との位相差を検出し、検出した位相差に応じて、例えば、電圧制御発振器（ＶＣＯ：ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）によって同期させたサンプリングクロックをクロック同期部１２３が出力する。なお、クロック同期部１２３が出力するサンプリングクロックは、高速シリアル信号の位相に同期し、非同期サンプリングクロックと同じ周波数のサンプリングクロック（以下、「同期サンプリングクロック」という）である。

データサンプリング部１３０は、制御部１５１からのサンプリング実行要求と、クロック同期部１２３から入力された同期サンプリングクロックとに基づいて、レシーバ１１０によってイコライザ制御された高速シリアル信号の受信信号波形をサンプリングする。また、データサンプリング部１３０は、サンプリングした高速シリアル信号のサンプリングデータを、特性検出部１４０（ＤＣ特性検出部１４１およびジッタ特性検出部１４２）に出力する。
なお、データサンプリング部１３０がサンプリングした高速シリアル信号のサンプリングデータは、受信デバイス１００に備える他のブロックにも出力される。

特性検出部１４０は、データサンプリング部１３０から入力された高速シリアル信号のサンプリングデータに基づいて、高速シリアル信号の特性を検出し、検出した結果を保持する。

ＤＣ特性検出部１４１は、データサンプリング部１３０から入力された高速シリアル信号のサンプリングデータを、通常のサンプリングタイミング期間、すなわち、高速シリアル信号の１つのデータ単位（以下、「ユニット」という）ごとにサンプリングデータの変化を集計した受信信号波形のデータを生成する。また、ＤＣ特性検出部１４１は、生成した全ユニットの受信信号波形のデータを集計し、アイパターンを生成する。また、ＤＣ特性検出部１４１は、生成したアイパターンに基づいて高速シリアル信号のＤＣ特性を算出し、算出したＤＣ特性の情報を、記憶部１４３に記憶する。なお、ＤＣ特性検出部１４１における高速シリアル信号のＤＣ特性算出の詳細な算出方法に関しては後述する。

ジッタ特性検出部１４２は、ユニットの基準となるサンプリングタイミングとデータサンプリング部１３０から入力された高速シリアル信号のサンプリングデータとに基づいて、高速シリアル信号のジッタ特性を算出する。また、ジッタ特性検出部１４２は、算出したジッタ特性の情報を、記憶部１４３に記憶する。なお、ジッタ特性検出部１４２における高速シリアル信号のジッタ特性算出の詳細な算出方法に関しては後述する。

記憶部１４３は、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などのメモリである。記憶部１４３は、ＤＣ特性検出部１４１から入力されたＤＣ特性の情報と、ジッタ特性検出部１４２から入力されたジッタ特性の情報とを、イコライザパラメータごとに記憶する。

パラメータ設定部１５０は、記憶部１４３に記憶されたイコライザパラメータごとのＤＣ特性およびジッタ特性に基づいて、イコライザパラメータを決定し、決定したイコライザパラメータをレシーバ１１０に設定する。

制御部１５１は、レシーバ１１０内のイコライザ回路に最適なイコライザパラメータ設定処理のためのカウンタを内部に備えている。また、制御部１５１は、内部に備えたカウンタのカウンタ値と１対１に紐付けられた複数種類のイコライザパラメータを予め記憶している。
また、制御部１５１は、ＰＬＬ部１２１、データサンプリング部１３０にレシーバ１１０によってイコライザ制御された高速シリアル信号の受信信号波形をサンプリングするための設定（例えば、ＰＬＬ部１２１に対するサンプリングクロックの切り替え指示信号の出力、データサンプリング部１３０に対するサンプリング実行要求信号の出力など）を行う。また、制御部１５１は、記憶部１４３に記憶されたＤＣ特性の情報およびジッタ特性の情報に基づいて、レシーバ１１０に設定するイコライザパラメータを決定する。また、制御部１５１は、決定したイコライザパラメータを含むイコライザパラメータの設定変更要求信号を、レシーバ制御部１５２に出力する。

レシーバ制御部１５２は、制御部１５１から入力されたイコライザパラメータの設定変更要求信号に基づいて、レシーバ１１０内のイコライザ回路にイコライザパラメータを設定（書き換え）する。

次に、レシーバ１１０のイコライザパラメータを設定（書き換え）する処理手順について説明する。図２は、本実施形態のイコライザパラメータ設定装置によるイコライザパラメータ設定の処理手順を示したフローチャートである。なお、図２のフローチャートの説明では、制御部１５１に予め記憶しているイコライザパラメータは、ｎ種類であるものとする。

イコライザパラメータの自動設定処理が開始されると、ステップＳ１００において、制御部１５１は、ＰＬＬ部１２１のサンプリングクロックの切り替え設定を行う。すなわち、制御部１５１は、ＰＬＬ部１２１が出力する非同期サンプリングクロックを通常のサンプリングクロックからイコライザ設定用のサンプリングクロックに切り替える。より具体的には、イコライザ設定用のサンプリングクロックを基準クロックの１５逓倍に設定する。

続いて、ステップＳ１１０において、制御部１５１は、内部に備えたカウンタのカウンタ値を“１”に設定する。すなわち、カウンタ値＝“１”に対応付けられたイコライザパラメータ（以下、「第１イコライザパラメータ」という）を選択する。そして、制御部１５１は、選択した第１イコライザパラメータへの設定変更要求信号を、レシーバ制御部１５２に出力する。

続いて、ステップＳ１２０において、レシーバ制御部１５２は、制御部１５１からのイコライザパラメータの設定変更要求信号に基づいて、レシーバ１１０内のイコライザ回路のイコライザパラメータを、ステップＳ１１０において選択された第１イコライザパラメータに設定する。

続いて、ステップＳ２００において、制御部１５１は、データサンプリング部１３０にサンプリング実行要求を予め定められた一定時間出力する。このサンプリング実行要求によってデータサンプリング部１３０は、ステップＳ１２０において設定された第１イコライザパラメータに応じて制御された高速シリアル信号の受信信号波形をサンプリングする。そして、サンプリング部１３０は、サンプリングした高速シリアル信号のサンプリングデータを、ＤＣ特性検出部１４１およびジッタ特性検出部１４２に出力する。

続いて、ステップＳ３００において、ＤＣ特性検出部１４１およびジッタ特性検出部１４２は、データサンプリング部１３０がサンプリングした高速シリアル信号のサンプリングデータに基づいて、高速シリアル信号のＤＣ特性およびジッタ特性を検出する。

ここで、ステップＳ３００における高速シリアル信号の特性検出について詳細に説明する。
図３および図４は、ユニットごとに生成した受信信号波形のデータを集計して生成したアイパターンを示した図である。なお、図３は、ＤＣ特性検出部１４１によるＤＣ特性の検出処理を説明する図であり、図４は、ジッタ特性検出部１４２によるジッタ特性の検出処理を説明する図である。
なお、図３および図４において、サンプリングタイミングＳＰ０〜ＳＰ１４（以下、まとめて表すときには、「サンプリングタイミングＳＰ」という）は、イコライザ設定用のサンプリングクロックによるサンプリングタイミングを示している。また、図３および図４におけるサンプリングタイミングは、ステップＳ１００において、イコライザ設定用のサンプリングクロックを基準クロックの１５逓倍に設定していることから、高速シリアル信号に対する通常のサンプリング期間Ｓを１５分割したタイミングである。すなわち、データサンプリング部１３０は、イコライザ設定用のサンプリングクロックに基づいて、高速シリアル信号の通常のサンプリングに対して、１５倍のデータをサンプリングしている。

ＤＣ特性解析部１４１は、図３に示すように、サンプリングタイミングＳＰ０〜ＳＰ１４におけるサンプリングデータから、高速シリアル信号の差動信号の中心Ｃを基準として、最大振幅値Ｓｍａｘ（図３において四角（□）で示した位置の値）と最小振幅値Ｓｍｉｎ（図３において丸（○）で示した位置の値）とを測定する。
そして、ＤＣ特性解析部１４１は、アイパターン用のマスクパターンとの差の値（マージン）を算出する。より具体的には、アイパターン用のマスクパターンの最大閾値Ｔｍａｘ（図３において逆三角（▽）で示した位置の値）と最大振幅値Ｓｍａｘとの電圧の差を最大電圧マージンとし、アイパターン用のマスクパターンの最小閾値Ｔｍｉｎ（図３において三角（△）で示した位置の値）と最小振幅値Ｓｍｉｎとの電圧の差を最小電圧マージンとする。
また、ＤＣ特性解析部１４１は、サンプリングタイミングＳＰ０〜ＳＰ１４における最大振幅値Ｓｍａｘと最小振幅値Ｓｍｉｎとに基づいて、振幅の平均値や偏差などを算出する。
上述した最大電圧マージン、最小電圧マージン、振幅の平均値、偏差などがステップＳ１２０において設定された第１イコライザパラメータに応じて制御されたレシーバ１１０のＤＣ特性となる。

ジッタ特性検出部１４２は、図４に示すように、ユニットの基準となるサンプリングタイミングＳＰ１を中心とし、その前後のサンプリングタイミングＳＰ０およびサンプリングタイミングＳＰ２におけるサンプリングデータを用いて、前回のサンプリングタイミングＳＰ０〜ＳＰ２との時間差を算出する。より具体的には、前回のサンプリングタイミングＳＰ０の値が図４に示したポイントＡ１（図４において丸（○）で示した位置の値）、前回のサンプリングタイミングＳＰ２の値が図４に示したポイントＢ１（図４において四角（□）で示した位置の値）とすると、ポイントＡ１とポイントＢ１とを結んだ直線Ｌ１（図４において白抜きの太線で示した線）を求め、直線Ｌ１と差動信号の中心Ｃとが交差する交点Ｄ１（図４において逆三角（▽）で示した位置）の時間を算出する。そして、算出して時間と、今回のサンプリングタイミングＳＰ１の時間との時間差を算出する。ここで算出された時間差が前回のサンプリングタイミングＳＰと今回のサンプリングタイミングＳＰ１の時間とのジッタとなる。同様に、今回のサンプリングタイミングＳＰと次回のサンプリングタイミングＳＰ１の時間とのジッタを算出する。以降同様に各サンプリングタイミングＳＰでのジッタを算出し、全てのジッタの平均値や偏差などを算出する。
上述したジッタの平均値や偏差などがステップＳ１２０において設定された第１イコライザパラメータに応じて制御されたレシーバ１１０のジッタ特性となる。

続いて、ステップＳ３１０において、ＤＣ特性検出部１４１およびジッタ特性検出部１４２は、上述の方法で算出したＤＣ特性およびジッタ特性を、イコライザパラメータの種類、すなわち、設定されたカウンタ値ごとに定められた記憶部１４３の記憶領域に記憶する。

続いて、ステップＳ３２０において、制御部１５１は、設定されたカウンタ値が予め定められた値（“ｎ”）、すなわち、制御部１５１に予め記憶しているイコライザパラメータの種類数ｎと同じ値であるか否かを判断し、カウンタ値がイコライザパラメータの種類数ｎと同じ値である場合は、ステップＳ４００に進む。また、カウンタ値がイコライザパラメータの種類数ｎ未満の値である場合は、ステップＳ１１１に進む。

ステップＳ３２０において、カウンタ値がイコライザパラメータの種類数ｎ未満の値、すなわち、予め記憶しているイコライザパラメータの種類数ｎのＤＣ特性およびジッタ特性を記憶部１４３に記憶していない場合、制御部１５１は、ステップＳ１１１において、現在のカウンタ値に“１”を加算した値（インクリメントした値）をカウンタ値に設定し、ステップＳ１２０からステップＳ３２０におけるＤＣ特性およびジッタ特性の検出を繰り返す。

一方、ステップＳ３２０において、カウンタ値がイコライザパラメータの種類数ｎと同じ値である、すなわち、予め記憶しているイコライザパラメータの種類数ｎのＤＣ特性およびジッタ特性を記憶部１４３に記憶している場合、制御部１５１は、ステップＳ４００において、最適なイコライザパラメータを決定する。

ここで、ステップＳ３２０における最適なイコライザパラメータを決定について詳細に説明する。
制御部１５１は、記憶部１４３からイコライザパラメータの種類ごとのＤＣ特性およびジッタ特性を読み出し、読み出したＤＣ特性およびジッタ特性を評価する。そして、各イコライザパラメータにおけるＤＣ特性およびジッタ特性の評価情報を比較する。
制御部１５１によるＤＣ特性およびジッタ特性の評価は、ＤＣ特性およびジッタ特性の各特性値に対して、制御部１５１のレジスタ設定などの設定に基づいた重み付けの評価を行う。この重み付け評価によって、予め記憶しているｎ種類のイコライザパラメータから、受信デバイス１００の使用者の希望により近い最適なイコライザパラメータを決定（選択）する。そして、制御部１５１は、決定した最適なイコライザパラメータへの設定変更要求信号を、レシーバ制御部１５２に出力する。

続いて、ステップＳ４１０において、レシーバ制御部１５２は、制御部１５１からのイコライザパラメータの設定変更要求信号に基づいて、レシーバ１１０内のイコライザ回路のイコライザパラメータを、ステップＳ４００において決定した最適なイコライザパラメータに変更する。

続いて、ステップＳ５００において、制御部１５１は、ＰＬＬ部１２１のサンプリングクロックの切り替え設定を行う。すなわち、制御部１５１は、ＰＬＬ部１２１が出力する非同期サンプリングクロックをイコライザ設定用のサンプリングクロックから通常のサンプリングクロックに切り替え、イコライザパラメータの自動設定処理を完了する。

上記に述べたとおり、本実施形態によるイコライザパラメータ設定装置によれば、基準クロックに基づいてイコライザ設定用のサンプリングクロックを生成し、レシーバ１１０によってイコライザ制御された高速シリアル信号の受信信号波形を、イコライザ設定用のサンプリングクロックに基づいてサンプリングすることができる。このことによって、レシーバ１１０がイコライザ制御した後の高速シリアル信号の受信信号波形に関するＤＣ特性およびジッタ特性を検出することができる。

また、レシーバ１１０のイコライザ制御のイコライザパラメータを、予め記憶している複数種類のイコライザパラメータに変更し、全てのイコライザパラメータにおけるＤＣ特性およびジッタ特性を検出することができる。このことによって、全てのイコライザパラメータの中から、受信デバイス１００の使用者の所望する最適なイコライザパラメータを決定して、レシーバ１１０に設定することができる。

上述のことから、本実施形態によるイコライザパラメータ設定装置によれば、受信デバイス１００が受信した高速シリアル信号のみから最適なイコライザパラメータを決定することができ、この決定したイコライザパラメータを自動で設定することができる。

上記に述べたとおり、本発明を実施するための形態によれば、高速シリアルインタフェースの受信デバイスにおいて、外部から測定することができない、イコライザ制御した後の高速シリアル信号の受信信号波形から最適なイコライザパラメータを決定し、この決定したイコライザパラメータを自動で設定することができる。

また、最適なイコライザパラメータを決定する際に、複数種類のイコライザパラメータに変更して検出したＤＣ特性およびジッタ特性を重み付け評価することによって、受信デバイス１００の使用者の希望により近い最適なイコライザパラメータを決定することができる。

また、レシーバ内のイコライザ回路のイコライザパラメータをアナログ的に設定できない場合においても複数種類のイコライザパラメータから最適なイコライザパラメータを決定することができる。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１００・・・受信デバイス、１１０・・・レシーバ、１２０・・・サンプリングクロック生成部、１２１・・・ＰＬＬ部、１２２・・・リカバリクロック生成部、１２３・・・クロック同期部、１３０・・・データサンプリング部、１４０・・・特性検出部、１４１・・・ＤＣ特性検出部、１４２・・・ジッタ特性検出部、１４３・・・記憶部、１５０・・・パラメータ設定部、１５１・・・制御部、１５２・・・レシーバ制御部

Claims

高速シリアルインタフェースの受信器に備えられたアナログイコライザ回路にイコライザパラメータを設定するパラメータ設定装置において、
前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成するクロック生成手段と、
前記受信器によって受信された高速シリアル信号のデータを、前記クロック生成手段によって生成されたサンプリングクロックに基づいてサンプリングするサンプリング手段と、
前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の特性を検出する受信器特性検出手段と、
予め定められた判定基準と、前記受信器特性検出手段によって検出された前記受信器の特性とに基づいて、前記イコライザパラメータを決定し、該決定したイコライザパラメータを、前記受信器に設定するパラメータ設定手段と、
を備えることを特徴とするパラメータ設定装置。
前記クロック生成手段は、
前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを予め定められた逓倍比で逓倍した周波数のクロックを生成するクロック逓倍手段、
を備え、
前記受信器特性検出手段は、
前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の直流特性（ＤＣ特性）を検出するＤＣ特性検出手段と、
前記サンプリング手段によってサンプリングされたデータに基づいて前記受信器の時間的なズレや揺らぎの特性（ジッタ特性）を検出するジッタ特性検出手段と、
を備え、
前記パラメータ設定手段は、
予め定められた判定基準と、前記ＤＣ特性検出手段によって検出されたＤＣ特性と、前記ジッタ特性検出手段によって検出されたジッタ特性とに基づいて前記イコライザパラメータを決定する、
ことを特徴とする請求項１に記載のパラメータ設定装置。
高速シリアルインタフェースの受信器に備えられたアナログイコライザ回路にイコライザパラメータを設定するパラメータ設定方法において、
前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを生成するクロック生成手順と、
前記受信器によって受信された高速シリアル信号のデータを、前記クロック生成手順によって生成されたサンプリングクロックに基づいてサンプリングするサンプリング手順と、
前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の特性を検出する受信器特性検出手順と、
予め定められた判定基準と、前記受信器特性検出手順によって検出された前記受信器の特性とに基づいて、前記イコライザパラメータを決定し、該決定したイコライザパラメータを、前記受信器に設定するパラメータ設定手順と、
を含むことを特徴とするパラメータ設定方法。
前記クロック生成手順は、
前記受信器によって受信された高速シリアル信号のデータをサンプリングするためのサンプリングクロックを予め定められた逓倍比で逓倍した周波数のクロックを生成するクロック逓倍手順、
を含み、
前記受信器特性検出手順は、
前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の直流特性（ＤＣ特性）を検出するＤＣ特性検出手順と、
前記サンプリング手順によってサンプリングされたデータに基づいて前記受信器の時間的なズレや揺らぎの特性（ジッタ特性）を検出するジッタ特性検出手順と、
を含み、
前記パラメータ設定手順は、
予め定められた判定基準と、前記ＤＣ特性検出手順によって検出されたＤＣ特性と、前記ジッタ特性検出手順によって検出されたジッタ特性とに基づいて前記イコライザパラメータを決定する、
ことを特徴とする請求項３に記載のパラメータ設定方法。