JP2010243953A - 送信器、及び送信方法 - Google Patents

Abstract

【課題】差動多相位相偏移変調器のバイアス電圧を、信号品質劣化を最低限度に抑えた上で精度よく制御する。
【解決手段】ＲＺ用変調器８およびバイアス制御回路３０は、ＣＷ光源１とＤＱＰＳＫ変調器２との間に介挿される。ＲＺ用変調器８の出力の一部が、第２のモニタカプラ２３によってタップされる。第２のモニタ手段２４は、光パワーの変動をモニタリングし、第２の低周波発生器２１の出力信号と共に第２の同期検波回路２５で同期検波し、得られた同期検波結果を元に電圧制御信号を生成し、第４のＤＣ電源１０−４にフィードバックする。結果として、バイアス電圧Ｂｉａｓ４は、適正なバイアス値に制御される。バイアス電圧Ｂｉａｓ３を制御する時点では、既に、光はパルス化が行われており、位相変調時の強度変化が存在しない。
【選択図】図１

Description

本発明は、光変調器のバイアス自動制御に関するものであり、特に、パルスカーバ（ＲＺ：Return to Zero化）を伴う多値の光差動位相シフトキーイング信号（ＤＭＰＳＫ；Differential Multiple Phase-Shift Keying）を送信する送信器、および送信方法に関する。

光伝送システムに用いる伝送符号として、非線形耐力の高いＤＭＰＳＫ方式が広く検討されてきた。特に、ＤＭＰＳＫ方式にパルスカーバを組合せ、シンボル間の光強度を「０」とする変調方式が有効である。以下、説明を簡単にするために、４値の多値位相変調である差動四相位相偏移変調（ＤＱＰＳＫ；Differential Quadrature Phase Shift Keying）にパルスカーバを組み合わせたＲＺ−ＤＱＰＳＫ（Return to Zero-DQPSK）変調方式に限定して説明を行う。

ＲＺ−ＤＱＰＳＫ信号を生成するためには、ＤＱＰＳＫ変調器とＲＺ用変調器を直列に組み合わせる構成が一般的である。典型的な例を図９に示す。図９において、ＣＷ（Continuous Wave；連続波）光源１からＤＱＰＳＫ変調器２に入力されたＣＷ光は、第１のカプラ３により２つに分割され、第１の位相変調手段４と第２の位相変調手段５に入力される。これら２つの位相変調器４、５では、各々、２値デジタル信号のＤＡＴＡ１およびＤＡＴＡ２によって変調され、光位相がπだけ変動する２つの位相変調光が生成される。

これら２つの位相変調光は、第２のカプラ７によって合波されるが、このとき、π／２位相調整手段６により、波長の４分の１相当の遅延を加えた上で合波される。第２のカプラ７の出力は、ＮＲＺ−ＤＱＰＳＫ信号光として、ＤＱＰＳＫ変調器２の外部に出力される。ＮＲＺ−ＤＱＰＳＫ信号光は、ＲＺ用変調器８によって強度変調される。この強度変調の周期は、各データのクロックに同期しており、ＮＲＺ−ＤＱＰＳＫ信号光のシンボル間の中間遷移状態が消光されるよう調整される。ＲＺ用変調器８の出力は、ＲＺ−ＤＱＰＳＫ信号となる。

よく知られているように、光変調器を使用するにあたっては、光路長を微調整するためにバイアス電圧を加える必要がある。バイアス電圧の最適値は、一般に、一定ではなく、光変調器の経時的な変動によりドリフトが生じる。信号品質劣化を抑えるために、バイアス電圧を常に最適値に保つバイアス制御回路が極めて重要となる。図９に示したように、１つのＲＺ−ＤＱＰＳＫ信号を生成するためには、４種のバイアス電圧Ｂｉａｓ１〜Ｂｉａｓ４が必要であり、これらの全てに対して図示しないバイアス制御回路を必要とする。また、バイアス電圧Ｂｉａｓ１〜Ｂｉａｓ４のドリフトを検出する手段としては、ディザリングを用いる構成が広く知られている。

図１０は、従来技術において、上述したバイアス制御、ドリフト検出を実現するＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。なお、図９に対応する部分には同一の符号を付けて説明を省略する。図１０において、バイアス電圧Ｂｉａｓ１〜Ｂｉａｓ３は、それぞれ第１〜３のＤＣ電源１０−１、１０−２、１０−３により生成される。第１の低周波信号発生器１１は、ビットレートよりも十分に低い周波数ｆ１の正弦波を生成し、第１の切替スイッチ１２を介して、タイムシェアリングで第１の低周波重畳回路１３−１、第２の低周波重畳回路１３−２、第３の低周波重畳回路１３−３に供給する。

第１の低周波重畳回路１３−１、第２の低周波重畳回路１３−２、第３の低周波重畳回路１３−３では、それぞれで、第１〜３のＤＣ電源１０−１〜１０−３のそれぞれの出力に周波数ｆ１の正弦波が重畳されることにより、各バイアス電圧Ｂｉａｓ１〜Ｂｉａｓ３にディザリングがタイムシェアリングで加えられる。第２のカプラ７から出力されるＮＲＺ−ＤＱＰＳＫ信号は、上記３種のディザリングにより、周波数ｆ１の変動を受ける。第２のカプラ７の出力の一部は、第１のモニタカプラ１４によってタップされ、第１のモニタ手段１５に供給される。ここでは、第１のモニタ手段１５を低速なフォトデテクタである。

第１のモニタ手段１５によって得られた光パワーの変動は、参照用の第１の低周波発生器１１の出力信号と共に第１の同期検波回路１６で同期検波される。第１の同期検波回路１６では、得られた同期検波結果を元に、電圧制御信号が生成され、第２の切替スイッチ１７によりタイムシェアリングで第１〜第３のＤＣ電源１０−１〜１０−３にフィードバックされる。第１の切替スイッチ１２と第２の切替スイッチ１７は、同期しており、ディザ信号が印加される第１〜第３のＤＣ電源１０−１〜１０−３に対して電圧制御信号がフィードバックされる。結果として、バイアス電圧Ｂｉａｓ１〜Ｂｉａｓ３は、適正なバイアス値に制御される。

一方、ＲＺ用変調器８のバイアス電圧Ｂｉａｓ４も同様である。すなわち、バイアス電圧Ｂｉａｓ４は、第４のＤＣ電源１０−４により生成される。第２の低周波信号発生器２１は、ビットレートよりも十分に低い周波数ｆ２の正弦波を生成し、第４の低周波重畳回路１３−４に供給する。第４の低周波重畳回路１３−４では、周波数ｆ２の正弦波が第４のＤＣ電源２０の出力に重畳されることにより、バイアス電圧Ｂｉａｓ４にディザリングが加えられる。

一方、ＲＺ用変調器８の出力の一部が、第２のモニタカプラ２３によってタップされ、第２のモニタ手段２４に供給される。第２のモニタ手段２４で得られた光パワーの変動は、参照用の第２の低周波発生器２１の出力信号と共に第２の同期検波回路２５で同期検波され、得られた同期検波結果を元に電圧制御信号が生成され、第４のＤＣ電源１０−４にフィードバックされる。結果として、バイアス電圧Ｂｉａｓ４は、適正なバイアス値に制御される。

なお、第１のモニタカプラ１４や、第１のモニタ手段１５をＤＱＰＳＫ変調器内部に組み込む構成が広く行われている。また、図１０に示す構成は、バイアス電圧Ｂｉａｓ１〜３のフィードバックループと、バイアス電圧Ｂｉａｓ４のフィードバックループとが独立しているため、簡易な構成となる。

上述したフィードバックループは、やや複雑になるが、図１１に示すような構成も既に提案されている。なお、図１０に対応する部分には同一の符号を付けて説明を省略する。図１１に示す構成では、図１０における第１のモニタカプラ１４、および第１のパワーモニタ手段１５を廃し、ＲＺ用変調器８の出力であるＲＺ−ＤＱＰＳＫ信号のみをモニタする。第１の低周波発生器１１の出力を、バイアス電圧Ｂｉａｓ１〜４の全てにタイムシェアリングで重畳し、同期検波によって得られた電圧制御信号もまたタイムシェアリングで第１〜４のＤＣ電源１０−１〜１０−４にフィードバックされる。なお、第１の同期検波回路１６、第２の同期検波回路２５も、同期検波回路２８の１つに統合している。

特許第２６４２４９９号公報

しかしながら、上述した従来技術には、以下に述べる問題点がある。

従来技術において、π／２位相調整手段６に加えられるバイアス電圧Ｂｉａｓ３にディザリングを行っても、ＤＱＰＳＫ変調器２の出力の光パワーは、ごく僅かにしか変動しない。これは、バイアス電圧Ｂｉａｓ３が適正値からずれた時に、光パワーが増大する符号と減少する符号との両者が存在し、影響を打ち消し合うためである。トータルの光パワーは、ごく僅かしか変動せず、同期検波に困難が伴う。ディザリング振幅を大きくすれば、ＤＱＰＳＫ変調器２の出力の光パワーの変動量も増大するが、これは、送信信号の品質劣化を招くため、望ましくない。

もう１つの問題は、ＤＱＰＳＫ変調器２の出力であるＮＲＺ−ＤＱＰＳＫ信号光には、ランダムな強度変化が常に生じているということである。第１および第２の位相変調器４、５においては、位相が切り替わる際に強度変調を伴う。両者が共に位相が変わるか、一方のみが位相が変わるか、あるいは両者共に直前の位相を保持するかによって、信号光は、シンボル間で異なる強度変調を受ける。このため、同期検波の効率が落ちてしまう。

図１１に示した構成では、モニタされるのは、ＲＺ−ＤＱＰＳＫ信号であり、シンボル間の強度変調は抑圧されているため、この問題は解消される。しかしながら、バイアス電圧Ｂｉａｓ１〜３に対するフィードバックと、バイアス電圧Ｂｉａｓ４に対するフィードバックとが２重のループを構成し、制御が不安定になりやすい。また、ＤＱＰＳＫ変調器２内に内蔵されたモニタカプラ１４や、モニタ手段１５が活用できないという問題がある。

また、２重ループ構成においては、ディザリングがタイムシェアリングである場合、π／２位相調整部６にディザリングをしている時間帯では、ＲＺ用変調器８には、ディザが加わっていない。しかし、それでも、第４のＤＣ電源１０−４の揺らぎや、バイアス電圧Ｂｉａｓ４に接続されている導線が拾う外部雑音などによる回路雑音の発生はある程度避けられない。特に、後者は、回路規模が大きくなるほど不利である。

ところで、前述した通り、π／２バイアスのディザリングの検出は、一般に、非常に低感度である。図１１に示す構成では、第２のモニタカプラ２３とバイアス電圧Ｂｉａｓ３（π／２）バイアスの間にＲＺ用変調器８が介挿さているので、第２のモニタカプラ２３が受け取るπ／２のディザリング信号には、前述したバイアス電圧Ｂｉａｓ４から来る回路雑音が重畳されてしまうという問題がある。

上記説明は、ディザリングがタイムシェアリングである場合についてであるが、全てのバイアス電圧Ｂｉａｓ１〜Ｂｉａｓ４を同時にディザリングする場合（これはディザ周波数を違えれば可能であり、既知の技術である）は、図１１におけるバイアス電圧Ｂｉａｓ４へのディザリングは、バイアス電圧Ｂｉａｓ３（π／２）バイアスへのディザリング信号に対する雑音となる。バイアス電圧Ｂｉａｓ４とバイアス電圧Ｂｉａｓ３とのディザ周波数が異なれば、同期検波で切り分けは可能であるが、π／２バイアスのディザリングの検出は一般に非常に低感度であるため不利となる。

本発明は、このような事情を考慮してなされたものであり、その目的は、差動多相位相偏移変調器のバイアス電圧を、信号品質劣化を最低限度に抑えた上で精度よく制御することができる送信器、及び送信方法を提供することにある。

上述した課題を解決するために、本発明は、差動多相位相偏移変調をパルスカーブしたＲＺ−ＤＭＰＳＫ信号を出力する信号送信器であって、光源と、前記光源出力を入力するパルス生成用変調器と、前記パルス生成用変調器から出力される光パルス列を入力とする差動多相位相偏移変調器と、前記パルス生成用変調器のバイアスをディザリングするパルス生成用変調器ディザリング手段と、前記パルス生成用変調器から出力される光パルス列の光パワーをモニタするパルス光パワーモニタ手段と、前記パルス光パワーモニタ手段の出力と前記パルス生成用変調器ディザリング手段から出力されるディザリング信号との同期検波によりパルス生成用変調器のバイアスを最適化するパルス生成用変調器バイアス制御手段と、前記差動多相位相偏移変調器の有する複数のバイアス全てにディザリングを行う複数の差動多相位相偏移変調器ディザリング手段と、前記差動多相位相偏移変調器の出力の光パワーをモニタする変調光パワーモニタ手段と、前記変調光パワーモニタ手段の出力と前記差動多相位相偏移変調器ディザリング手段から出力されるディザリング信号との同期検波により前記差動多相位相偏移変調器の複数のバイアスを各々最適化する差動多相位相偏移変調器バイアス制御手段と、を備え、前記差動多相位相偏移変調器バイアス制御手段の有するフィードバックループと、前記パルス生成用変調器バイアス制御手段の有するフィードバックループとを独立させることと、前記変調光パワーモニタ手段によってモニタされる光信号はＲＺ−ＤＭＰＳＫ信号であること、を特徴とする送信器である。

本発明は、上記の発明において、前記差動多相位相偏移変調器ディザリング手段は、当該装置立上げ時においてはディザリングの振幅を大きく、当該装置立上げから予め定められた時間が経過した後にはディザリングの振幅を小さくする、ことを特徴とする。

本発明は、上記の発明において、前記パルス生成用変調器から出力される光パルス列をＮ分岐する１対Ｎ分岐カプラと、前記１対Ｎ分岐カプラによりＮ分岐された各々の光パルスに対して、ボーレートＢの相異なる変調を施す第１〜第Ｎの差動多相位相偏移変調器と、前記第１〜第Ｎの差動多相位相偏移変調器からの出力を光パルスが相互干渉しないように遅延差を加えて時間多重を行う合波手段とを備え、前記パルス生成用変調器は、１／Ｂの周期、かつ１／Ｎ以下のディーティ比を有する光パルス列を生成し、前記合波手段は、ボーレートＢ×Ｎの光差動多相位相偏移信号を出力する、ことを特徴とする。

本発明は、上記の発明において、前記パルス生成用変調器から出力される光パルス列を２分岐する１対２分岐カプラと、前記１対２分岐カプラからの２出力に対し、それぞれ変調を施す第１、および第２の差動多相位相偏移変調器と、前記第１、および第２の差動多相位相偏移変調器からの出力を偏波多重する合波手段と、を更に備えることを特徴とする。

本発明は、上記の発明において、前記変調光パワーモニタ手段に代えて、前記差動多相位相偏移変調器から出力される変調光の波形をモニタリングする変調光波形モニタ手段と、前記変調光波形モニタ手段によりモニタリングされた変調光の波形からそのピーク値を検出し、かつそのピーク値を、当該送信器の同符号連続時間よりも長い持続時間だけホールドするピークホールド回路と、を備えることを特徴とする。

本発明は、上記の発明において、前記パルス生成用変調器ディザリング手段と前記差動多相位相偏移変調器ディザリング手段とは、受信系の低域遮断周波数以下のディザリング周波数を有する、ことを特徴とする。

本発明は、上記の発明において、前記差動多相位相偏移変調器バイアス制御手段は、前記同期検波出力が正または負の極値をとるようフィードバックをかける、π／２バイアスを制御するπ／２バイアス制御手段を備え、前記π／２バイアス制御手段は、現在のバイアス値における同期検波の結果が極値であるか否かを判定し、極値でない場合は現在のバイアス値を増加させるべきか減少させるべきかを判定し、極値である場合は現在のバイアス値を保持する判定を下す極値判定機能を備え、前記極値判定機能は、ディザリングの振幅は一定に保つがディザリングの平均電圧を僅かに変更しつつ同期検波結果の比較参照を行い、その比較参照結果の大小比較をもとにして現在のバイアス値における同期検波の結果が極値か否かを判定し、また、現在のバイアス値における同期検波の結果が極値でない場合は前記比較参照結果を元に、同期検波の結果が極値により近づくようバイアス値の変更量を定める、ことを特徴とする。

本発明は、上記の発明において、当該装置立上げ時において、前記極値判定機能を動作させる前に、予めバイアス電圧を掃引しつつ同期検波を行い、バイアス電圧の変化に対する同期検波結果の変化率を予め測定しておく、ことを特徴とする。

また、上述した課題を解決するために、本発明は、差動多相位相偏移変調をパルスカーブしたＲＺ−ＤＭＰＳＫ信号を出力する信号の送信方法であって、パルス生成用変調器に、光源出力を入力するパルス生成用変調ステップと、差動多相位相偏移変調器が、前記パルス生成用変調器から出力される光パルス列を入力とする差動多相位相偏移変調ステップと、パルス生成用変調器ディザリング手段が、前記パルス生成用変調器のバイアスをディザリングするパルス生成用変調器ディザリングステップと、パルス光パワーモニタ手段が、前記パルス生成用変調器から出力される光パルス列の光パワーをモニタするパルス光パワーモニタステップと、パルス生成用変調器バイアス制御手段が、前記パルス光パワーモニタ手段の出力と前記パルス生成用変調器ディザリング手段から出力されるディザリング信号との同期検波によりパルス生成用変調器のバイアスを最適化するパルス生成用変調器バイアス制御ステップと、複数の差動多相位相偏移変調器ディザリング手段が、前記差動多相位相偏移変調器の有する複数のバイアス全てにディザリングを行う複数の差動多相位相偏移変調器ディザリングステップと、変調光パワーモニタ手段が、前記差動多相位相偏移変調器の出力の光パワーをモニタする変調光パワーモニタステップと、差動多相位相偏移変調器バイアス制御手段が、前記変調光パワーモニタ手段の出力と前記差動多相位相偏移変調器ディザリング手段から出力されるディザリング信号との同期検波により前記差動多相位相偏移変調器の複数のバイアスを各々最適化する差動多相位相偏移変調器バイアス制御ステップと、を含み、前記差動多相位相偏移変調器バイアス制御手段の有するフィードバックループと、前記パルス生成用変調器バイアス制御手段の有するフィードバックループとを独立させることと、前記変調光パワーモニタ手段によってモニタされる光信号はＲＺ−ＤＭＰＳＫ信号であること、を特徴とする送信方法である。

この発明によれば、差動多相位相偏移変調器のバイアス電圧を、信号品質劣化を最低限度に抑えた上で精度よく制御することができるという利点が得られる。

本発明の第１実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。 本第１実施形態と図１０に示す従来技術とを比較するために、バイアス電圧Ｂｉａｓ３を意図的に変動させた場合の系の変動を示す説明図である。 本第２実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。 本第３実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。 本第３実施形態の動作原理を示す概念図である。 ＲＺ−ＤＱＰＳＫ送信器に係り、ＲＺ化用変調器の出力を２分岐し、各出力をＤＱＰＳＫ変調した後に偏波多重する構成を示すブロック図である。 ＲＺ−ＤＱＰＳＫ送信器に係り、時間多重する構成を示すブロック図である。 本第４実施形態による、バイアス電圧Ｂｉａｓ３の制御方法を説明するための説明図である。 従来技術による典型的なＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。 従来技術においてバイアス制御、ドリフト検出を実現するＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。 従来技術によるＲＺ−ＤＱＰＳＫ送信器の他の構成例を示すブロック図である。

以下、本発明の一実施形態を、図面を参照して説明する。

Ａ．第１実施形態
図１は、本発明の第１実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。なお、本第１実施形態は、前述した図１０に示す従来技術に対応し、図１０に対応する部分には同一の符号を付けている。図において、第１のモニタ手段１５としては、低速のフォトデテクタ（ＰＤ）とし、光パワーをモニタする。第１のモニタ手段１５には、市販のＤＱＰＳＫ変調器に内蔵の低速ＰＤを使用してもよい。本第１実施形態は、図１０に示す従来技術における、ＤＱＰＳＫ変調器２に対して、ＲＺ用変調器８および付随するバイアス制御回路３０の順番を入れ替えたものであり、具体的には、ＲＺ用変調器８および付随するバイアス制御回路３０をＣＷ光源１とＤＱＰＳＫ変調器２との間に介挿した構成となっている。

最も制御が困難なバイアスは、前述したように、π／２位相調整を行うバイアス電圧Ｂｉａｓ３である。以下に、π／２位相調整手段６のバイアス制御について説明する。

ＤＱＰＳＫ変調器２は、２つの光位相変調器、すなわち第１および第２の光位相変調器４、５の一方の出力光を、π／２位相調整手段６により、π／２の光学位相を加えた上で、他方の出力光と干渉させる。具体的には、π／２位相調整手段６において、キャリア波長の１／４に相当する遅延を与える。ここで、光位相変調器４の出力光と、π／2位相調整手段６の出力光との電場を、各々Ｄ_Ｉ×ｅｘｐ（ｉωｔ）、Ｄ_Ｑ×ｅｘｐ（ｉωｔ＋π／２）と書き表すことにする。ここで、ωはキャリア周波数、ｔは時間、Ｄ_ＩおよびＤ_Ｑはデータの符号であり、タイムスロットの中央で±１の値に正規化できる。

Ｄ_Ｉ×ｅｘｐ（ｉωｔ）とＤ_Ｑ×ｅｘｐ（ｉωｔ＋π／２）とが第2のカプラ7で干渉した後の光強度Ｉ_０は、
Ｉ_０＝｜Ｄ_Ｉ×ｅｘｐ（ｉωｔ）＋Ｄ_Ｑ×ｅｘｐ（ｉωｔ＋π／２）｜^２
＝｜Ｄ_Ｉ｜^２＋｜Ｄ_Ｑ｜^２

と表される。タイムスロットの中央においては、Ｄ_ＩとＤ_Ｑは±１であるからＩ_０は一定である。
ここで、変調器の光学特性の経時変化によりπ／２位相調整手段６の作る位相差が最適値のπ／２からπ／２＋αへと変動したとする。このときのＤＱＰＳＫ変調器２の出力光Ｉ_１は、

Ｉ_１＝｜Ｄ_Ｉ×ｅｘｐ（ｉωｔ）＋Ｄ_Ｑ×ｅｘｐ（ｉωｔ＋π／２＋α）｜^２
＝｜Ｄ_Ｉ｜^２＋｜Ｄ_Ｑ｜^２＋２×Ｄ_Ｉ×Ｄ_Ｑ×ｃｏｓ（π／２＋α）
＝｜Ｄ_Ｉ｜^２＋｜Ｄ_Ｑ｜^２−２×Ｄ_Ｉ×Ｄ_Ｑ×ｓｉｎ（α）

となる。

前述したように、π／２位相調整手段６の作る位相差はπ／2が最適値であるから、変調器の経時変化により位相差が変動した場合には、バイアス電圧Ｂｉａｓ３を修正してαを０に保つ必要がある。すなわち、α＞0の時はこれを減らし、α＜０の時はこれを増加させなければならない。しかしsin(α)は奇関数であり、またＤ_Ｉ×Ｄ_Ｑはタイムスロットの中央において＋１と−1の両者をランダムに取りうるので、理想的な変調器で長時間平均を取ると、I₁の大きさはαによらず一定となってしまう。現実には、変調器および変調器ドライバの帯域制限により対象性が僅かに崩れ、αの変化に伴ってI₁も僅かに変動するから、I₁の変動をモニタしてαの変動を検出することは可能ではある。しかし、前述した従来技術の課題にも記述したとおり、I₁の変動は極めて小さいので、これを検出するのは一般に困難である。また、Ｄ_ＩおよびＤ_Ｑはタイムスロットの中央では±1の値をとるが、タイムスロットの境界では不規則な変動を行う。これは前述した従来技術の課題にも記述したとおり、位相変調に伴う強度変化によるもので、この強度変化の大きさは符号の変化および変調器の特性に依存し、αの変化の検出は更に困難になる。

上記のような小さな変動を検出するためには、ディザ法を用いるのが一般的である。π／２位相調整手段６のバイアス電圧Ｂｉａｓ３に、振幅の微小な周波数ｆ０の正弦波を重畳させてディザリングさせると、バイアス電圧Ｂｉａｓ３は、Ｖ０＋ΔＶ×ｃｏｓ（２π・ｆ０×ｔ）で表わされる。バイアス電圧Ｂｉａｓ３と位相差との関係は、変調器の構成できまる比例係数ｋを用いて、ｋ・Ｖ０＋ｋ・ΔＶ×ｃｏｓ（２π・ｆ０×ｔ）となるので、ディザ印加時の光強度Ｉｄは、

Ｉ_ｄ＝｜Ｄ_Ｉ×ｅｘｐ（ｉωｔ）＋Ｄ_Ｑ×ｅｘｐ（ｉωｔ＋ｋ・Ｖ０＋ｋ・ΔＶ×ｃｏｓ（２π・ｆ０×ｔ））｜^２
＝｜Ｄ_Ｉ｜^２＋｜Ｄ_Ｑ｜^２
＋２×Ｄ_Ｉ×Ｄ_Ｑ×ｃｏｓ（ｋ・Ｖ０＋ｋ・ΔＶ×ｃｏｓ（２π・ｆ０×ｔ））

となる。目標とすべき状態は、COSの引数がπ／２の近傍で微小振動する状態であるが、そのためにはディザ振幅ΔVを十分小さくとり、かつ、Ｉｄに現れる周期ｆ０の変動成分が最大となるようＶ０を調整すればよい。前述のようにＩｄの変動は極めて小さいが、Iｄから周波数ｆ０の変動成分を選択的に増幅し、前記のディザリング信号との同期検波をとることにより、検出効率を上げることが可能となることが知られている。
本願発明では、DQPSK変調器に光が入射される時点で既に、光はパルス化が行われている。このため、前述のタイムスロット境界近傍での不規則な強度変化が存在せず、周波数ｆ０の変動成分の検出効率があがり、Ｂｉａｓ３の制御を精度よく行うことが可能である。

また、図１に示す構成では、図１１に示す従来構成と異なり、市販のＤＱＰＳＫ変調器２に内蔵されている低速ＰＤを第１のモニタ手段１５として活用することができる。

図２（ａ）〜（ｃ）は、本第１実施形態と図１０に示す従来技術とを比較するために、バイアス電圧Ｂｉａｓ３を意図的に変動させた場合の系の変動を示す説明図である。まず、図２（ａ）は、バイアス電圧Ｂｉａｓ３の電圧変化に対する、出力信号のＱ値の変化を測定した際の説明図である。バイアス電圧Ｂｉａｓ３が１．７Ｖで最良の出力波形が得られることが分かる。

図２（ｂ）は、図１に示す本第１実施形態の構成で、バイアス電圧Ｂｉａｓ３を意図的に変動させた場合の第１の同期検波回路１６の出力を測定した際の説明図である。ここでは、バイアス電圧Ｂｉａｓ３のドリフト発生の影響を調べることが目的であるので、第３のＤＣ電源１０−３へのフィードバックは切断してある。バイアス電圧Ｂｉａｓ３が最適値１．７Ｖであるとき、第１の同期検波回路１６の出力は最大となった。

図２（ｃ）は、図２（ｂ）と同じ測定を図１０に示す従来技術の構成にて行った結果を示す説明図である。図２（ｃ）に示すように、図１０に示す従来技術の構成の場合、ディザリング振幅および周波数を等しく設定してあるにもかかわらず、図２（ａ）に比べて、第１の同期検波回路１６の出力のピークが曖昧になっている。これは、本第１実施形態による構成が、図１０に示す従来技術の構成よりも、精度よくバイアス電圧Ｂｉａｓ３を制御し得ることを示している。

また、図１に示す構成では、フィードバックループが２重になっておらず、帰還回路が小型化できるためバイアス電圧Ｂｉａｓ４からくる回路雑音を低減することができる。さらに、ＤＱＰＳＫ変調器２自体が光損失を持っているので、バイアス電圧Ｂｉａｓ４由来の回路雑音もまた減衰し、図１の第１のモニタカプラ３が受けるバイアス電圧Ｂｉａｓ３（π／２）のディザ信成分の感度を向上させることができる。

Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。
図３は、本第２実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。本第２実施形態は、図１に示す第１実施形態における、第１のモニタ手段１５の出力を２分岐し、その一方を振幅制御装置４０に入力し、振幅制御装置４０は、第１のモニタ手段１５の出力の大きさの変化に基づいて、第１の低周波発生器１１の振幅を変更する。第１の低周波発生器１１は、出力振幅が大きければ、精度の良い制御が可能になるが、その反面、信号品質が劣化するというトレードオフが生じる。本第２実施形態では、この問題を解消するものである。

図３に示す構成では、当該送信器を立ち上げた直後の不安定な初期状態においては、第１の低周波発生器１１の振幅を大きくし、バイアス制御の精度を良くする。そして、当該送信器の立上げ後、しばらく時間が経過し、当該送信器がある程度安定化し始めた後は、第１の低周波発生器１１の振幅を小さくして、信号品質劣化を抑える。ＣＷ光源１が光を出力すると、第1のモニタ手段１５は幾らかの光パワーを受け取るため、第1のモニタ手段１５の出力は０でなくなる。振幅制御装置４０は、第１のモニタ手段１５の出力が０でなくなる時刻を検出して、当該送信器の立上げ時刻とみなす。立上げ時刻からの経過時間Ｔは、振幅制御装置４０内のタイマーで計測される。振幅制御装置４０は、経過時間Ｔが予め定められたある時間ｔよりも小さければ、第１の低周波発生器１１の振幅を大きくとり、経過時間Ｔが時間ｔを超えた段階で、第１の低周波発生器１１の振幅を小さくする。

上述した第２実施形態によれば、当該送信器の立ち上げ直後の不安定な初期状態においては、振幅制御装置４０により、第１の低周波発生器１１の振幅を大きくすることで、バイアス制御の精度を良くすることができ、当該送信器安定後においては、振幅制御装置４０により、第１の低周波発生器１１の振幅を大きくとり、第１の低周波発生器１１の振幅を小さくすることで、信号品質の劣化を抑えることができる。

Ｃ．第３実施形態
次に、本発明の第３実施形態について説明する。
図４は、本第３実施形態によるＲＺ−ＤＱＰＳＫ送信器の構成を示すブロック図である。なお、図３に対応する部分には同一の符号を付けて説明を省略する。本第３実施形態は、図３に示す第２実施形態における、第１のモニタ手段１５の出力に代えて、波形測定手段５０およびピークホールド回路６０を用いたものである。波形測定手段５０は、Ｄａｔａのビットレートと同程度の帯域を持ち、ＲＺ−ＤＱＰＳＫ信号の１つ１つの光パルス強度をモニタできるようになっている。ピークホールド回路６０は、波形測定手段５０によって得られた波形の、ピーク強度をホールドする。ホールドする時間は、伝送信号の持つ最大の同符号連続時間より長いものとする。

図５（ａ）、（ｂ）は、本第３実施形態の動作原理を示す概念図である。バイアス電圧Ｂｉａｓ１〜Ｂｉａｓ４の全てが適正であるとき、ＲＺ−ＤＱＰＳＫ信号は光パルス列となる。図５（ａ）には、この様子を、アイパターンの形で示している。次に、バイアス電圧Ｂｉａｓ３が適正値からずれたとする。このとき、波形のトレースは、図５（ｂ）に示すように、スプリットし、ピーク値が高くなる光パルスと、ピーク値が低くなる光パルスとが現れる。なお、図５（ａ），（ｂ）におけるピークの間隔は伝送レートで定まる。この例では２１．５Ｇｂｉｔ／ｓのＤＱＰＳＫ信号であるので、ピークの間隔は９３ｐｓｅｃ（横軸の目盛りの間隔は、２３．２ｐｓ／ｄｉｖ）である。

前述した従来技術の課題および第１の実施形態で述べたように、ピーク値が高くなるか低くなるかは、Ｄ_Ｉ×Ｄ_Ｑ×ｓｉｎ（α）の符号によって定まるためランダムである。ここで、同符号連続が予測される時間より十分長い時間、ピーク値をモニタし、最大のピーク値をホールドしたとする。そのピークホールド値は、バイアス電圧Ｂｉａｓ３が最適のときに最小であり、バイアス電圧Ｂｉａｓ３が最大のときに最大となる。この結果をバイアス電圧Ｂｉａｓ３にフィードバックすることにより、バイアス電圧Ｂｉａｓ３を適正な値に保つことができる。

上述した構成では、ＲＺ化用変調器８の出力をただ１つのＤＱＰＳＫ変調器２に接続していた。しかし、ＲＺ化用変調器８の出力をＮ分割し、Ｎ個のＤＱＰＳＫ変調器に並列に接続して変調光を作成した後、光多重によって多重する構成としてもよい。

図６は、ＲＺ−ＤＱＰＳＫ送信器に係り、ＲＺ化用変調器の出力を２分岐し、各出力をＤＱＰＳＫ変調した後に偏波多重する構成を示すブロック図である。図において、ＲＺ化用変調器７０からの出力は、ＯＣ（Optical Coupler）７１により２分割され、並列に配置された２個のＤＱＰＳＫ変調器２−１、２−２のそれぞれに入力される。２個のＤＱＰＳＫ変調器２−１、２−２の各々の出力は、ＰＢＣ（Polarization Beam Combiner）７２により結合されて出力される。

上述したように、ＲＺ化用変調器７０によるＲＺ化を、ＤＱＰＳＫ変調器２−１、２−２によるＤＱＰＳＫ変調の前に行うことで、ＲＺ化用変調器７０およびその駆動アンプ（図示略）は一台だけ用意すればよく、必要な部品数の数を減らすことができるので、小型化と消費電力の低減が可能になるという更なる効果を奏する。

次に、時間多重の場合の構成について説明する。
図７は、ＲＺ−ＤＱＰＳＫ送信器に係り、時間多重する構成を示すブロック図である。図において、ＲＺ用変調器８０の出力は、ＯＣ８１によりＮ（＝４）分岐された後、Ｎ（＝４）個のＤＱＰＳＫ変調器２−１〜２−４で時間多重され、各々の出力が、合波手段８２により結合されて出力されるようになっている。個々のＤＱＰＳＫ変調器２−１〜２−４によって生成されるＤＱＰＳＫ信号のボーレートをＢとした時、ＲＺ用変調器８０の出力パルスの周期は１／Ｂであるが、光多重によって各光パルスが干渉せぬよう、ＲＺ用変調器８０のデューティ比を１／Ｎ以下とする。すなわち、光パルスの幅は、１／（ＮＢ）となる。また、合波手段８２に入力する前のＮ個の光信号の各々に適当な光遅延を与え、Ｎ種の光パルスが重ならないよう時間多重する必要がある。復調用の遅延干渉計のＦＳＲ（Free Spectral Range）はＢ／Ｎとし、Ｎビット離れた光パルスの位相差を検出することにより復調を行う。

Ｎが大きくなると、ＲＺ用変調器８０の出力である光パルス幅を細くしなければならないため、ＲＺ用変調器８０に要求される帯域は高くなるが、しかし、ＲＺ用変調器８０の駆動信号は、ランダム信号ではなく周期的なクロックであるため、低域側まで帯域を要求されない。また、合波後の光信号のボーレートは、Ｂ×Ｎとなるため、各ＤＱＰＳＫ変調器２−１〜２−４の動作速度よりも高速な信号を生成することができる。なお、図６に示す偏波多重と図７に示す時間多重を併用することも可能である。

また、上述した構成では、第１の低周波信号発生器１１や、第２の低周波信号発生器２１の周波数ｆ１、ｆ２に言及していなかった。これらの周波数ｆ１、ｆ２は、ディザリング手段出力の同期検波ができるように、ＤＱＰＳＫ変調器２内のバイアス電圧変化の応答速度より遅くしておく必要がある。望ましくは、これらの周波数ｆ１、ｆ２は、受信器内の受信系が有する低域遮断周波数以下に収まる構成がよい。復調用の光電変換素子、あるいは増幅用のアンプ（図示略）は、高速動作させるため、ＤＣ近傍では信号を通さない仕様とすることが一般的である。この低域遮断周波数以下の周波数でディザリングをかければ、受信時にディザリングによる変動が主信号に漏れこむことを防ぐことができるので、主信号の品質劣化を抑えることができる。

Ｄ．第４実施形態
次に、本発明の第４実施形態について説明する。
上述した説明では、バイアス電圧Ｂｉａｓ１〜Ｂｉａs４の各々の挙動の違いについては説明しなかった。図２（ａ）に示したように、バイアス電圧Ｂｉａｓ３（π／２バイアス）は、同期検波出力が最大である時にバイアス値が適正となる。しかしながら、バイアス電圧Ｂｉａｓ１およびバイアス電圧Ｂｉａｓ２（データバイアス群）は、同期検波結果が「０」となるところでバイアス値が適正となる。後者は制御が容易であり、同期検波の符号によって制御方向を判定することが可能である。例えば、同期検波結果が正であれば、バイアス電圧を上げ、同期検波結果が負であれば、バイアス電圧Ｂｉａｓ１、Ｂｉａｓ２を下げるという判定が可能になる。

これに対して、バイアス電圧Ｂｉａｓ３（π／２バイアス）の場合、極値をとっているか否かの判定が困難である。また、極値でないと判定された時、バイアス電圧Ｂｉａｓ３を増加させるべきか減少させるべきかの判定が困難である。以下では、この問題を解消するための方法について説明する。

図８（ａ）、（ｂ）は、本第４実施形態による、バイアス電圧Ｂｉａｓ３の制御方法を説明するための説明図である。図８（ａ）、（ｂ）では、Ｖ−、Ｖ０、Ｖ＋の３種類のバイアス電圧においてディザリングを行い、各々の同期検波結果を比較する。これら３種類のバイアス電圧は等間隔であり、Ｖ−＜Ｖ０＜Ｖ＋であるとする。

図８（ａ）は、Ｖ０がバイアス最適値より低い例を示す図である。この場合、Ｖ＋における同期検波結果とＶ−における同期検波結果との差分ΔＶは正になる。一方、図８（ｂ）は、Ｖ０がバイアス最適値より高い例を示す図である。この場合、前述のΔＶは負になる。つまり、ΔＶが正の時にＶ０を上昇させ、またΔＶが負の時にＶ０を低減させるというフィードバックをかけることにより、Ｖ０をバイアス最適値に収束させることができる。このとき、信号品質への影響を最小限に抑えるため、Ｖ−、Ｖ０、Ｖ＋の３値の幅を十分小さくし、かつディザリング振幅を十分小さくする必要がある。

ここで、バイアス電圧Ｂｉａｓ３（π／２バイアス）のディザリングに対する光出力の変化は極めて小さいため、同期検波結果は、非常にノイズが多い。このため、雑音による偽のピークへロックする可能性もあり、動作が不安定となってしまうが、本第４実施形態では、送信器の立上げ時において、十分大きなディザリング振幅によって同期検波の精度を上げ、バイアス電圧の平均値を掃引しつつ、同期検波結果の変化を予め測定しておくことによって、対応することができる。送信器の立上げ時は、ディザリング振幅が大きいため、信号品質劣化も大きいが、送信器の立上げ時に限定した処理であるため問題はない。最適なバイアス電圧の予測がついた時点で、Ｖ０をその電圧の近傍にセットし、ディザリング振幅を十分小さくしてから、従来技術と同様の手法で、Ｖ０を最適値に保つようフィードバックをかける。この構成においても、前述した雑音による偽のピークへロックする可能性はあるが、バイアス最適値の近傍で処理を行うため最適値から大きく逸脱する可能性は極めて小さい。

本第４実施形態では、通常運用の前に予めバイアス電圧に対する同期検波結果の変化を測定してあるため、前述したΔＶの符号および絶対値から、バイアス最適値からのＶ０の乖離量を推測することも可能である。この推測結果を元にフィードバック信号の大きさを決めることにより、より高速、かつ精度良く、バイアス電圧を収束させることが可能となる。

なお、本第４実施形態では、Ｖ０、Ｖ＋、Ｖ−の３点で同期検波結果を比較したが、比較点が２以上であれば良く、Ｖ０を省略してＶ−とＶ＋のみとしても良い。この場合には、Ｖ−とＶ＋の平均値がバイアス最適値に収束するよう制御する。

１ ＣＷ光源
２ ＤＱＰＳＫ変調器
３ 第１のカプラ
４ 第１の位相調整手段
５ 第２の位相調整手段
６ π／２位相調整手段
７ 第２のカプラ
８ ＲＺ用変調器
１０−１〜１０−４ 第１、第２、第３、第４のＤＣ電源
１１ 第１の低周波発生器
１２ 第１の切替スイッチ
１３−１〜１３−４ 第１、第２、第３、第４の低周波重畳回路
１４ 第１のモニタカプラ
１５ 第１のモニタ手段
１６ 第１の同期検波回路
１７ 第２の切替スイッチ
２１ 第２の低周波信号発生器
２４ 第２のモニタ手段
２５ 第２の同期検波回路
３０ バイアス制御回路

Claims (9)

1. 差動多相位相偏移変調をパルスカーブしたＲＺ−ＤＭＰＳＫ信号を出力する信号送信器であって、
   光源と、
   前記光源出力を入力するパルス生成用変調器と、
   前記パルス生成用変調器から出力される光パルス列を入力とする差動多相位相偏移変調器と、
   前記パルス生成用変調器のバイアスをディザリングするパルス生成用変調器ディザリング手段と、
   前記パルス生成用変調器から出力される光パルス列の光パワーをモニタするパルス光パワーモニタ手段と、
   前記パルス光パワーモニタ手段の出力と前記パルス生成用変調器ディザリング手段から出力されるディザリング信号との同期検波によりパルス生成用変調器のバイアスを最適化するパルス生成用変調器バイアス制御手段と、
   前記差動多相位相偏移変調器の有する複数のバイアス全てにディザリングを行う複数の差動多相位相偏移変調器ディザリング手段と、
   前記差動多相位相偏移変調器の出力の光パワーをモニタする変調光パワーモニタ手段と、
   前記変調光パワーモニタ手段の出力と前記差動多相位相偏移変調器ディザリング手段から出力されるディザリング信号との同期検波により前記差動多相位相偏移変調器の複数のバイアスを各々最適化する差動多相位相偏移変調器バイアス制御手段と、
   を備え、
   前記差動多相位相偏移変調器バイアス制御手段の有するフィードバックループと、前記パルス生成用変調器バイアス制御手段の有するフィードバックループとを独立させることと、前記変調光パワーモニタ手段によってモニタされる光信号はＲＺ−ＤＭＰＳＫ信号であること、
   を特徴とする送信器。
2. 前記差動多相位相偏移変調器ディザリング手段は、
   当該装置立上げ時においてはディザリングの振幅を大きく、当該装置立上げから予め定められた時間が経過した後にはディザリングの振幅を小さくする、
   ことを特徴とする請求項１に記載の送信器。
3. 前記パルス生成用変調器から出力される光パルス列をＮ分岐する１対Ｎ分岐カプラと、
   前記１対Ｎ分岐カプラによりＮ分岐された各々の光パルスに対して、ボーレートＢの相異なる変調を施す第１〜第Ｎの差動多相位相偏移変調器と、
   前記第１〜第Ｎの差動多相位相偏移変調器からの出力を光パルスが相互干渉しないように遅延差を加えて時間多重を行う合波手段と
   を備え、
   前記パルス生成用変調器は、
   １／Ｂの周期、かつ１／Ｎ以下のディーティ比を有する光パルス列を生成し、
   前記合波手段は、
   ボーレートＢ×Ｎの光差動多相位相偏移信号を出力する、
   ことを特徴とする請求項１または２に記載の送信器。
4. 前記パルス生成用変調器から出力される光パルス列を２分岐する１対２分岐カプラと、
   前記１対２分岐カプラからの２出力に対し、それぞれ変調を施す第１、および第２の差動多相位相偏移変調器と、
   前記第１、および第２の差動多相位相偏移変調器からの出力を偏波多重する合波手段と、
   を更に備えることを特徴とする請求項１または２に記載の送信器。
5. 前記変調光パワーモニタ手段に代えて、
   前記差動多相位相偏移変調器から出力される変調光の波形をモニタリングする変調光波形モニタ手段と、
   前記変調光波形モニタ手段によりモニタリングされた変調光の波形からそのピーク値を検出し、かつそのピーク値を、当該送信器の同符号連続時間よりも長い持続時間だけホールドするピークホールド回路と、
   を備えることを特徴とする請求項１または２に記載の送信器。
6. 前記パルス生成用変調器ディザリング手段と前記差動多相位相偏移変調器ディザリング手段とは、
   受信系の低域遮断周波数以下のディザリング周波数を有する、
   ことを特徴とする請求項１または２に記載の送信器。
7. 前記差動多相位相偏移変調器バイアス制御手段は、
   前記同期検波出力が正または負の極値をとるようフィードバックをかける、π／２バイアスを制御するπ／２バイアス制御手段を備え、
   前記π／２バイアス制御手段は、
   現在のバイアス値における同期検波の結果が極値であるか否かを判定し、極値でない場合は現在のバイアス値を増加させるべきか減少させるべきかを判定し、極値である場合は現在のバイアス値を保持する判定を下す極値判定機能を備え、
   前記極値判定機能は、
   ディザリングの振幅は一定に保つがディザリングの平均電圧を僅かに変更しつつ同期検波結果の比較参照を行い、その比較参照結果の大小比較をもとにして現在のバイアス値における同期検波の結果が極値か否かを判定し、また、現在のバイアス値における同期検波の結果が極値でない場合は前記比較参照結果を元に、同期検波の結果が極値により近づくようバイアス値の変更量を定める、
   ことを特徴とする請求項１に記載の送信器。
8. 当該装置立上げ時において、前記極値判定機能を動作させる前に、予めバイアス電圧を掃引しつつ同期検波を行い、バイアス電圧の変化に対する同期検波結果の変化率を予め測定しておく、
   ことを特徴とする請求項７に記載の送信器。
9. 差動多相位相偏移変調をパルスカーブしたＲＺ−ＤＭＰＳＫ信号を出力する信号の送信方法であって、
   パルス生成用変調器に、光源出力を入力するパルス生成用変調ステップと、
   差動多相位相偏移変調器が、前記パルス生成用変調器から出力される光パルス列を入力とする差動多相位相偏移変調ステップと、
   パルス生成用変調器ディザリング手段が、前記パルス生成用変調器のバイアスをディザリングするパルス生成用変調器ディザリングステップと、
   パルス光パワーモニタ手段が、前記パルス生成用変調器から出力される光パルス列の光パワーをモニタするパルス光パワーモニタステップと、
   パルス生成用変調器バイアス制御手段が、前記パルス光パワーモニタ手段の出力と前記パルス生成用変調器ディザリング手段から出力されるディザリング信号との同期検波によりパルス生成用変調器のバイアスを最適化するパルス生成用変調器バイアス制御ステップと、
   複数の差動多相位相偏移変調器ディザリング手段が、前記差動多相位相偏移変調器の有する複数のバイアス全てにディザリングを行う複数の差動多相位相偏移変調器ディザリングステップと、
   変調光パワーモニタ手段が、前記差動多相位相偏移変調器の出力の光パワーをモニタする変調光パワーモニタステップと、
   差動多相位相偏移変調器バイアス制御手段が、前記変調光パワーモニタ手段の出力と前記差動多相位相偏移変調器ディザリング手段から出力されるディザリング信号との同期検波により前記差動多相位相偏移変調器の複数のバイアスを各々最適化する差動多相位相偏移変調器バイアス制御ステップと、
   を含み、
   前記差動多相位相偏移変調器バイアス制御手段の有するフィードバックループと、前記パルス生成用変調器バイアス制御手段の有するフィードバックループとを独立させることと、前記変調光パワーモニタ手段によってモニタされる光信号はＲＺ−ＤＭＰＳＫ信号であること、
   を特徴とする送信方法。

Images