JP2010238717A - 電子部品の製造装置および製造方法 - Google Patents
電子部品の製造装置および製造方法 Download PDFInfo
- Publication number
- JP2010238717A JP2010238717A JP2009082047A JP2009082047A JP2010238717A JP 2010238717 A JP2010238717 A JP 2010238717A JP 2009082047 A JP2009082047 A JP 2009082047A JP 2009082047 A JP2009082047 A JP 2009082047A JP 2010238717 A JP2010238717 A JP 2010238717A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- element mounting
- chamber
- electronic component
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】回路素子が実装された素子搭載基板1の素子搭載面に樹脂シート3を載置する。次に、この素子搭載基板を、チャンバ室51内に設けた下側プレート52Bに配置するとともに、チャンバ室に設けた上側プレート52Aに素子搭載基板の素子搭載面を対向させる。次に、このチャンバ室の内部気圧を上昇させて、素子搭載基板と上側プレート52Aとで厚みを制御しながら樹脂シートを加圧流動させる。次に、加圧流動した樹脂シートを加熱硬化させる。
【選択図】図3
Description
この発明の第1の実施形態に係る電子部品の製造方法及びその製造装置について説明する。
この発明の第2の実施形態に係る電子部品の製造方法について説明する。
この発明の第3の実施形態に係る電子部品の製造方法について説明する。
この発明の第4の実施形態に係る電子部品の製造方法について説明する。
1A…基板
2A,2B…回路素子
3…樹脂シート
3A…封止層
3B…シールド層
30…パック
31…加熱ステージ
32…脱気装置
50…製造装置
50A…蓋部
50B…底部
51…チャンバ室
51A,51B…凹部
52A,52B…プレート
53…上下動軸
54…吸排気路
Claims (8)
- 熱硬化性樹脂を主成分とする樹脂を素子搭載面に載置した素子搭載基板が固定される、チャンバ室に設けた基板固定部、
前記素子搭載基板の素子搭載面に対向させられる、前記チャンバ室に設けた樹脂厚み制御部、
前記樹脂厚み制御部と前記基板固定部とを間隔自在に支持する間隔設定部、
前記樹脂厚み制御部と前記基板固定部の少なくとも一方に設けられ、前記素子搭載基板を加熱する発熱部、
および、前記チャンバ室の内部流体圧を可変制御する圧力制御部、
を備える電子部品の製造装置。 - 素子搭載基板をチャンバ室に配置し、前記素子搭載基板の素子搭載面に対向する位置に設けられた樹脂厚み制御部と前記素子搭載面との間に熱硬化性樹脂を主成分とする樹脂が配置される状態にする配置工程、
前記チャンバ室の内部流体圧を上昇させて、前記素子搭載基板の素子搭載面と前記樹脂厚み制御部との間隔を狭めて所定の間隔に設定し、前記樹脂の厚みを制御しながら、前記樹脂を流動させる加圧流動工程、および、
前記加圧流動工程後の前記樹脂の状態を保持しながら前記樹脂を硬化させる加熱硬化工程、
を有する、電子部品の製造方法。 - 前記加圧流動工程は、前記素子搭載基板の素子搭載面と前記樹脂厚み制御部との間隔を狭めて所定の間隔に設定し、両者に前記樹脂を接触させながら厚みを制御した後、前記チャンバ室の内部流体圧を上昇させる、請求項2に記載の電子部品の製造方法。
- 前記加圧流動工程は、前記樹脂が硬化する温度よりも低温で行う、請求項2または3に記載の電子部品の製造方法。
- 前記加圧流動工程は、前記内部流体圧を減圧状態にした後、前記内部流体圧を上昇させる、請求項2〜4のいずれかに記載の電子部品の製造方法。
- 前記配置工程は、前記樹脂を載置した前記素子搭載基板を、ガスバリア性を備えたパックに入れて減圧下で密封した状態で、前記チャンバ室に配置する、請求項2〜4のいずれかに記載の電子部品の製造方法。
- 前記樹脂は、前記素子搭載基板の素子搭載面を封止する絶縁性熱硬化性樹脂である、請求項2〜6のいずれかに記載の電子部品の製造方法。
- 前記素子搭載基板は、複数の電子部品モジュールを形成する複数の回路素子が搭載された素子搭載面が絶縁性樹脂にて封止され、かつ前記電子部品モジュールの境界部分で前記絶縁性樹脂の天面から前記絶縁性樹脂または前記素子搭載基板の内部まで到達する切り込み部が形成されており、
前記樹脂は、導電性樹脂であり、
前記配置工程は、前記樹脂厚み制御部と前記絶縁性樹脂の天面との間に前記樹脂が配置される状態にする、請求項2〜6のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082047A JP5332810B2 (ja) | 2009-03-30 | 2009-03-30 | 電子部品の製造装置および製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009082047A JP5332810B2 (ja) | 2009-03-30 | 2009-03-30 | 電子部品の製造装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238717A true JP2010238717A (ja) | 2010-10-21 |
JP5332810B2 JP5332810B2 (ja) | 2013-11-06 |
Family
ID=43092820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009082047A Expired - Fee Related JP5332810B2 (ja) | 2009-03-30 | 2009-03-30 | 電子部品の製造装置および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5332810B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157470A (ja) * | 2012-01-30 | 2013-08-15 | Sekisui Chem Co Ltd | 半導体部品の製造方法 |
JP2014039017A (ja) * | 2012-07-17 | 2014-02-27 | Nitto Denko Corp | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112369A (ja) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
JP2007307843A (ja) * | 2006-05-20 | 2007-11-29 | Apic Yamada Corp | 樹脂モールド方法および樹脂モールド装置 |
-
2009
- 2009-03-30 JP JP2009082047A patent/JP5332810B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112369A (ja) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
JP2007307843A (ja) * | 2006-05-20 | 2007-11-29 | Apic Yamada Corp | 樹脂モールド方法および樹脂モールド装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157470A (ja) * | 2012-01-30 | 2013-08-15 | Sekisui Chem Co Ltd | 半導体部品の製造方法 |
JP2014039017A (ja) * | 2012-07-17 | 2014-02-27 | Nitto Denko Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5332810B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388753B1 (ko) | Flip 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법 | |
TWI680527B (zh) | 搬運機構、樹脂成型裝置、成型對象物向成型模的交接方法及樹脂成型品的製造方法 | |
JP5083161B2 (ja) | 電子部品の製造方法及び製造装置 | |
KR20100129771A (ko) | 플립 칩 led를 위한 언더필 프로세스 | |
JP5223657B2 (ja) | 電子部品の製造方法及び製造装置 | |
JP2010109246A (ja) | 半導体装置および半導体装置の製造方法 | |
CN109003907B (zh) | 封装方法 | |
WO2004032321A1 (ja) | 表面実装型sawデバイスの製造方法 | |
US8008122B1 (en) | Pressurized underfill cure | |
JP2000243767A (ja) | 半導体装置及びその製造方法 | |
JP6861609B2 (ja) | 樹脂成形装置及び樹脂成形品の製造方法 | |
TW201743414A (zh) | 壓縮成形裝置、樹脂封裝品製造裝置、壓縮成形方法、以及樹脂封裝品的製造方法 | |
US6187613B1 (en) | Process for underfill encapsulating flip chip driven by pressure | |
JP5826928B2 (ja) | 加圧ユニットを備えるウエハービアはんだ注入装置およびこれを用いたウエハービアはんだ注入方法 | |
JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
JP5332810B2 (ja) | 電子部品の製造装置および製造方法 | |
TW201818482A (zh) | 樹脂封裝裝置及樹脂封裝方法 | |
JP2002043367A (ja) | 半導体装置及びその製造方法 | |
JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
JP2010278421A (ja) | 電子部品の製造方法 | |
JP2008192725A (ja) | 半導体装置及びその製造方法並びに半導体装置の製造装置 | |
WO2018138915A1 (ja) | 樹脂封止装置及び樹脂封止方法 | |
JP2006295010A (ja) | モールド成型装置およびモールド成型方法 | |
JPH11163048A (ja) | 半導体チップの実装方法 | |
JP2006303128A (ja) | 中空半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5332810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |