JP2010238717A - 電子部品の製造装置および製造方法 - Google Patents

電子部品の製造装置および製造方法 Download PDF

Info

Publication number
JP2010238717A
JP2010238717A JP2009082047A JP2009082047A JP2010238717A JP 2010238717 A JP2010238717 A JP 2010238717A JP 2009082047 A JP2009082047 A JP 2009082047A JP 2009082047 A JP2009082047 A JP 2009082047A JP 2010238717 A JP2010238717 A JP 2010238717A
Authority
JP
Japan
Prior art keywords
resin
element mounting
chamber
electronic component
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009082047A
Other languages
English (en)
Other versions
JP5332810B2 (ja
Inventor
Koichi Jinryo
康一 神凉
Akio Katsube
彰夫 勝部
Shunsuke Kitamura
俊輔 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009082047A priority Critical patent/JP5332810B2/ja
Publication of JP2010238717A publication Critical patent/JP2010238717A/ja
Application granted granted Critical
Publication of JP5332810B2 publication Critical patent/JP5332810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】素子搭載基板に機械的ダメージを作用させることなく樹脂を十分に加圧でき、且つ、封止層の基板法線方向の厚みを精緻に設定することが可能な電子部品の製造方法および製造装置の提供。
【解決手段】回路素子が実装された素子搭載基板1の素子搭載面に樹脂シート3を載置する。次に、この素子搭載基板を、チャンバ室51内に設けた下側プレート52Bに配置するとともに、チャンバ室に設けた上側プレート52Aに素子搭載基板の素子搭載面を対向させる。次に、このチャンバ室の内部気圧を上昇させて、素子搭載基板と上側プレート52Aとで厚みを制御しながら樹脂シートを加圧流動させる。次に、加圧流動した樹脂シートを加熱硬化させる。
【選択図】図3

Description

この発明は、素子搭載基板に絶縁性の樹脂封止層を設けたパッケージ構造の電子部品を製造する方法および装置に関するものである。
従来、封止層を設けたパッケージ構造の電子部品の製造方法では、素子搭載基板上に供給する樹脂を減圧環境下で流動させることで、樹脂内のボイドなどを抜いて充填性を高め、その状態で樹脂を硬化させることがある(例えば特許文献1,2参照)。
また、樹脂を加圧環境下で流動させることで、樹脂内のボイドなどを潰して充填性を高め、その状態で樹脂を硬化させることもある(例えば特許文献3〜5参照)。
再公表特許WO2005/071731号公報 特開2004−172176号公報 特許第2994219号公報 特開2001−15534号公報 特許第3681636号公報
樹脂を加圧した状態で硬化させる場合、金型等を基板に接触させて金型と基板間の中空部に樹脂を流入させて加圧するが、基板に作用する圧力が局所に集中して、素子搭載基板が機械的ダメージを受ける虞がある。特に、LTCC基板のように脆い材質であればクラックや割れが発生する危険性が高く、大きな圧力を加えることは難しい。また、固体物と素子搭載基板との隙間から樹脂が漏れると樹脂を十分に加圧できず、樹脂の充填性を十分に高めることができない。
また、流体で樹脂を加圧すると、樹脂は表面積を低減するように変形しようとする。このため、封止層の外形を精緻に設定することが困難である。
そこで、この発明の目的は、素子搭載基板に機械的ダメージを作用させることなく樹脂充填性を高められ、且つ、樹脂の成形、特に樹脂の厚み設定を精緻に行える電子部品の製造方法および製造装置を提供することにある。
この発明の電子部品の製造装置は、基板固定部、樹脂厚み制御部、間隔設定部、発熱部、および、圧力制御部を備える。基板固定部はチャンバ室に設けていて、熱硬化性樹脂を主成分とする樹脂を素子搭載面に載置した素子搭載基板が固定される。樹脂厚み制御部はチャンバ室に設けていて、素子搭載基板の素子搭載面に対向させられる。間隔設定部は、樹脂厚み制御部と基板固定部とを間隔自在に支持する。発熱部は、樹脂厚み制御部と基板固定部の少なくとも一方に設けられ、樹脂厚み制御部と基板固定部との間に配置される樹脂と素子搭載基板とを加熱する。圧力制御部は、チャンバ室の内部流体圧を可変制御する。
この発明の電子部品の製造方法は、配置工程、加圧流動工程、および、加熱硬化工程を有する。配置工程は、素子搭載基板をチャンバ室に配置する。これにより、素子搭載基板の素子搭載面に対向する位置に設けられた樹脂厚み制御部と素子搭載面との間に、熱硬化性樹脂を主成分とする樹脂が配置される状態にする。加圧流動工程はチャンバ室の内部流体圧を上昇させる。その後、樹脂の流動を素子搭載基板の素子搭載面と樹脂厚み制御部とで制御しながら、樹脂を流動させる。加熱硬化工程は樹脂を加熱する。これにより、樹脂を加圧流動工程での流動後の状態のまま硬化させる。
したがって樹脂は、加圧流動して部品間、部品下などの狭小な隙間に進入させられ、内部のボイドが潰れた樹脂の充填性が高い状態で硬化する。この時、チャンバ室の内部流体圧の増加により、等方的に樹脂が加圧された状態となるため、樹脂が側面方向に流れ出すことがなく、かつ素子搭載基板と部品間に形成される隙間などにも樹脂が十分に充填され、ボイドの発生も防止できる。基板に反りやうねりがあっても、本発明では内部流体圧による均等な圧力が加わるために割れやクラック等のダメージを防止できる。また、樹脂厚み制御部と素子搭載基板との間隔に応じて樹脂の厚みが定まり、樹脂の厚みを精緻に設定することが可能になる。
本発明の加圧流動工程は、素子搭載基板の素子搭載面と樹脂厚み制御部との間隔を狭めて設定し、両者に樹脂を接触させながら、チャンバ室の内部流体圧を上昇させた状態で樹脂を流動させてもよい。
これにより、樹脂の厚みを任意に設定することが可能になる。また、チャンバ室内で素子搭載基板と樹脂厚み制御部との間隔を狭めて、回路素子を樹脂に埋設することが可能になる。
本発明の加圧流動工程は、熱硬化性樹脂を主成分とする樹脂が硬化する温度よりも低温で行うと好適である。これにより加熱による樹脂からの溶剤成分の揮散を進展させることができる。
本発明の加圧流動工程は、内部流体圧を減圧状態にした後、内部流体圧を上昇させると好適である。または、配置工程は、樹脂を載置した素子搭載基板を、ガスバリア性を備えたパックに入れて減圧下で密封した状態で、チャンバ室内に配置すると好適である。
これにより、減圧時に樹脂から溶剤成分を効率的に揮散させることができ、樹脂内でのボイドの残留を抑制できる。
本発明の熱硬化性樹脂を主成分とする樹脂は、回路素子を素子搭載基板に封止する絶縁性熱硬化性樹脂であってもよく、これにより絶縁性封止層を形成することができる。また、本発明に用いる熱硬化性樹脂を主成分とする樹脂は、単一組成のものに限らず、一部別組成の熱硬化性樹脂または熱可塑性樹脂を混入させてもよい。これにより、単一組成の熱硬化性樹脂を用いた場合と同等の効果に加えて、流動性あるいは硬化温度の制御などを行なうことができる。また、熱硬化性樹脂を主成分とする樹脂は、導電性樹脂であってもよく、これにより狭小部への導電樹脂の侵入、内部ボイド防止、厚みの制御が必要な導電性シールド層を形成することができる。
この発明によれば、加圧流動工程でチャンバ室の内部流体圧を上昇させることで、素子搭載基板に機械的ダメージを作用させることなく樹脂を十分に加圧することができる。その上、樹脂厚み制御部と素子搭載基板との間隔に応じて樹脂の厚みが定まり、樹脂の厚みを精緻に設定することが可能になる。
本発明の第1の実施形態に係る電子部品の製造方法における前半の各工程での状態を示す断面図である。 本発明の第1の実施形態に係る電子部品の製造方法における配置工程での状態を示す断面図である。 本発明の第1の実施形態に係る電子部品の製造方法における加圧流動工程および加熱硬化工程での状態を示す断面図である。 本発明の第2の実施形態に係る電子部品の製造方法における加圧流動工程および加熱硬化工程での状態を示す断面図である。 本発明の第3の実施形態に係る電子部品の製造方法における前半の各工程での状態を示す断面図である。 本発明の第4の実施形態に係る電子部品の製造方法における配置工程および加圧流動工程での状態を示す断面図である。
《第1の実施形態》
この発明の第1の実施形態に係る電子部品の製造方法及びその製造装置について説明する。
図1は、本実施形態に係る電子部品の製造方法における前半の各工程での状態を示す断面図である。
図1(A1)は、素子実装工程での状態図である。基板1Aはアルミナ等のセラミック基板、または、ガラスエポキシ等の樹脂基板である。この工程では、まず基板1Aを用意し、その素子搭載面に設けた複数の表面電極のうちのいずれかに、半田ペーストあるいは金属ナノ粒子ペースト等によるバンプを形成する。そして、バンプ上に回路素子2Aをフェイスダウン方式で実装する。また、複数の表面電極のうちのいずれかに回路素子2Bを半田ペーストあるいは金属ナノ粒子ペースト等を用いて実装する。これにより、素子搭載基板1が構成される。本実施形態では、素子搭載基板1から複数の電子部品を製造するために、基板1Aに回路素子2A,2Bをそれぞれ複数個、実装する。この工程を終えると次の樹脂載置工程に移行する。
図1(A2)は、樹脂載置工程での状態図である。この工程では、樹脂シート3が素子搭載基板1の素子搭載面に載置される。本実施形態では、樹脂シート3はBステージ状態であり熱硬化性樹脂を主成分とする。この樹脂シート3は、加熱により軟化して流動可能状態となった後に硬化して固体化する。樹脂シート3は、回路素子2A,2Bを埋設可能な層厚とし、回路素子2A,2Bに接触して配置される。Bステージ状態の樹脂シート3を利用することにより、樹脂載置工程では半硬化状態にあるため、液状の熱硬化性樹脂を利用する場合よりも、樹脂の飛散などによる周囲の汚染を防ぐことができる。この工程を終えると次の減圧工程に移行する。
図1(A3)は、減圧工程の1次過程での状態図である。この工程の1次過程では、樹脂シート3を載置した素子搭載基板1が、パック30に収容される。パック30は、柔軟性とガスバリア性を備え、内層にシーラント層を有するラミネートパックである。樹脂シート3と素子搭載基板1とを収容したパック30は、開口部を開いたまま不図示の真空チャンバ内の加熱ステージ31にセットされ、パック内を所定の真空度(50〜150Pa程度)に減圧するとともに、樹脂シート3が硬化温度未満の所定の加熱条件となるように加熱される。これにより、樹脂シート3中の溶剤成分が揮発するとともに、樹脂シート3が軟化し、また樹脂シート3内からある程度のボイドが抜ける。
図1(A4)は、減圧工程の2次過程における状態図である。この工程の2次過程では、1次過程で所定時間経過した後、パック30をシールヒータ32およびシール用当て板33を用いてシールして密封し、真空チャンバを開放して大気圧下に戻す。これにより、樹脂シート3がパック30に密封された状態になるため、以降の工程中に吸湿によって品質が低下することがなくなる。この工程を終えると次の配置工程に移行する。
図2は、本実施形態に係る電子部品の製造方法の配置工程での状態について示す断面図である。
この工程では、本発明の電子部品の製造装置50を利用する。製造装置50は、蓋部50Aと底部50Bとを備える。蓋部50Aの底面にはチャンバ室51の上側空間を構成する凹部51Aが形成されている。底部50Bの天面にはチャンバ室51の下側空間を構成する凹部51Bが形成されている。凹部51A内に上側プレート52Aが配置されていて、凹部51B内に下側プレート52Bが配置されている。下側プレート52Bの下面には本発明の間隔設定部である上下動軸53が設けられていて、下側プレート52Bは上下動自在に支持されている。上側プレート52Aおよび下側プレート52Bには本発明の発熱部であるヒータ(不図示)が内装されている。また、蓋部50Aには凹部51Aに連通する吸排気路54が設けられていて、この吸排気路は本発明の圧力制御部である吸排気部(不図示)に接続されている。
図2(A5)は、配置工程の1次過程での状態図である。この工程の1次過程では、蓋部50Aと底部50Bとを離間させた状態で、樹脂シート3および素子搭載基板1を収容したパック30が下側プレート52B上に配置される。ここでは、素子搭載基板1を下側プレート52B側に、樹脂シート3を上側プレート52A側に向けて配置される。そのため、本実施形態では、上側プレート52Aは本発明の樹脂厚み制御部に相当し、下側プレート52Bは本発明の基板固定部に相当する。なお、素子搭載基板1と樹脂シート3とは上下を逆にして配置してもよく、その場合、下側プレート52Bが本発明の樹脂厚み制御部に相当し、上側プレート52Aが本発明の基板固定部に相当する。
図2(A6)は、配置工程の2次過程での状態図である。この工程の2次過程では、蓋部50Aと底部50Bとを接近させてチャンバ室51を閉じる。このとき、チャンバ室51内で上側プレート52Aがパック30から離間して対向するように、下側プレート52Bと上側プレート52Aとの間隔は設定されている。この工程を終えると次の加圧流動工程に移行する。
図3(A7)は、本実施形態に係る電子部品の製造方法の加圧流動工程の1次過程での状態図である。
この工程の1次過程では、あらかじめヒータ(不図示)を加熱しておき、上側プレート52A、下側プレート52Bを加熱状態にしておく。なお、各工程に応じて温度を可変させてもよい。温度可変を容易にするために上側プレート52Aと下側プレート52Bに冷却機構を設けてもよい。そして、樹脂シート3が軟化した状態で、上下動軸53に上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、樹脂シート3内に回路素子2A,2Bを埋設させる。
図3(A8)は、本実施形態に係る電子部品の製造方法の加圧流動工程の2次過程および加熱硬化工程での状態図である。加圧流動工程の2次過程では、吸排気部(不図示)を駆動して吸排気路54を介してチャンバ室51へ加圧空気を流入させることにより、チャンバ室51の内部気圧を上昇させる。これにより、樹脂シート3の側面に圧縮方向の気圧が作用し、樹脂シート3が側面方向に流れ出すことがなく、かつ素子搭載基板1と回路素子2A、2B間に形成される隙間などにも樹脂シート3が十分に充填され、ボイドの発生も防止できる。基板に反りやうねりがあっても、本発明では内部流体圧による均等な圧力が加わるために割れやクラック等のダメージを防止できる。また、上側プレート52Aと素子搭載基板1との間隔に応じて樹脂シート3の厚みが定まり、封止層の厚みを精緻に設定することが可能になる。なお、上述の実施形態では上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、封止層の厚みを設定した後、チャンバ室51へ加圧空気を流入させることでチャンバ室51の内部気圧を上昇させているが、先にチャンバ室51の内部気圧を上昇させた後、上側プレート52Aと下側プレート52Bとの間隔を狭めさせて封止層の厚みを設定するようにしてもよい。この工程を終えると次の加熱硬化工程に移行する。
加熱硬化工程では、内部気圧を上昇させたままヒータをさらに発熱させ、樹脂シート3が熱硬化する加熱条件となるようにパック30を加熱する。これにより、パック30が加熱され、樹脂シート3で架橋硬化が進展する。樹脂シート3が硬化するまでその状態を維持する。なお、配置工程から常に上側プレート52A、下側プレート52Bを樹脂硬化温度以上に設定しておいてもよい。
その後、チャンバ室装置からパック30を取り出し、パック30を開いて素子搭載基板1を取り出す。そして、素子搭載基板1の複数の電子部品を区画する位置をダイサやブレイカを用いてカットし、複数の電子部品を形成する。
以上の各工程を、本実施形態の電子部品の製造方法は有する。これにより、樹脂シート3は、加圧流動して内部のボイドが潰れた樹脂充填性が高い状態で硬化する。
熱硬化性樹脂における加熱架橋が進展する間の樹脂に流動性がある間に、加圧流動を生じさせると、加圧流動工程に加熱硬化工程を兼ねさせることになり、電子部品の製造に要する時間を短縮できる。
また、本実施形態では熱硬化性樹脂としてBステージ状態の樹脂シート3を用いたが、本発明は、液状の熱硬化性樹脂を素子搭載基板上に塗布するようにしても好適に実施できる。
また、本実施形態では減圧工程を実施したが、この工程は本発明に必須のものではない。そして、減圧工程でパックを加熱することも、本発明に必須のものではない。
また、本実施形態において、熱硬化性樹脂は単一組成のものに限らず、一部別組成の熱硬化性樹脂または熱可塑性樹脂を混入させてもよい。これにより、単一組成の熱硬化性樹脂を用いた場合と同等の効果に加えて、流動性あるいは硬化温度の制御などを行なうことができる。
また、加熱硬化工程で、チャンバ室内で熱硬化性樹脂を完全硬化させたが、チャンバ室内では半硬化状態となるまで加熱硬化を行うようにし、チャンバ室からパックを取り出し、その後にアフターキュアによって完全硬化させてもよい。
また、本実施形態で示した製造装置として、上側プレートおよび下側プレートにヒータを設ける例を示したが、一方にのみヒータを設けてもよい。さらには、下側プレートに上下動軸を設けるのではなく、上側プレートに上下動軸を設けてもよい。
《第2の実施形態》
この発明の第2の実施形態に係る電子部品の製造方法について説明する。
本実施形態は、第1の実施形態に係る電子部品の製造方法の前半の素子実装工程(A1)および樹脂載置工程(A2)と略同一の工程を有する。そして、樹脂シート3を載置した素子搭載基板1を、減圧パックを用いずにそのまま製造装置50のチャンバ室51内に配置する。
図4(B3)は、本実施形態に係る電子部品の製造方法の加圧流動工程の1次過程での状態図である。
この工程の1次過程では、まずヒータ(不図示)を発熱させて、上側プレート52Aおよび下側プレート52Bを加熱し、樹脂シート3が軟化した状態で、上下動軸53に上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、樹脂シート3内に回路素子2A,2Bを埋設させる。この加熱に伴い樹脂シート3中の溶剤成分が揮発する。
図4(B4)は、本実施形態に係る電子部品の製造方法の加圧流動工程の2次過程での状態図である。この工程の2次過程では、吸排気部(不図示)を駆動して吸排気路54を介してチャンバ室51からの排気を行い、チャンバ室51の内部気圧を低下させる。このため吸排気部(不図示)は、吸排気路54への接続を切り替え可能に構成したコンプレッサと真空ポンプとから構成する。これにより、チャンバ室51内が所定の真空度(50〜150Pa程度)に減圧され空気が抜かれる。そして、樹脂シート3の溶剤成分がさらに揮発していくとともに、樹脂シート3と素子搭載基板1の境界付近でボイドが抜ける。なお、上述の実施形態では上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、封止層の厚みを設定した後、チャンバ室51から排気を行い、チャンバ室51の内部気圧を低下させているが、先にチャンバ室51の内部気圧を低下させた後、上側プレート52Aと下側プレート52Bとの間隔を狭めさせて封止層の厚みを設定するようにしてもよい。
図4(B5)は、本実施形態に係る電子部品の製造方法の加圧流動工程の3次過程および加熱硬化工程での状態図である。加圧流動工程の3次過程では、吸排気部(不図示)を駆動して吸排気路54を介してチャンバ室51へ加圧空気を流入させることにより、チャンバ室51の内部気圧を上昇させる。これにより、樹脂シート3の側面に圧縮方向の気圧が作用し、樹脂シート3が側面方向に流れ出すことがなく、かつ素子搭載基板1と回路素子2A、2B間に形成される隙間などにも樹脂シート3が十分に充填され、ボイドの発生も防止できる。セラミック基板等に反りやうねりがあっても、本発明では内部流体圧による均等な圧力が加わるために割れやクラック等のダメージを防止できる。また、上側プレート52Aと素子搭載基板1との間隔に応じて樹脂シート3の厚みが定まり、封止層の厚みを精緻に設定することが可能になる。この工程を終えると次の加熱硬化工程に移行する。
加熱硬化工程では、ヒータをさらに発熱させ、樹脂シート3が硬化温度以上の所定の加熱条件となるように素子搭載基板1を加熱する。これにより、樹脂シート3で架橋硬化が進展する。樹脂シート3が完全硬化するまでその状態を維持し、その後、チャンバ室51から素子搭載基板1を取り出し、複数の電子部品を区画する位置をダイサやブレイカを用いてカットし、複数の電子部品を形成する。
以上の各工程を、本実施形態の電子部品の製造方法は有する。これにより、減圧パックを用いなくても、樹脂シート3から減圧環境下でボイドを抜くとともに、溶剤成分の揮散を進展させることができる。また、減圧と加圧とをチャンバ室内で連続して行うので、チャンバ室から基板を取り出す必要がなくなるため、熱硬化性樹脂が空気に触れて吸湿する危険性を低減しながら、加工時間の短縮化や工程の低コスト化が可能になる。
《第3の実施形態》
この発明の第3の実施形態に係る電子部品の製造方法について説明する。
本実施形態は、第1または第2の実施形態に係る電子部品の製造方法の後半の配置工程、加圧流動工程、および、加熱硬化工程と略同一の工程を有する。素子搭載基板は、複数の電子部品モジュールを形成する複数の回路素子が搭載された素子搭載面を絶縁性樹脂で封止し、電子部品モジュールの境界部分で封止樹脂の天面から封止樹脂または集合基板の内部まで切り込み部が形成されたものを用い、この封止樹脂を樹脂シートではなく導電性樹脂で覆い、電子部品のパッケージ側面にまでシールド層を形成する。
図5は、本実施形態に係る電子部品の製造方法における前半の各工程での状態を示す断面図である。
図5(C1)は、素子実装工程での状態図である。基板1Aはアルミナ等のセラミック基板、または、ガラスエポキシ等の樹脂基板である。この工程では、まず基板1Aを用意し、その素子搭載面に設けた複数の表面電極のうちのいずれかに、半田ペーストあるいは金属ナノ粒子ペースト等によるバンプを形成する。そして、バンプ上に回路素子2Aをフェイスダウン方式で実装する。また、複数の表面電極のうちのいずれかに回路素子2Bを半田ペーストあるいは金属ナノ粒子ペースト等を用いて実装する。これにより、素子搭載基板1が構成される。本実施形態では、素子搭載基板1から複数の電子部品を製造するために、基板1Aに回路素子2A,2Bをそれぞれ複数個、実装する。この工程を終えると次の絶縁性樹脂載置工程に移行する。
図5(C2)は、絶縁性樹脂載置工程での状態図である。この工程では、絶縁性樹脂13Aが素子搭載基板1の素子搭載面に塗布される。本実施形態では、絶縁性樹脂は熱硬化性を有する。絶縁性樹脂13Aは、回路素子2A,2Bを埋設可能な層厚で形成する。塗布後に絶縁性樹脂13Aは、熱硬化する加熱条件のもと加熱される。そして、この工程を終えると次のハーフカット工程に移行する。
図5(C3)は、ハーフカット工程での状態図である。この工程では、複数の電子部品を区画する位置に、ダイサを用いてハーフカット溝5を形成する。ハーフカット溝5は、本発明の切り込み部であり、絶縁性樹脂13Aの表面から基板1Aの内層電極に至る深さで形成する。本実施形態では、ハーフカット溝5に露出する位置にグランド電極を形成している。この工程を終えると次の導電性樹脂載置工程に移行する。
図5(C4)は、導電性樹脂載置工程での状態図である。この工程では、導電性樹脂13Bが絶縁性樹脂13Aの天面に載置される。本実施形態では、導電性樹脂はペースト状もしくはシート状のものを用いることができる。この工程を終えると次の配置工程に移行し、加圧流動工程を行う。これにより、ハーフカット溝に導電性樹脂が充填され、かつ絶縁樹脂上の導電性樹脂13Bの厚みが任意に制御された状態になる。この時の状態図が図5(C5)である。その後加熱硬化工程を経て電子部品を形成する。
本実施形態によれば、パッケージ側面にまでシールド層を形成して電子部品を製造できる。加圧流動工程での加圧によって、ハーフカット溝5における隙間にまで樹脂が流動して充填され、ハーフカット溝5への導電性樹脂13Bの充填性を高めることができる。
《第4の実施形態》
この発明の第4の実施形態に係る電子部品の製造方法について説明する。
本実施形態は、第2の実施形態に係る電子部品の製造方法と配置工程および加圧流動工程が相違する。さらには、素子搭載基板1にボンディングワイヤを付設している。このボンディングワイヤにストレスがかかると断線の危険性があるため、ここでは、流動性の高い状態の熱硬化性樹脂23に対して素子搭載基板1の回路素子2A,2Bを埋設する。
図6(D5)は、本実施形態に係る電子部品の製造方法における配置工程での状態図である。この工程では、ボンディングワイヤが設けられた素子搭載基板1を、素子搭載面を下向きにして、上側プレート52Aに支持させる。上側プレート52Aは素子搭載基板1を把持する爪部が付設されている。また、流動性の高い状態の熱硬化性樹脂23を下側プレート52Bに配置している。この熱硬化性樹脂23は液状樹脂を下側プレート52B上に滴下したものであってもよく、樹脂シートを下側プレート52B上に載置したものでもよい。その後、蓋部50Aと底部50Bとを接近させてチャンバ室51が閉じられる。
図6(D6)は、本実施形態に係る電子部品の製造方法における加圧流動工程での状態図である。この工程では、上下動軸53に上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、樹脂シート3内に回路素子2A,2Bを埋設させる。極めて柔らかい熱硬化性樹脂23に対して素子搭載基板1を埋設するので、ボンディングワイヤの断線を防ぐことが可能になる。埋設後に、吸排気部(不図示)を駆動して吸排気路54を介してチャンバ室51へ加圧空気を流入させることにより、チャンバ室51の内部気圧を上昇させる。これにより、樹脂シート3の側面に圧縮方向の気圧が作用し、熱硬化性樹脂23が側面方向に流れ出すことがなく、かつ素子搭載基板1と回路素子との間に形成される隙間などにも熱硬化性樹脂23が十分に充填され、ボイドの発生も防止できる。セラミック基板等において反りやうねりがあっても、本発明では内部流体圧による均等な圧力が加わるために割れやクラック等のダメージを防止できる。また、上側プレート52Aと素子搭載基板1との間隔に応じて熱硬化性樹脂23の厚みが定まり、封止層の厚みを精緻に設定することが可能になる。なお、上述の実施形態では上側プレート52Aと下側プレート52Bとの間隔を狭めさせて固定し、封止層の厚みを設定した後、チャンバ室51へ加圧空気を流入させることでチャンバ室51の内部気圧を上昇させているが、先にチャンバ室51の内部気圧を上昇させた後、上側プレート52Aと下側プレート52Bとの間隔を狭めさせて封止層の厚みを設定するようにしてもよい。この工程を終えると次の加圧硬化工程に移行する。
本実施形態によれば、ボンディングワイヤを設けている場合であっても、断線を防ぐことが可能になる。したがって、ボンディングワイヤを封止層に埋設したパッケージ構造であっても、封止層の厚みを精緻に設定することができる。
1…素子搭載基板
1A…基板
2A,2B…回路素子
3…樹脂シート
3A…封止層
3B…シールド層
30…パック
31…加熱ステージ
32…脱気装置
50…製造装置
50A…蓋部
50B…底部
51…チャンバ室
51A,51B…凹部
52A,52B…プレート
53…上下動軸
54…吸排気路

Claims (8)

  1. 熱硬化性樹脂を主成分とする樹脂を素子搭載面に載置した素子搭載基板が固定される、チャンバ室に設けた基板固定部、
    前記素子搭載基板の素子搭載面に対向させられる、前記チャンバ室に設けた樹脂厚み制御部、
    前記樹脂厚み制御部と前記基板固定部とを間隔自在に支持する間隔設定部、
    前記樹脂厚み制御部と前記基板固定部の少なくとも一方に設けられ、前記素子搭載基板を加熱する発熱部、
    および、前記チャンバ室の内部流体圧を可変制御する圧力制御部、
    を備える電子部品の製造装置。
  2. 素子搭載基板をチャンバ室に配置し、前記素子搭載基板の素子搭載面に対向する位置に設けられた樹脂厚み制御部と前記素子搭載面との間に熱硬化性樹脂を主成分とする樹脂が配置される状態にする配置工程、
    前記チャンバ室の内部流体圧を上昇させて、前記素子搭載基板の素子搭載面と前記樹脂厚み制御部との間隔を狭めて所定の間隔に設定し、前記樹脂の厚みを制御しながら、前記樹脂を流動させる加圧流動工程、および、
    前記加圧流動工程後の前記樹脂の状態を保持しながら前記樹脂を硬化させる加熱硬化工程、
    を有する、電子部品の製造方法。
  3. 前記加圧流動工程は、前記素子搭載基板の素子搭載面と前記樹脂厚み制御部との間隔を狭めて所定の間隔に設定し、両者に前記樹脂を接触させながら厚みを制御した後、前記チャンバ室の内部流体圧を上昇させる、請求項2に記載の電子部品の製造方法。
  4. 前記加圧流動工程は、前記樹脂が硬化する温度よりも低温で行う、請求項2または3に記載の電子部品の製造方法。
  5. 前記加圧流動工程は、前記内部流体圧を減圧状態にした後、前記内部流体圧を上昇させる、請求項2〜4のいずれかに記載の電子部品の製造方法。
  6. 前記配置工程は、前記樹脂を載置した前記素子搭載基板を、ガスバリア性を備えたパックに入れて減圧下で密封した状態で、前記チャンバ室に配置する、請求項2〜4のいずれかに記載の電子部品の製造方法。
  7. 前記樹脂は、前記素子搭載基板の素子搭載面を封止する絶縁性熱硬化性樹脂である、請求項2〜6のいずれかに記載の電子部品の製造方法。
  8. 前記素子搭載基板は、複数の電子部品モジュールを形成する複数の回路素子が搭載された素子搭載面が絶縁性樹脂にて封止され、かつ前記電子部品モジュールの境界部分で前記絶縁性樹脂の天面から前記絶縁性樹脂または前記素子搭載基板の内部まで到達する切り込み部が形成されており、
    前記樹脂は、導電性樹脂であり、
    前記配置工程は、前記樹脂厚み制御部と前記絶縁性樹脂の天面との間に前記樹脂が配置される状態にする、請求項2〜6のいずれかに記載の電子部品の製造方法。
JP2009082047A 2009-03-30 2009-03-30 電子部品の製造装置および製造方法 Expired - Fee Related JP5332810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009082047A JP5332810B2 (ja) 2009-03-30 2009-03-30 電子部品の製造装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009082047A JP5332810B2 (ja) 2009-03-30 2009-03-30 電子部品の製造装置および製造方法

Publications (2)

Publication Number Publication Date
JP2010238717A true JP2010238717A (ja) 2010-10-21
JP5332810B2 JP5332810B2 (ja) 2013-11-06

Family

ID=43092820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082047A Expired - Fee Related JP5332810B2 (ja) 2009-03-30 2009-03-30 電子部品の製造装置および製造方法

Country Status (1)

Country Link
JP (1) JP5332810B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157470A (ja) * 2012-01-30 2013-08-15 Sekisui Chem Co Ltd 半導体部品の製造方法
JP2014039017A (ja) * 2012-07-17 2014-02-27 Nitto Denko Corp 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112369A (ja) * 1992-09-25 1994-04-22 Toshiba Corp 樹脂封止型半導体装置の製造方法
JP2007307843A (ja) * 2006-05-20 2007-11-29 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112369A (ja) * 1992-09-25 1994-04-22 Toshiba Corp 樹脂封止型半導体装置の製造方法
JP2007307843A (ja) * 2006-05-20 2007-11-29 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157470A (ja) * 2012-01-30 2013-08-15 Sekisui Chem Co Ltd 半導体部品の製造方法
JP2014039017A (ja) * 2012-07-17 2014-02-27 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5332810B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101388753B1 (ko) Flip 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
TWI680527B (zh) 搬運機構、樹脂成型裝置、成型對象物向成型模的交接方法及樹脂成型品的製造方法
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
KR20100129771A (ko) 플립 칩 led를 위한 언더필 프로세스
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
CN109003907B (zh) 封装方法
WO2004032321A1 (ja) 表面実装型sawデバイスの製造方法
US8008122B1 (en) Pressurized underfill cure
JP2000243767A (ja) 半導体装置及びその製造方法
JP6861609B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
TW201743414A (zh) 壓縮成形裝置、樹脂封裝品製造裝置、壓縮成形方法、以及樹脂封裝品的製造方法
US6187613B1 (en) Process for underfill encapsulating flip chip driven by pressure
JP5826928B2 (ja) 加圧ユニットを備えるウエハービアはんだ注入装置およびこれを用いたウエハービアはんだ注入方法
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
JP5332810B2 (ja) 電子部品の製造装置および製造方法
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
JP2002043367A (ja) 半導体装置及びその製造方法
JP2004282042A (ja) 半導体デバイスのアセンブリ法
JP2010278421A (ja) 電子部品の製造方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
WO2018138915A1 (ja) 樹脂封止装置及び樹脂封止方法
JP2006295010A (ja) モールド成型装置およびモールド成型方法
JPH11163048A (ja) 半導体チップの実装方法
JP2006303128A (ja) 中空半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5332810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees