JP2010226190A - 増幅装置および送信装置 - Google Patents
増幅装置および送信装置 Download PDFInfo
- Publication number
- JP2010226190A JP2010226190A JP2009068255A JP2009068255A JP2010226190A JP 2010226190 A JP2010226190 A JP 2010226190A JP 2009068255 A JP2009068255 A JP 2009068255A JP 2009068255 A JP2009068255 A JP 2009068255A JP 2010226190 A JP2010226190 A JP 2010226190A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drain voltage
- amplifier
- input signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】増幅装置の増幅器は、ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、第1の増幅素子と第2の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する。この増幅器で出力された信号の一部を用いて生成されたフィードバック信号と入力信号との間の差分に基づいて得られる補償係数を用いて、入力信号に対して歪補償処理を行う。歪補償部による歪補償処理前の入力信号のパワーレベルと所定の閾値との比較に基づいて第1の増幅素子のドレイン電圧を制御する。送信装置はこの増幅装置を用いる。
【選択図】 図1
Description
このドハティ増幅器の問題解決のために、プリデストーション回路等の歪補償回路が設けられている。プリデストーション歪補償回路は、非線形歪を解消するため、増幅器の非線形性を考慮して予め非線形性の逆特性を表す補償係数を入力信号に乗算することで、増幅前の入力信号に前歪処理を施す。この補償された入力信号が増幅器で増幅されるとき、非線形性の逆特性と非線形性が相殺されるので、補償前の入力信号が線形に増幅されたようにすることができる。図11(a)に示すように、ドハティ増幅器のゲイン(利得)がベースバンド信号の振幅の大きい領域で低下するとき、図11(b)に示すようなゲインの逆特性(逆数)を用いて歪補償をすることで、ゲインがベースバンド信号の振幅によらず一定になるようにすることができる。
ベースバンド信号発生装置104は、デジタルのI信号(In-Phase信号)とQ信号(Quadrature-Phase信号)で構成されるベースバンド信号をシリアル信号として発生する。シリアル/パラレル変換器106は、I信号とQ信号の2信号にシリアル−パラレル変換を行う。歪補償部108は、電力増幅器の非線形性を補償するためにI信号とQ信号に補償係数を乗算して歪の前補償をする。デジタルアナログ変換器110は、補償されたI信号及びQ信号をアナログ変換する。直交変調器112は、アナログ変換されたI信号及びQ信号を直交変調し送信信号を生成する。電力増幅器118は、直交変調器112から出力された送信信号を増幅し出力する。アンテナ120は、この電力増幅器118で増幅された送信信号を用いて電波を放射する。
方向性結合器132は、電力増幅器118で出力された送信信号の一部を分離し、ダウンコンバータ134は、当該分離した信号をダウンコンバージョンにより周波数変換する。アナログデジタル変換器138は、入力された信号をデジタル変換し、フィードバック信号を生成する。アナログデジタル変換器138から出力されたフィードバック信号は歪補償部108に供給され、補償係数の生成に用いられる。
このような歪補償部と電力増幅器を備える送信装置が、従来から用いられている。
当該文献に記載の電力増幅器は、ドハティ増幅器と、プリディストーション部と、入力電力とゲート電圧とを対応付けて記憶するバイアス制御テーブルを備え、検出された入力電力に基づいてバイアス制御テーブルを参照して、ピーク増幅器のゲート電圧を制御するバイアス制御部とを有する電力増幅器である。この電力増幅器のバイアス制御テーブルが、入力電力が小さい場合にはC級のゲート電圧を対応付け、入力電力が大きい場合にはAB級のゲート電圧を対応付けて記憶するバイアス制御テーブルである。さらに、この電力増幅器は、ドハティ増幅器の出力信号中の非線形歪を検出する歪検出部と、歪検出部で検出された非線形歪に基づいて、非線形歪が小さくなるよう、プリディストーション部の逆特性とバイアス制御テーブルを適応的に更新する制御部とを備えた構成となっている。
(A)ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、前記第1の増幅素子と前記第2の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
(B)前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
(C)前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有する。
(D)入力信号をDA変換し、DA変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
(E)ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、生成された前記送信信号を、前記第1の増幅素子と前記第2の増幅素子を用いて増幅し、前記第1の増幅素子の出力と、前記第2の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
(F)前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
(G)生成した前記フィードバック信号とDA変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、DA変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
(H)前記歪補償部による補償前の前記入力信号を用いて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
(I)前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第1の増幅素子の出力の位相が前記第2の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有する。
図1は、本発明の送信装置の一実施形態である送信装置10の概略構成図である。図2は、送信装置10の一部を構成する電力増幅装置11の概略構成図である。電力増幅装置11は、後述するように、ドハティ増幅器である電力増幅器28を含み、歪補償部18から方向性結合器42の間の処理部を構成する。
送信装置10は、ベースバンド信号であるI信号およびQ信号からなる入力信号に対して、出力信号の一部を分離した信号(フィードバック信号)を用いて生成される補償係数を用いて歪補償処理を行う。この後、送信装置10は、キャリアアンプ28a(図2参照)およびピークアンプ28b(図2参照)を備えるドハティ増幅器を電力増幅器28として用いて送信信号を増幅する。その際、ドハティ増幅器のキャリアアンプのドレイン電圧は制御されている。このドレイン電圧の制御は、歪補償前の入力信号のパワーレベルに基づいて生成されるドレイン電圧制御信号を用いて行われる。なお、上記パワーレベルは、ベースバンド信号であるI信号及びQ信号からなる入力信号のエンベロープ信号から得られたものである。さらに、入力信号のパワーレベルが予め定められた閾値を越えるとき、キャリアアンプの出力の位相がピークアンプの出力の位相に近づくように、送信装置10はドレイン電圧制御信号を補正するように動作する。
送信装置10の送信系12は、送信信号発生装置14と、シリアル/パラレル変換器16と、歪補償部18と、デジタルアナログ変換器20と、直交変調器22と、電力増幅器28と、アンテナ30とを備える。
送信信号発生装置14は、デジタルベースバンド信号であるI信号およびQ信号で構成されるシリアル信号を発生する。シリアル/パラレル変換器16は、I信号およびQ信号の2信号をパラレル信号に変換するシリアル−パラレル変換を行い、入力信号を生成する。歪補償部18は、電力増幅器28の非線形性を補償するためにI信号およびQ信号のそれぞれに補償係数を乗算して歪補償処理を行う。デジタルアナログ変換器20は、歪補償処理が施されたI信号およびQ信号をアナログ変換する。直交変調器22は、アナログ変換されたI信号およびQ信号の直交変調を行う。その際、周波数のアップコンバージョンも行われ、送信信号が生成される。電力増幅器28は、送信信号を増幅し、アンテナ30は、増幅した送信信号を用いて電波を放射する。なお、歪補償部18および電力増幅器28については後述する。
送信装置10のフィードバック系40は、方向性結合器42と、ダウンコンバータ44と、アナログデジタル変換器48とを備える。
方向性結合器42は、電力増幅器28で増幅された送信信号の一部を分離し、ダウンコンバータ44は分離した送信信号をダウンコンバージョンする。アナログデジタル変換器48は、入力した信号をデジタル変換し、フィードバック信号を生成する。生成されたフィードバック信号は、歪補償部18内の所定の回路にて入力信号(I信号およびQ信号)に対応するフィードバック信号に変換され、このフィードバック信号が補償係数の生成に用いられる。このように、方向性結合器42、ダウンコンバータ44、およびアナログデジタル変換器48および歪補償部18内の上記所定の回路は、送信信号からデジタルのフィードバック信号を生成するためのフィードバック処理部を構成する。
一方、送信装置10のドレイン電圧制御系50は、Vds制御信号生成部52と、制御信号補正部54と、DVC部56とを備える。Vds制御信号生成部52と、制御信号補正部54は、例えばDSP(Digital Signal Processor)を用いて構成される。
ドレイン電圧制御系50は、入力信号から生成されるエンベロープ信号を用いて入力信号のパワーレベルを算出し、このパワーレベルに応じてドレイン電圧Vdsを制御するためのドレイン電圧制御信号を生成する。ここで、ドレイン電圧制御信号は、ドレイン電圧VdsをDVC部56から出力するための制御信号であり、キャリアアンプ28aのドレイン電圧Vdsを制御する信号である。このドレイン電圧制御信号は、入力信号のパワーレベルが予め定められた閾値を越えるとき、後述する電力増幅器28のキャリアアンプ28aの出力の位相がピークアンプ28bの出力の位相に近づくように補正される。すなわち、入力信号のパワーレベルが予め定められた閾値を越えるとき、ドレイン電圧の制御に補正が加えられる。
電力増幅器28は、高効率で増幅させるために、入力信号のパワーレベルが予め定められた閾値を越えるとき、飽和領域近傍(ピーク電力の近傍)で動作させることがある。したがって、入力信号のパワーレベルに従ってドレイン電圧Vdsを制御することで、電力効率を向上させることができる。Vds制御信号生成部52、制御信号補正部54、およびDVC部56については後述する。
送信系12の電力増幅器28は、キャリアアンプ28aとピークアンプ28bを備えたドハティ増幅器であり、キャリアアンプ28aの出力とピークアンプ28bの増幅素子の出力とを合成して増幅した送信信号を出力する。キャリアアンプ28aのドレイン電圧Vdsは、DVC部56により印加されて制御される。キャリアアンプ28aのドレイン電圧Vdsの制御を行うことにより、入力信号の電力を高効率で増幅させる。さらに、キャリアアンプ28aのドレイン電圧Vdsの制御を行うことにより、出力電力がピーク電力近傍にあるとき、キャリアアンプ29aの出力の位相をピークアンプ29bの出力の位相と同相になるように調整して、出力電力がより高くなるようにする。出力電力がピーク電力近傍にあるか否かは、入力信号のパワーレベルが予め定められた閾値を越えるか否かで判断される。なお、ピークアンプ28bではなく、キャリアアンプ28aのドレイン電圧Vdsを制御するのは、ピークアンプ28bの動作頻度が少なく、ピークアンプ28aのドレイン電圧を制御しても制御による効果が十分に得られないからである。電力増幅器28は、この他図示されないが、分配器および1/4波長線路を備えて構成される。
送信系12の、図2中に示す歪補償部18は、例えばDSP(Digital Signal Processor)を用いて構成され、遅延調整回路49a,49bと、差分演算器49cと、演算回路49dと、LUT49eと、アドレス生成部49fとを有する。
遅延調整回路49aは、アナログデジタル変換器48から供給されたフィードバック信号を遅延調整し、遅延調整回路49bは、歪補償処理前の入力信号を遅延調整する。差分演算器49cは、入力信号と、この入力信号に対応するフィードバック信号との差分を演算する。遅延調整器49a,49bを用いることにより、フィードバック信号と入力信号との差分を演算するとき、フィードバック信号および入力信号のそれぞれのタイミングを調整することができる。
以下、I信号およびQ信号からなる入力信号を複素数表示でx(t)と表し、入力信号に対応するフィードバック信号を複素数表示でy(t)と表し、その差分をe(t)と表す。
アドレス生成部49fは、歪補償前の入力信号x(t)から、入力信号のエンベロープ信号を生成し、このエンベロープ信号から求まるパワーpに基づいてアドレス信号を生成する。アドレス信号は、例えば、パワーpのレベルに応じて定まる10ビットのアドレス値(0〜1023のいずれかの値)を持つ。さらに、LUT49eにおいて補償係数を補償係数hn+1(p)に更新するとき、アドレス信号を遅延出力するために、アドレス生成部49fは遅延調整器を備える。
さらに、LUT49eは、歪補償に用いる補償係数h(p)とアドレス値に対応するパワーpを、制御信号補正部54に供給する。
図4(a)は、LUT49eが保有する参照テーブルの一例を示す図である。入力信号のパワーpを量子化したパワーpiに対応したアドレス値が設定され、このアドレス値の参照テーブルには補償係数h(pi)(iは0〜1023の整数)が記録されている。
ドレイン電圧制御系50のVds制御信号生成部52は、図2に示すように、歪補償処理前の入力信号に基づいて、ドレイン電圧制御信号を生成するVdsテーブル・信号生成部52aと、生成されたドレイン電圧制御信号を、補正係数と乗算することにより補正する乗算器52bとを有し、補正されたドレイン電圧制御信号をDVC部56に供給する。
具体的には、Vdsテーブル・信号生成部52aは、例えば、パワー抽出部と、Vds参照テーブルと、を有する。パワー抽出部は、歪補償前の入力信号x(t)のエンベロープ信号を算出して入力信号のパワーレベルを求め、このパワーレベルに応じてアドレス値を出力する。Vds参照テーブルは、所望のドレイン電圧VdsをDVC部56で出力するためのVds制御信号を生成するために用いるVds制御係数を記録する。Vds参照テーブルは、パワー抽出部が出力したアドレス値に応じてVds制御係数を選択して出力する。
乗算器52bは、Vdsテーブル・信号生成部52aから出力されたVds制御係数を、後述する制御信号補正部54から供給される補正係数と乗算して補正し、この乗算結果をVds制御信号として出力する。このようなVds制御信号により、電力増幅器28は増幅動作を高効率にすることができる。
図4(b)は、Vds参照テーブルの一例を示す図である。入力信号のパワーを量子化したパワーpiのレベル(パワーレベル)に対応したアドレス値が設定され、このアドレス値の参照テーブルにはVds制御係数である値hvds(pi)(iは0〜1023の整数)が記録されている。
演算回路54aは、LUT49eから供給されるパワーpiと補償係数h(pi)を用いて補正係数hv(pi)を算出する部分である。
具体的には、入力信号のパワーpiのレベルが予め設定された閾値を越えるとき、キャリアアンプ28aの出力の位相がピークアンプ28bの出力の位相に近づくように補正係数を定める。ここで、入力信号のパワーpiのレベルが予め設定された閾値を越えるときとは、電力増幅器28から出力した送信信号の出力電力がピーク電力近傍であるときをいう。
まず、演算回路54aは、LUT49eに記録されている補償係数h(pi)(i=0〜1023)を読み込み取得する(ステップS10)。
次に、補正用Vdsテーブル54b内の補正係数hv(pi)が初期設定される(ステップS12)。このとき、すべての補正係数hv(pi)の値は1に設定される。補正係数hv(pi)は乗算器52bにおいてVds制御係数に乗算する値であるので、補正係数hv(pi)=1のとき、Vds制御信号は補正されない。
すなわち、演算回路54aは、ピーク電力に対応する補償係数h(pi)の絶対値が小さくなるように、ドレイン電圧制御信号を補正する。
したがって、演算回路54aは、まず、入力信号のパワーpiのレベルが上記閾値ptを越えるか否かを判定し、このパワーpiのレベルが上記閾値ptを越えるとき、ピーク電力に対応する補償係数h(pi)が最小となるように、補正係数hv(pi)を算出する。算出される補正係数h(pi)は、入力信号のパワーpiのレベル毎に、補正用Vdsテーブル54bに記憶される。
図4(c)には、補正用Vdsテーブルの一例を示す図である。入力信号のパワーを量子化したパワーpiに対応したアドレス値が設定され、このアドレス値の参照テーブルには補正係数hv(pi)(iは0〜1023の整数)が記録されている。
このように、LUT49eの参照テーブルと、Vdsテーブル・信号生成部52aのVds参照テーブルと、補正用Vdsテーブル54bが有する参照テーブルは、いずれも入力信号のパワーpiのレベルに対応して値が記録された参照テーブルを有し、補償係数h(pi)、ドレイン電圧制御部のVds制御係数、および補正係数hv(pi)は、いずれもこれらの参照テーブルを参照して得られた値である。
このような送信装置10では、ベースバンド信号として作成され、パラレル信号に変換された入力信号が、歪補償部18の前段でVdsテーブル・信号生成部52aに供給される。Vdsテーブル・信号生成部52aでは、入力信号に基づいてエンベロープ信号が作成され、このエンベロープ信号から入力信号のパワーpiが算出され、Vdsテーブル・信号生成部52aが保持する参照テーブルを用いて、補正前のVds制御信号のVds制御係数が取得され、この値が乗算器52bに供給される。一方、LUT49eから出力されるエンベロープ信号を用いて作成される入力信号のパワーpiのレベルが閾値を越えるとき、パワーpiのレベルに応じた補正係数hv(pi)が補正用Vdsテーブル54bから呼び出されて、乗算器52bに供給される。この補正係数hv(pi)は、演算回路54aで算出されて補正用Vdsテーブル54bに、パワーpiと対応付けられて記録され更新されたものである。乗算器52bでは、供給された補正係数がVdsテーブル・信号生成部52aから供給されたVds制御係数に乗算されてVds制御信号とされ、DVC部56に提供される。DVC部56では、供給されたVds制御信号に基づいてドレイン電圧Vdsが出力され、キャリアアンプ28aのドレイン端子に印加される。
一方、増幅した送信信号の一部は、方向性結合器42においてフィードバック系40に分離され、ダウンコンバータ44および、アナログデジタル変換器48により、ダウンコンバージョンの周波数変換およびデジタル変換が順に行われる。これによって、I信号およびQ信号からなる入力信号x(t)に対応するフィードバック信号y(t)が生成される。このフィードバック信号y(t)は、歪補償部18に供給される。
図7に示される領域R1中の3本の異なる曲線は、送信装置10における温度等の外的環境条件に応じて変化した特性を表している。
3つの曲線によると、例えばドレイン電圧をVds1に固定した場合の出力電力に比べて、ドレイン電圧制御により出力電力を大きくすることができる。
なお、領域R2のような出力電圧が低い領域では、固定したドレイン電圧Vds=Vds1に比べてドレイン電圧を小さくすることができるので、効率をより向上させることができる。
図9(a)によると、ドレイン電圧制御により、利得がフラットとなり安定した利得を得ることができる。また、図9(b)によると、ドレイン電圧Vds=Vds1の固定条件の場合に比べて、ドレイン電圧制御の場合のドレイン効率が、出力電力45dBmにおいて約17%向上することがわかる。
入力信号に処理を行って送信信号を生成し、生成した前記送信信号を増幅して出力する増幅装置であって、
ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、前記第1の増幅素子と前記第2の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有することを特徴とする増幅装置。
前記ドレイン電圧制御部は、前記ドレイン電圧を制御する制御信号として制御係数を生成し、
前記入力信号のパワーレベルが前記閾値を越えるとき、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記制御係数を補正する補正係数を生成することにより、前記第1の増幅素子の出力の位相を前記第2の増幅素子の出力の位相に近づける、補正部を有する、付記1に記載の増幅装置。
前記歪補償部、前記ドレイン電圧制御部および前記補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧の制御信号に用いる制御係数、および前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、付記2に記載の増幅装置。
前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第1の増幅素子はキャリアアンプであり、前記第2の増幅素子はピークアンプである、付記1〜3のいずれか1つに記載の増幅装置。
前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように制御する、付記1〜4のいずれか1つに記載の増幅装置。
デジタルの入力信号から送信信号を生成する送信装置であって、
入力信号をDA変換し、DA変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、生成された前記送信信号を、前記第1の増幅素子と前記第2の増幅素子を用いて増幅し、前記第1の増幅素子の出力と、前記第2の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
生成した前記フィードバック信号とDA変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、DA変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
前記歪補償部による補償前の前記入力信号を用いて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第1の増幅素子の出力の位相が前記第2の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有することを特徴とする送信装置。
前記入力信号のパワーレベルが前記閾値を越えるとき、前記制御信号補正部は、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記ドレイン電圧制御信号を補正する補正係数を生成することにより、前記第1の増幅素子の出力の位相を前記第2の増幅素子の出力の位相に近づける、付記6に記載の送信装置。
前記歪補償部、前記ドレイン電圧制御部および前記制御信号補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧制御信号の制御係数、および前記制御信号補正部で生成される前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、付記7に記載の送信装置。
前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第1の増幅素子はキャリアアンプであり、前記第2の増幅素子はピークアンプである、付記6〜8のいずれか1つに記載の送信装置。
前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように、前記ドレイン電圧制御信号を生成する、付記6〜9のいずれか1つに記載の送信装置。
12,102 送信系 14,104 送信信号発生装置
16,106 シリアル/パラレル変換器 18,108 歪補償部
20,110 デジタルアナログ変換器 22,112 直交変調器
28,118 電力増幅器 30,120 アンテナ
40,130 フィードバック系 42 方向性結合器
44,134 ダウンコンバータ 48,138 アナログデジタル変換器
49a,49b,49l 遅延調整回路 49c 差分演算器
49d 演算回路 49e LUT
49f アドレス生成部 49g,49h,49j,52b 乗算器
49i 複素共役生成部 49k 加算器
49m 乗算器 50 ドレイン電圧制御系
52 Vds制御信号生成部 52a Vdsテーブル・信号生成部
54 制御信号補正部 54a 演算回路
54b 補正用Vdsテーブル
Claims (8)
- 入力信号に処理を行って送信信号を生成し、生成した前記送信信号を増幅して出力する増幅装置であって、
ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、前記第1の増幅素子と前記第2の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有することを特徴とする増幅装置。 - 前記ドレイン電圧制御部は、前記ドレイン電圧を制御する制御信号として制御係数を生成し、
前記入力信号のパワーレベルが前記閾値を越えるとき、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記制御係数を補正する補正係数を生成することにより、前記第1の増幅素子の出力の位相を前記第2の増幅素子の出力の位相に近づける、補正部を有する、請求項1に記載の増幅装置。 - 前記歪補償部、前記ドレイン電圧制御部および前記補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記制御係数、および前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、請求項2に記載の増幅装置。
- 前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第1の増幅素子はキャリアアンプであり、前記第2の増幅素子はピークアンプである、請求項1〜3のいずれか1項に記載の増幅装置。
- 前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように制御する、請求項1〜4のいずれか1項に記載の増幅装置。
- デジタルの入力信号から送信信号を生成する送信装置であって、
入力信号をDA変換し、DA変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
ドレイン電圧の制御を受ける第1の増幅素子と、第2の増幅素子とを備え、生成された前記送信信号を、前記第1の増幅素子と前記第2の増幅素子を用いて増幅し、前記第1の増幅素子の出力と、前記第2の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
生成した前記フィードバック信号とDA変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、DA変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
前記歪補償部による補償前の前記入力信号を用いて前記第1の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第1の増幅素子の出力の位相が前記第2の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有することを特徴とする送信装置。 - 前記入力信号のパワーレベルが前記閾値を越えるとき、前記制御信号補正部は、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記ドレイン電圧制御信号を補正する補正係数を生成することにより、前記第1の増幅素子の出力の位相を前記第2の増幅素子の出力の位相に近づける、請求項6に記載の送信装置。
- 前記歪補償部、前記ドレイン電圧制御部および前記制御信号補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧制御信号の制御係数、および前記制御信号補正部で生成される前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、請求項7に記載の送信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068255A JP5206526B2 (ja) | 2009-03-19 | 2009-03-19 | 増幅装置および送信装置 |
EP10155946.6A EP2230759B1 (en) | 2009-03-19 | 2010-03-09 | Amplifying device and transmitter apparatus |
US12/721,064 US8364101B2 (en) | 2009-03-19 | 2010-03-10 | Amplifying device and transmitter apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068255A JP5206526B2 (ja) | 2009-03-19 | 2009-03-19 | 増幅装置および送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010226190A true JP2010226190A (ja) | 2010-10-07 |
JP5206526B2 JP5206526B2 (ja) | 2013-06-12 |
Family
ID=42173773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009068255A Expired - Fee Related JP5206526B2 (ja) | 2009-03-19 | 2009-03-19 | 増幅装置および送信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8364101B2 (ja) |
EP (1) | EP2230759B1 (ja) |
JP (1) | JP5206526B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012086830A1 (ja) * | 2010-12-20 | 2012-06-28 | 日本電気株式会社 | 増幅装置およびその制御方法 |
JP2013013080A (ja) * | 2011-06-27 | 2013-01-17 | Fujitsu Semiconductor Ltd | 無線通信装置の電力制御のための方法及びシステム |
US8558616B2 (en) | 2010-11-22 | 2013-10-15 | Fujitsu Limited | Amplifying apparatus |
JP2014505449A (ja) * | 2011-02-07 | 2014-02-27 | スカイワークス ソリューションズ,インコーポレイテッド | 包絡線トラッキング較正のための装置および方法 |
JPWO2013145748A1 (ja) * | 2012-03-30 | 2015-12-10 | 日本電気株式会社 | 増幅器および増幅方法 |
US9621111B2 (en) | 2013-04-23 | 2017-04-11 | Skyworks Solutions, Inc. | Apparatus and methods for envelope shaping in power amplifier systems |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7275658B2 (en) | 2004-03-26 | 2007-10-02 | Kimberly-Clark Worldwide, Inc. | Dispenser capable of dispensing sheet-like articles |
EP2561611B1 (en) | 2010-04-19 | 2015-01-14 | RF Micro Devices, Inc. | Pseudo-envelope following power management system |
WO2012047738A1 (en) | 2010-09-29 | 2012-04-12 | Rf Micro Devices, Inc. | SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS |
EP2630693A4 (en) | 2010-10-20 | 2015-07-29 | Aviat Networks Inc | SYSTEMS AND METHODS FOR ENHANCING ENERGY EFFICIENCY AND LINEARIZATION OF RADIO FREQUENCY TRANSMITTERS |
WO2012086379A1 (ja) * | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 増幅回路及び無線通信装置 |
US9515621B2 (en) | 2011-11-30 | 2016-12-06 | Qorvo Us, Inc. | Multimode RF amplifier system |
US9813036B2 (en) * | 2011-12-16 | 2017-11-07 | Qorvo Us, Inc. | Dynamic loadline power amplifier with baseband linearization |
US9627975B2 (en) | 2012-11-16 | 2017-04-18 | Qorvo Us, Inc. | Modulated power supply system and method with automatic transition between buck and boost modes |
US9497058B2 (en) * | 2012-11-26 | 2016-11-15 | Aviacomm Inc. | High efficiency adaptive RF transmitter |
US9929696B2 (en) | 2013-01-24 | 2018-03-27 | Qorvo Us, Inc. | Communications based adjustments of an offset capacitive voltage |
US9729110B2 (en) | 2013-03-27 | 2017-08-08 | Qualcomm Incorporated | Radio-frequency device calibration |
MX2016002460A (es) | 2013-08-28 | 2016-08-17 | Deltanode Solutions Ab | Determinacion del punto de funcionamiento de etapa amplificadora. |
JP2015220739A (ja) * | 2014-05-21 | 2015-12-07 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US9614476B2 (en) | 2014-07-01 | 2017-04-04 | Qorvo Us, Inc. | Group delay calibration of RF envelope tracking |
US20160182099A1 (en) * | 2014-12-23 | 2016-06-23 | Honeywell International Inc. | Systems and methods for efficient multi-channel satcom with dynamic power supply and digital pre-distortion |
US9941844B2 (en) | 2015-07-01 | 2018-04-10 | Qorvo Us, Inc. | Dual-mode envelope tracking power converter circuitry |
US9912297B2 (en) | 2015-07-01 | 2018-03-06 | Qorvo Us, Inc. | Envelope tracking power converter circuitry |
US9973147B2 (en) | 2016-05-10 | 2018-05-15 | Qorvo Us, Inc. | Envelope tracking power management circuit |
US10476437B2 (en) | 2018-03-15 | 2019-11-12 | Qorvo Us, Inc. | Multimode voltage tracker circuit |
WO2021206658A1 (en) * | 2020-04-06 | 2021-10-14 | Onair Medya Komüni̇kasyon Reklam Ve Yayincilik Hi̇zmetleri̇ Li̇mi̇ted Şi̇rketi̇ | A transmitter with optimized efficiency and a method of optimizing transmitter efficiency |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174409A (ja) * | 2005-08-30 | 2006-06-29 | Toshiba Corp | 高周波用のドハティ型の高効率増幅器、およびその信号処理方法 |
JP2006173722A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 高周波用のドハティ型の高効率増幅器、およびその信号処理方法 |
JP2007129492A (ja) * | 2005-11-02 | 2007-05-24 | Japan Radio Co Ltd | プリディストーション型歪補償増幅器 |
JP2008131186A (ja) * | 2006-11-17 | 2008-06-05 | Hitachi Kokusai Electric Inc | 電力増幅器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
CN1171422C (zh) * | 1996-11-19 | 2004-10-13 | 松下电器产业株式会社 | 发信装置 |
US5880633A (en) * | 1997-05-08 | 1999-03-09 | Motorola, Inc. | High efficiency power amplifier |
JP4014343B2 (ja) | 1999-12-28 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
KR100450744B1 (ko) | 2002-08-29 | 2004-10-01 | 학교법인 포항공과대학교 | 도허티 증폭기 |
KR20040079597A (ko) * | 2003-03-08 | 2004-09-16 | 학교법인 포항공과대학교 | 적응 바이어스 제어 기술을 이용한 초고주파 도허티증폭장치 |
JP4033794B2 (ja) * | 2003-03-24 | 2008-01-16 | 株式会社エヌ・ティ・ティ・ドコモ | 高効率線形電力増幅器 |
US6853244B2 (en) | 2003-06-24 | 2005-02-08 | Northrop Grumman Corproation | Multi-mode multi-amplifier architecture |
JP4417174B2 (ja) * | 2004-05-19 | 2010-02-17 | 株式会社日立国際電気 | プリディストータ |
KR20060077818A (ko) | 2004-12-31 | 2006-07-05 | 학교법인 포항공과대학교 | 비대칭 전력 구동을 이용한 전력 증폭 장치 |
JP4792273B2 (ja) | 2005-10-18 | 2011-10-12 | 株式会社日立国際電気 | 増幅器 |
JP2008022513A (ja) | 2006-06-15 | 2008-01-31 | Hitachi Kokusai Electric Inc | 歪制御機能付き増幅装置 |
JP2008147857A (ja) | 2006-12-07 | 2008-06-26 | Mitsubishi Electric Corp | 高効率増幅器 |
-
2009
- 2009-03-19 JP JP2009068255A patent/JP5206526B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-09 EP EP10155946.6A patent/EP2230759B1/en not_active Not-in-force
- 2010-03-10 US US12/721,064 patent/US8364101B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173722A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 高周波用のドハティ型の高効率増幅器、およびその信号処理方法 |
JP2006174409A (ja) * | 2005-08-30 | 2006-06-29 | Toshiba Corp | 高周波用のドハティ型の高効率増幅器、およびその信号処理方法 |
JP2007129492A (ja) * | 2005-11-02 | 2007-05-24 | Japan Radio Co Ltd | プリディストーション型歪補償増幅器 |
JP2008131186A (ja) * | 2006-11-17 | 2008-06-05 | Hitachi Kokusai Electric Inc | 電力増幅器 |
Non-Patent Citations (2)
Title |
---|
CSNJ200510002027; 2004年信学ソ大 C-2-11 * |
JPN6013001548; 2004年信学ソ大 C-2-11 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8558616B2 (en) | 2010-11-22 | 2013-10-15 | Fujitsu Limited | Amplifying apparatus |
US9106188B2 (en) | 2010-12-20 | 2015-08-11 | Nec Corporation | Amplifying device and method for controlling the same |
WO2012086830A1 (ja) * | 2010-12-20 | 2012-06-28 | 日本電気株式会社 | 増幅装置およびその制御方法 |
US9294043B2 (en) | 2011-02-07 | 2016-03-22 | Skyworks Solutions, Inc. | Apparatus and methods for calibrating envelope trackers |
JP2014505449A (ja) * | 2011-02-07 | 2014-02-27 | スカイワークス ソリューションズ,インコーポレイテッド | 包絡線トラッキング較正のための装置および方法 |
JP2016220244A (ja) * | 2011-02-07 | 2016-12-22 | スカイワークス ソリューションズ,インコーポレイテッドSkyworks Solutions,Inc. | 包絡線トラッキング較正のための装置および方法 |
JP2017017729A (ja) * | 2011-02-07 | 2017-01-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 包絡線トラッキング較正のための装置および方法 |
US9571152B2 (en) | 2011-02-07 | 2017-02-14 | Skyworks Solutions, Inc. | Apparatus and methods for calibration of envelope trackers |
US10382147B2 (en) | 2011-02-07 | 2019-08-13 | Skyworks Solutions, Inc. | Methods of calibrating a power amplifier system to compensate for envelope amplitude misalignment |
JP2013013080A (ja) * | 2011-06-27 | 2013-01-17 | Fujitsu Semiconductor Ltd | 無線通信装置の電力制御のための方法及びシステム |
JPWO2013145748A1 (ja) * | 2012-03-30 | 2015-12-10 | 日本電気株式会社 | 増幅器および増幅方法 |
US9621111B2 (en) | 2013-04-23 | 2017-04-11 | Skyworks Solutions, Inc. | Apparatus and methods for envelope shaping in power amplifier systems |
US9866176B2 (en) | 2013-04-23 | 2018-01-09 | Skyworks Solutions, Inc. | Apparatus and methods for envelope shaping in mobile devices |
Also Published As
Publication number | Publication date |
---|---|
US20100240329A1 (en) | 2010-09-23 |
EP2230759B1 (en) | 2013-11-20 |
EP2230759A1 (en) | 2010-09-22 |
US8364101B2 (en) | 2013-01-29 |
JP5206526B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206526B2 (ja) | 増幅装置および送信装置 | |
JP5742186B2 (ja) | 増幅装置 | |
CN108155877B (zh) | 发射器,通信单元以及用于限制频谱再生的方法 | |
KR101440121B1 (ko) | 왜곡 보상 장치, 신호 송신 장치 및 그 방법 | |
US7561636B2 (en) | Digital predistortion apparatus and method in power amplifier | |
US9768739B2 (en) | Digital hybrid mode power amplifier system | |
JP4087180B2 (ja) | 入力信号に予め歪みを加える方法および予歪みシステム | |
JPWO2009090825A1 (ja) | プレディストータ | |
KR20050077781A (ko) | 멱급수형 디지털 프리디스토터 | |
WO2009145283A1 (ja) | 歪補償回路及び歪補償方法 | |
JP2008177899A (ja) | 増幅回路及び無線通信装置 | |
EP2837093A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
US20110095820A1 (en) | Method for pre-distorting a power amplifier and the circuit thereof | |
EP2022179A1 (en) | High efficiency linearization power amplifier for wireless communication | |
US8798197B2 (en) | Distortion compensation amplifier device and distortion compensation method | |
WO2013179399A1 (ja) | 歪補償装置及び歪補償方法 | |
JP2015099972A (ja) | 送信機モジュール | |
US8633769B2 (en) | Dual loop adaptation digital predistortion architecture for power amplifiers | |
JP2010045507A (ja) | 増幅回路及び無線通信装置 | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
JP2010045508A (ja) | 増幅回路及び無線通信装置 | |
JP2011228999A (ja) | 増幅回路及び無線通信装置 | |
JP2005341117A (ja) | 非線形歪補償装置 | |
KR20190049344A (ko) | 디지털 전치왜곡 장치 및 방법 | |
KR20020087503A (ko) | 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5206526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |