JP2010225994A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010225994A JP2010225994A JP2009073652A JP2009073652A JP2010225994A JP 2010225994 A JP2010225994 A JP 2010225994A JP 2009073652 A JP2009073652 A JP 2009073652A JP 2009073652 A JP2009073652 A JP 2009073652A JP 2010225994 A JP2010225994 A JP 2010225994A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- element isolation
- charge storage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ブロック絶縁膜をゲート幅方向に連続するように構成しながら、シリコン基板の上面部のうちのワード線方向の端部とゲート電極との間の絶縁破壊の発生を抑制する。
【解決手段】素子分離領域2によって区画された活性領域3を有する半導体基板1と、活性領域3上に形成されたトンネル絶縁膜7と、トンネル絶縁膜7上に形成された電荷蓄積膜8と、電荷蓄積膜8上に形成されたブロック絶縁膜9と、ブロック絶縁膜9上に形成されたゲート電極10、11とを有してなるメモリセルトランジスタを備え、ブロック絶縁膜9をゲート幅方向に連続するように形成し、更に、電荷蓄積膜8のうちのゲート幅方向の端部8aの膜厚を厚くするように構成した。
【選択図】図3
【解決手段】素子分離領域2によって区画された活性領域3を有する半導体基板1と、活性領域3上に形成されたトンネル絶縁膜7と、トンネル絶縁膜7上に形成された電荷蓄積膜8と、電荷蓄積膜8上に形成されたブロック絶縁膜9と、ブロック絶縁膜9上に形成されたゲート電極10、11とを有してなるメモリセルトランジスタを備え、ブロック絶縁膜9をゲート幅方向に連続するように形成し、更に、電荷蓄積膜8のうちのゲート幅方向の端部8aの膜厚を厚くするように構成した。
【選択図】図3
Description
本発明は、例えばMONOS型ゲート構造を有する半導体装置およびその製造方法に関する。
MONOS(Metal-Oxide-Nitride-Oxide-Silicon)型ゲート構造を有するNAND型フラッシュメモリ装置において、メモリセルトランジスタのゲート電極は、一般的に、シリコン基板の上面にトンネル絶縁膜、電荷蓄積膜、ブロック絶縁膜、ゲート電極膜を積層して構成されている。このメモリセルトランジスタにおいては、シリコン基板の上面部の4辺部、即ち、ワード線方向(メモリセルトランジスタのチャネルに直交する方向、ゲート幅方向)の両端部と、活性領域の延びる方向(メモリセルトランジスタのチャネルに対して平行な方向、ゲート長方向、ビット線方向)の両端部とで、換言すると、誘電率の高いブロック絶縁膜が途切れるところで、電界がかかり難くなるという問題点があった。この問題点は、メモリセルトランジスタを微細化すると顕著になることがわかっている。
上記問題点を解消するために、ブロック絶縁膜をワード線方向(ゲート幅方向)に連続するように構成し、セル電界を大きくする対策がとられている。ブロック絶縁膜をビット線方向に連続させるように構成した場合、プロセスインテグレーション上の問題でトンネル絶縁膜、電荷蓄積膜もワード線方向に連続するように構成しなければならず、このように構成すると、セルトランジスタのチャージトラップ絶縁膜にトラップした電荷と、消去時にセル−セル間のチャージトラップ膜に入るホールとの結合により、データリテンション上の特性が悪くなることが分かっており、上記問題点の解消の対策として有効でないことが知られている。
このため、ブロック絶縁膜をワード線方向だけに連続するように構成する対策が施されている。しかし、この構成の場合、シリコン基板の上面部のうちのワード線方向の両端部とゲート電極との間で絶縁破壊が起こり易くなると共に、シリコン基板の上面部のうちのワード線方向と直交する方向の両端部では、電界が弱くなるために、書き込み時のしきい値上昇が抑制されるという問題がある。尚、ブロック絶縁膜をワード線方向だけに連続にするように構成したMONOS型ゲート構造を有するNAND型フラッシュメモリ装置の一例が、非特許文献1に記載されている。
Effects of Lateral Charge Spreading on the Reliability of TANOS (TaN/AlO/SiN/Oxide/Si) NAND Flash Memory (Changseok Kang, Jungdal Choi, Jaesung Sim, Changhyun Lee, Yoocheol Shin, Jintaek Park, Jongsun Sel, Sanghun Jeon, Youngwoo Park, and Kinam Kim ) IEEE 07CH37867 45th Annual International Reliability Physics Symposium, Phoenix, 2007
本発明は、ブロック絶縁膜をゲート幅方向(ワード線方向)に連続するように構成しながら、シリコン基板の上面部のうちのワード線方向の端部とゲート電極との間の絶縁破壊の発生を抑制することができ、また、書き込み特性を向上させることができる半導体装置およびその製造方法を提供することを目的とする。
本発明の一態様の半導体装置は、素子分離領域によって区画された活性領域を有する半導体基板と、前記活性領域上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成されたゲート電極とを有してなるメモリセルトランジスタを備え、前記ブロック絶縁膜をゲート幅方向に連続するように形成し、更に、前記電荷蓄積膜のうちのゲート幅方向の端部の膜厚を厚くするように構成したところに特徴を有する。
本発明の一態様の半導体装置の製造方法は、半導体基板の上面に、トンネル絶縁膜、電荷蓄積膜、パッドポリシリコン膜、シリコン酸化膜、パッドシリコン窒化膜を積層形成し、前記半導体基板に素子分離溝を形成し、素子分離絶縁膜によって前記素子分離溝を埋め込んだ後、前記パッドシリコン窒化膜をストッパーとして前記素子分離絶縁膜を平坦化する工程と、前記素子分離絶縁膜をエッチングし、前記パッドシリコン窒化膜を除去し、前記素子分離絶縁膜をエッチングし、前記パッドポリシリコン膜を除去する工程と、前記半導体基板上にスペーサー膜を形成する工程と、前記電荷蓄積膜および前記スペーサー膜をエッチングし、前記電荷蓄積膜のうちのワード線に沿う方向の端部の膜厚を厚くする工程と、前記素子分離絶縁膜の高さを制御する工程と、前記電荷蓄積膜および前記素子分離絶縁膜の上にブロック絶縁膜を形成する工程と、前ブロック絶縁膜の上にゲート電極を形成する工程とを備えたところに特徴を有する。
本発明の他の態様の半導体装置の製造方法は、半導体基板の上面に、トンネル絶縁膜、電荷蓄積膜、パッドポリシリコン膜、シリコン酸化膜、パッドシリコン窒化膜を積層形成し、前記半導体基板に素子分離溝を形成する工程であって、前記電荷蓄積膜の上面で素子分離溝形成の加工を停止する工程と、前記パッドポリシリコン膜の側壁を所定の厚さ酸化する工程と、素子分離溝形成の加工を再開し、前記半導体基板に素子分離溝を形成する工程と、素子分離絶縁膜によって前記素子分離溝を埋め込んだ後、前記パッドシリコン窒化膜をストッパーとして前記素子分離絶縁膜を平坦化する工程と、前記素子分離絶縁膜をエッチングし、前記パッドシリコン窒化膜を除去し、前記素子分離絶縁膜をエッチングし、前記パッドポリシリコン膜を除去する工程と、前記電荷蓄積膜をウエットエッチングし、前記電荷蓄積膜のうちのワード線に沿う方向の中央部の膜厚を薄くし、且つ、端部の膜厚を厚くする工程と、前記素子分離絶縁膜の高さを制御する工程と、前記電荷蓄積膜および前記素子分離絶縁膜の上にブロック絶縁膜を形成する工程と、前ブロック絶縁膜の上にゲート電極を形成する工程とを備えたところに特徴を有する。
本発明によれば、ブロック絶縁膜をゲート幅方向(ワード線方向)に連続するように構成しながら、シリコン基板の上面部のうちのワード線方向の端部とゲート電極との間の絶縁破壊の発生を抑制することができ、また、書き込み特性を向上させることができる。
(第1実施形態)
以下、本発明をMONOS型ゲート構造を有するNAND型フラッシュメモリ装置に適用した場合の第1実施形態について、図1ないし図10を参照しながら説明する。尚、以下の図面の記載において、同一又は類似の部分は同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
以下、本発明をMONOS型ゲート構造を有するNAND型フラッシュメモリ装置に適用した場合の第1実施形態について、図1ないし図10を参照しながら説明する。尚、以下の図面の記載において、同一又は類似の部分は同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
まず、本実施形態のNAND型フラッシュメモリ装置の構成を説明する。
図1は、NAND型のフラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
図1は、NAND型のフラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
NAND型フラッシュメモリ装置のメモリセルアレイは、2個の選択ゲートトランジスタTrsと、当該選択ゲートトランジスタTrs間に対して直列接続された複数個(例えば32個)のメモリセルトランジスタTrmとからなるNANDセルユニットSUが行列状に形成されることにより構成されている。NANDセルユニットSU内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用して形成されている。
図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrmは、ワード線(コントロールゲート線)WLにより共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通接続されている。選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは図1中X方向に直交するY方向(ゲート長方向、ビット線方向、AA方向に相当)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介して図1中X方向に延びるソース線SLに接続されている。
図2はメモリセル領域の一部のレイアウトパターンを示す。この図2において、半導体基板としてのシリコン基板1に、素子分離領域としてのSTI(shallow trench isolation)2が所定間隔で複数本図2中Y方向に沿って形成され、これによって活性領域3が図2中X方向に分離形成されている。上記活性領域3と直交する図2中X方向に沿って所定間隔でメモリセルトランジスタのワード線WLが形成されている。この場合、ワード線WLと活性領域3は、格子状に形成されており、例えばワード線WL32本を一組とするNAND列を形成している。
また、NAND列の両端には、それぞれ一対の選択ゲートトランジスタの選択ゲート線SGL1、SGL2が形成されている。一対の選択ゲート線SGL1間の活性領域3がドレイン側であり、一対の選択ゲート線SGL2間の活性領域3がソース側である。一対の選択ゲート線SGL1間の活性領域3にはビット線コンタクトCBがそれぞれ形成されている。ビット線コンタクトCBは、ホール配置を1つおきにビット線方向にずらして2列に配置(即ち、隣接するもの同士でビット線方向に交互にずらして2列に配置)されており、これにより所謂チドリ配置される構成となっている。
また、一対の選択ゲート線SGL2間の活性領域3にはソース線コンタクトCSがそれぞれ形成されている。ソース線コンタクトCSは、ビット線コンタクトCBとは異なり、ライン状の1本の溝パターンから構成されたワード線方向に延びるライン状パターンである。
また、上記構成の場合、NAND列をひとつおきにソース/ドレイン反転させて、ビット線コンタクトCBおよびソース線コンタクトCSを隣接NAND列間で共用し、繰り返し配置することにより、セルアレイを形成している。また、ワード線WLと交差する活性領域3上にはメモリセルトランジスタのゲート電極MGが形成され、選択ゲート線SGL1、2と交差する活性領域3上には選択ゲートトランジスタのゲート電極SGが形成されている。
図3および図10は、上記したNAND型フラッシュメモリ装置の製造工程の途中段階における模式的な断面構造を示すもので、図2中切断線A−Aで示す部分の断面、即ち、ワード線WLに沿って切断したメモリセル部(CELL部)の断面を示している。尚、図3は、ゲート電極を拡大して示す図である。
図3および図10に示すように、シリコン基板1には、活性領域3で挟まれた部分にSTI2を形成するためのトレンチ(素子分離溝)4が形成されている。トレンチ4には、シリコン酸化膜(素子分離絶縁膜)5が埋め込み形成されている。尚、トレンチ4の内面には、ALD(Atomic Layer Deposition)シリコン酸化膜6が形成されている。
シリコン基板1のメモリセル部における活性領域2の上面には、トンネルONO(oxide nitride oxide)膜(トンネル絶縁膜)7、シリコン窒化膜(電荷蓄積膜、チャージトラップ絶縁膜)8が積層形成されている。シリコン窒化膜8とSTI2のシリコン酸化膜5の上には、アルミナ膜(Al2O3、ブロック絶縁膜)9、タンタル窒化膜(TaN、メタル電極膜)10、導電性のポリシリコン膜11が積層形成されている。タンタル窒化膜10とポリシリコン膜11からゲート電極が構成されている。トンネルONO膜7は、シリコン酸化膜7a、シリコン窒化膜7b、シリコン酸化膜7cで構成されている。
ここで、本実施形態では、シリコン窒化膜8は、ワード線WLに沿う方向(図3中の左右方向)の両端部8aの膜厚が他の部分(中間部)8bよりも厚くなるように構成されている。具体的には、シリコン窒化膜8の両端部8aの膜厚は例えば10nm、他の部分(中間部)8bの膜厚は例えば5nmに設定されている。これにより、シリコン基板1の活性領域3の上面部のワード線WLに沿う方向(図3中の左右方向)の両端部(いわゆるAA端)にかかる電界を弱めることができ、書き込み時にメモリセルに均一な電界がかかるようになり、シリコン基板1の活性領域3の上面部の両端部と、ゲート電極との間の絶縁破壊を抑制することができる。この結果、書き込み時のゲート電圧を上げることが可能になり、その分だけシリコン基板1の活性領域3の上面部のうちのワード線WLに直交する方向の両端部(いわゆるGC端)にかかる電界を大きくすることができ、書き込み特性を向上させることができる。
尚、上記図3に示す構成の状態から、一般的な製造方法により、ワード線WLに直交する方向(いわゆるGC方向)の加工を行い、ワード線WLを形成すると、MONOS型ゲート構造を有するNAND型フラッシュメモリ装置のメモリセルトランジスタが形成される。
次に、上記したNAND型フラッシュメモリ装置のゲート電極を形成する製造工程について、図4ないし図10を参照して説明する。尚、製造工程のうちトランジスタの構造に関する工程の説明に重点を置くこととし、イオン注入工程や熱工程については説明を省略する。
まず、図4は、シリコン基板1にSTI2のトレンチ4を形成し、さらに例えばポリシラザンなどのシリコン酸化膜5によって上記トレンチ4を埋め込んだ後、CMP(chemical mechanical polish)によりSTI2の埋め込み材であるシリコン酸化膜5を平坦化した直後の状態を示す図である。この場合、STI2形成までは、一般的なMONOS型ゲート構造を有するNAND型フラッシュメモリ装置の作成方法によって作成される。CMPはパッドシリコン窒化膜14をストッパーとして行われる。図4に示す構成の場合、シリコン基板1の上面に、トンネルONO膜7、シリコン窒化膜8、パッドポリシリコン膜12、HTO(High Temperture Oxide)膜13、パッドシリコン窒化膜14が積層形成されている。
このとき、電荷蓄積膜(チャージトラップ絶縁膜)であるシリコン窒化膜8の膜厚が、従来構成よりも厚くなるように形成されている。具体的には、従来構成では、シリコン窒化膜8の膜厚を5nm程度に設定しているのに対して、本実施形態では、シリコン窒化膜8の膜厚を例えば10nm程度に設定している。
次に、周辺トランジスタのSTI2を埋め込んでいるシリコン酸化膜5を適当な高さになるまでエッチングするが、このときメモリセルトランジスタのSTI2を埋め込んでいるシリコン酸化膜5もある高さまでエッチングされる。そして、ホット燐酸などの薬液処理により、パッドシリコン窒化膜12を除去する。
続いて、周辺トランジスタの部分を覆うようにレジストパターンを形成し、RIE(reactive ion etching)によりさらにメモリセルトランジスタのSTI2を埋め込んでいるシリコン酸化膜5をエッチングし、メモリセルトランジスタのSTI2を埋め込んでいるシリコン酸化膜5を所定の(適切な)高さに調整する。さらに、ホットTMYなどの薬液処理によりパッドポリシリコン膜12を除去する(図5参照)。
この後、図6に示すように、スペーサー膜(ALDシリコン酸化膜)15を例えば4nm程度形成する。続いて、RIEにより、シリコン窒化膜(電荷蓄積膜)8をエッチングする。このとき、スペーサー膜15がシリコン窒化膜8のうちのワード線WLに沿う方向の両端部のエッチングを防ぐため、シリコン窒化膜8のうちのワード線WLに沿う方向の両端部8a(メモリセルトランジスタのAA端部分)の膜厚を厚くすることができる(図7参照)。
次いで、図8に示すように、例えばBHF(Buffered Hydrogen Fluoride)などの薬液処理により、最終的にメモリセルトランジスタのSTI2を埋め込んでいるシリコン酸化膜5の上面の高さとシリコン窒化膜8の上面の高さがほぼ等しくなるようにエッチングする。次に、図9に示すように、シリコン窒化膜8およびシリコン酸化膜5の上に、誘電率の高いアルミナ膜(ブロック絶縁膜)9を形成する。続いて、図10に示すように、アルミナ膜9の上に、ゲート電極となるタンタル窒化膜10および導電性ポリシリコン膜11を形成する。この後、一般的な製造方法により、ワード線WLに沿う方向(GC方向)の加工を行い、ワード線WLを形成すると、MONOS型ゲート構造を有するNAND型フラッシュメモリ装置のセルトランジスタが出き上がる。
上記構成によれば、アルミナ膜(ブロック絶縁膜)9をワード線方向に連続するように構成し、シリコン窒化膜(電荷蓄積膜)8のうちのワード線WLに沿う方向の端部8aの膜厚が他の部分8bよりも厚くなるように構成したので、シリコン基板1の上面部のうちのワード線方向(ゲート幅方法)の端部にかかる電界を弱めて、書き込み時にメモリセルに均一な電界がかかるようにし、上記端部とゲート電極との間の絶縁破壊を抑制することができる。これにより、書き込み時のゲート電圧を上げることが可能になり、シリコン基板1の上面部のうちのワード線方向に直交する方向(ゲート長方向)の端部(GC端)にかかる電界を大きくすることができ、従って、書き込み特性を向上させることができる。
(第2実施形態)
図11ないし図18は、本発明の第2実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第2実施形態では、第1実施形態と異なる製造方法により、シリコン窒化膜8のうちのワード線WLに沿う方向の両端部の膜厚を厚くした。図11に、第2実施形態の製造方法によりシリコン窒化膜8のうちのワード線WLに沿う方向の両端部8cの膜厚を厚くした構成を示す。図11に示すように、シリコン窒化膜8の両端部8cの対向する各側面の形状が丸みを帯びた形状、即ち、断面形状が弧状となっている。
図11ないし図18は、本発明の第2実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第2実施形態では、第1実施形態と異なる製造方法により、シリコン窒化膜8のうちのワード線WLに沿う方向の両端部の膜厚を厚くした。図11に、第2実施形態の製造方法によりシリコン窒化膜8のうちのワード線WLに沿う方向の両端部8cの膜厚を厚くした構成を示す。図11に示すように、シリコン窒化膜8の両端部8cの対向する各側面の形状が丸みを帯びた形状、即ち、断面形状が弧状となっている。
次に、第2実施形態の製造方法について、図12ないし図18を参照して説明する。その前に、MONOS型ゲート構造を有するNAND型フラッシュメモリ装置の一般的な作成方法によってシリコン基板1にSTI2のトレンチ4をRIEにより形成する場合、図19に示すように、上から順にTEOS膜16、パッドシリコン窒化膜14、HTO膜13、パッドポリシリコン膜12、シリコン窒化膜8、トンネルONO膜7、シリコン基板1までRIEにより加工していく。
これに対して、第2実施形態では、図12に示すように、シリコン基板1にSTI2のトレンチ4をRIEにより形成する場合に、シリコン窒化膜8(電荷蓄積膜)まで加工したところで、一旦RIEを止めた後、例えば熱酸化によってパッドポリシリコン膜12の側壁12a、12aを適当な厚さ、例えば4nm程度酸化する。
次いで、RIEにより残りのSTI2のトレンチ4の加工を行うことにより、適当な深さのトレンチ4を形成する。続いて、固定電荷を防止するために、トレンチ4の内面に膜厚が例えば4nm程度のALDシリコン酸化膜6を形成する。この後、トレンチ4を例えばポリシラザンなどからなる酸化膜5で埋め込み、CMPにより平坦化を行う。このCMPはパッドシリコン窒化膜14をストッパーとして実行される(図13参照)。
続いて、周辺回路トランジスタのSTI2を埋め込んでいる酸化膜5を適当な高さになるまでエッチングするが、このときメモリセルトランジスタのSTI2を埋め込んでいる酸化膜5もある高さまでエッチングされる。この後、ホット燐酸などの薬液処理により、パッドシリコン窒化膜14を除去する。続いて、周辺トランジスタの領域を覆うようにレジストパターンを形成した後、RIEによりメモリセルトランジスタのSTI2を埋め込んでいる酸化膜5を更にエッチングする。これにより、メモリセルトランジスタのSTI2を埋め込んでいる酸化膜5を所定の(適切な)高さに調整する。さらに、ホットTMYなどの薬液処理により、パッドポリシリコン膜12を除去する(図14参照)。
次に、例えばフッ酸グリセロールなどの薬液処理により、シリコン窒化膜8(電荷蓄積膜)をエッチングする。このとき、パッドポリシリコン膜12の側壁を酸化した酸化膜12a、12aが残っているので、シリコン窒化膜8のうちのワード線WLに沿う方向(図15中の左右方向、ゲート幅方向、AA方向)の中央部8dの膜厚を薄くし、両端部8cの膜厚を厚くすることができる(図15参照)。この場合、両端部8cの対抗する側面の断面形状が弧状となるように構成されている。
この後、図16に示すように、例えばBHFなどの薬液処理により、最終的にセルトランジスタのSTI2を埋め込んでいるシリコン酸化膜5の上面の高さとシリコン窒化膜8の上面の高さがほぼ等しくなるようにエッチングする。
次に、図17に示すように、誘電率の高いブロック絶縁膜として例えばアルミナ(Al2O3)からなるアルミナ膜9を形成する。続いて、図18に示すように、ゲート電極となる、例えばタンタル窒化膜10および不純物を含んだ導電性のポリシリコン膜11を形成する。この後、一般的な製造方法により、ワード線WLに直交する方向(いわゆるGC方向)の加工を行い、ワード線WLを形成すると、MONOS型ゲート構造を有するNAND型フラッシュメモリ装置のメモリセルトランジスタが出き上がる。
尚、上述した以外の第2実施形態の構成は、第1実施形態の構成と同じ構成となっている。従って、第2実施形態においても、第1実施形態とほぼ同じ作用効果を得ることができる。特に、第2実施形態では、シリコン窒化膜8のうちのゲート幅方向の端部8cの膜厚を厚くする際に、前記端部8cの対向する側面の断面形状が弧状となるように構成したので、電界の集中を緩和することができ、絶縁破壊をより一層発生し難くすることが可能となる。
(他の実施形態)
本発明は、上記各実施形態にのみ限定されるものではなく、次のように変形または拡張できる。即ち、メモリセルトランジスタのトンネル絶縁膜として、トンネルONO膜7を用いるように構成したが、シリコン酸化膜を用いるように構成しても良い。
本発明は、上記各実施形態にのみ限定されるものではなく、次のように変形または拡張できる。即ち、メモリセルトランジスタのトンネル絶縁膜として、トンネルONO膜7を用いるように構成したが、シリコン酸化膜を用いるように構成しても良い。
図面中、1はシリコン基板(半導体基板)、2はSTI(素子分離領域)、3は活性領域、4はトレンチ(素子分離溝)、5はシリコン酸化膜(素子分離絶縁膜)、7はトンネルONO膜(トンネル絶縁膜)、8はシリコン窒化膜(電荷蓄積膜)、9はアルミナ膜(ブロック絶縁膜)、10はタンタル窒化膜、11はポリシリコン膜である。
Claims (5)
- 素子分離領域によって区画された活性領域を有する半導体基板と、
前記活性領域上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成されたゲート電極とを有してなるメモリセルトランジスタを備え、
前記ブロック絶縁膜をゲート幅方向に連続するように形成し、
前記電荷蓄積膜のうちのゲート幅方向の端部の膜厚を厚くするように構成したことを特徴とする半導体装置。 - 前記電荷蓄積膜のうちのゲート幅方向の端部の膜厚を厚くする場合、前記膜厚が厚い部分の側壁が前記電荷蓄積膜の上面から垂直に立ち上がる形状としたことを特徴とする請求項1記載の半導体装置。
- 前記電荷蓄積膜のうちのゲート幅方向の端部の膜厚を厚くする場合、前記端部の側面の断面形状が弧状となるように構成したことを特徴とする請求項1記載の半導体装置。
- 半導体基板の上面に、トンネル絶縁膜、電荷蓄積膜、パッドポリシリコン膜、シリコン酸化膜、パッドシリコン窒化膜を積層形成し、前記半導体基板に素子分離溝を形成し、素子分離絶縁膜によって前記素子分離溝を埋め込んだ後、前記パッドシリコン窒化膜をストッパーとして前記素子分離絶縁膜を平坦化する工程と、
前記素子分離絶縁膜をエッチングし、前記パッドシリコン窒化膜を除去し、前記素子分離絶縁膜をエッチングし、前記パッドポリシリコン膜を除去する工程と、
前記半導体基板上にスペーサー膜を形成する工程と、
前記電荷蓄積膜および前記スペーサー膜をエッチングし、前記電荷蓄積膜のうちのワード線に沿う方向の端部の膜厚を厚くする工程と、
前記素子分離絶縁膜の高さを制御する工程と、
前記電荷蓄積膜および前記素子分離絶縁膜の上にブロック絶縁膜を形成する工程と、
前ブロック絶縁膜の上にゲート電極を形成する工程とを備えてなる半導体装置の製造方法。 - 半導体基板の上面に、トンネル絶縁膜、電荷蓄積膜、パッドポリシリコン膜、シリコン酸化膜、パッドシリコン窒化膜を積層形成し、前記半導体基板に素子分離溝を形成する工程であって、前記電荷蓄積膜の上面で素子分離溝形成の加工を停止する工程と、
前記パッドポリシリコン膜の側壁を所定の厚さ酸化する工程と、
素子分離溝形成の加工を再開し、前記半導体基板に素子分離溝を形成する工程と、
素子分離絶縁膜によって前記素子分離溝を埋め込んだ後、前記パッドシリコン窒化膜をストッパーとして前記素子分離絶縁膜を平坦化する工程と、
前記素子分離絶縁膜をエッチングし、前記パッドシリコン窒化膜を除去し、前記素子分離絶縁膜をエッチングし、前記パッドポリシリコン膜を除去する工程と、
前記電荷蓄積膜をウエットエッチングし、前記電荷蓄積膜のうちのワード線に沿う方向の中央部の膜厚を薄くし、且つ、端部の膜厚を厚くする工程と、
前記素子分離絶縁膜の高さを制御する工程と、
前記電荷蓄積膜および前記素子分離絶縁膜の上にブロック絶縁膜を形成する工程と、
前ブロック絶縁膜の上にゲート電極を形成する工程とを備えてなる半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073652A JP2010225994A (ja) | 2009-03-25 | 2009-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073652A JP2010225994A (ja) | 2009-03-25 | 2009-03-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225994A true JP2010225994A (ja) | 2010-10-07 |
Family
ID=43042840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073652A Pending JP2010225994A (ja) | 2009-03-25 | 2009-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225994A (ja) |
-
2009
- 2009-03-25 JP JP2009073652A patent/JP2010225994A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111418063B (zh) | 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法 | |
US20120168858A1 (en) | Non-volatile memory device and method of fabricating the same | |
KR101874585B1 (ko) | 소자분리막을 가지는 반도체 소자 | |
TWI613796B (zh) | 形成記憶體陣列及邏輯裝置的方法 | |
CN107293546B (zh) | 减小型分裂栅非易失性闪存单元及其制造方法 | |
JP2010225786A (ja) | 半導体記憶装置及びその半導体記憶装置の製造方法 | |
JP4250616B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2009267208A (ja) | 半導体装置及びその製造方法 | |
KR100660543B1 (ko) | 낸드형 플래시 메모리 장치 및 그 제조 방법 | |
JP2011159760A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4886801B2 (ja) | 半導体装置の製造方法 | |
JP2010114260A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20170256556A1 (en) | Nonvolatile memory device and method for fabricating the same | |
KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5268979B2 (ja) | 半導体装置および半導体装置の製造方法。 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
US20080003744A1 (en) | Method of manufacturing nand flash memory device | |
JP2012033766A (ja) | 半導体記憶装置およびその製造方法 | |
JP2014187132A (ja) | 半導体装置 | |
JP2010225916A (ja) | 半導体装置及びその製造方法 | |
KR20120076913A (ko) | 매몰된 게이트를 갖는 반도체 소자의 콘택 플러그 형성방법 | |
JP2009152369A (ja) | 半導体装置およびその製造方法 | |
JP2010225994A (ja) | 半導体装置およびその製造方法 |