JP2010224671A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP2010224671A JP2010224671A JP2009068809A JP2009068809A JP2010224671A JP 2010224671 A JP2010224671 A JP 2010224671A JP 2009068809 A JP2009068809 A JP 2009068809A JP 2009068809 A JP2009068809 A JP 2009068809A JP 2010224671 A JP2010224671 A JP 2010224671A
- Authority
- JP
- Japan
- Prior art keywords
- address
- processors
- multiprocessor system
- address information
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】マルチプロセッサシステム1は、複数のプロセッサとバスを介して接続されたアドレス変換部35を有する。アドレス変換部35は、複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換する。共有メモリ空間は、複数のプロセッサにそれぞれ対応する複数のアドレス領域を有している。アドレス変換部35は、アクセス要求を発した当該プロセッサからのアドレス情報を、当該プロセッサに対応する当該アドレス領域内のアドレス情報に変換する。
【選択図】図5
Description
10A,10B,10C CPU(プロセッサ)
13 アドレス変換回路
14 I/Oデバイス(周辺装置)
30,31,32 CPUインタフェース部
33 調停部
34 スイッチ部
35 アドレス変換部
36 I/Oインタフェース部(入出力インタフェース部)
Claims (4)
- 複数のプロセッサと、
前記複数のプロセッサとバスを介して接続され、前記複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換するアドレス変換部と、
周辺装置を前記アドレス変換部と電気的に接続する入出力インタフェース部と、
を備え、
当該周辺装置に対して前記複数のプロセッサがそれぞれ使用すべき複数のアドレス空間が割り当てられており、
前記共有メモリ空間は、前記複数のプロセッサにそれぞれ対応する複数のアドレス領域を有し、
前記アドレス変換部は、前記アクセス要求を発した当該プロセッサからのアドレス情報を、当該プロセッサに対応する当該アドレス領域内のアドレス情報に変換する、マルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、前記複数のアドレス領域は、前記複数のプロセッサにそれぞれ対応しかつ互いに重複しない排他的なアドレス領域である、マルチプロセッサシステム。
- 請求項1または2に記載のマルチプロセッサシステムであって、前記複数のプロセッサのうちの2個以上のプロセッサから到来した複数の前記アクセス要求の競合を調停する調停部をさらに備える、マルチプロセッサシステム。
- 請求項3に記載のマルチプロセッサシステムであって、前記周辺装置はPCI(Peripheral Component Interconnect)デバイスである、マルチプロセッサシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068809A JP5332784B2 (ja) | 2009-03-19 | 2009-03-19 | マルチプロセッサシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068809A JP5332784B2 (ja) | 2009-03-19 | 2009-03-19 | マルチプロセッサシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010224671A true JP2010224671A (ja) | 2010-10-07 |
JP5332784B2 JP5332784B2 (ja) | 2013-11-06 |
Family
ID=43041819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009068809A Active JP5332784B2 (ja) | 2009-03-19 | 2009-03-19 | マルチプロセッサシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5332784B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114328309A (zh) * | 2021-12-03 | 2022-04-12 | 南京风兴科技有限公司 | 一种存储器管理电路及共享存储器方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62156746A (ja) * | 1985-12-27 | 1987-07-11 | Nec Corp | I/oの保護制御方式 |
JPH0721086A (ja) * | 1993-07-07 | 1995-01-24 | Hitachi Ltd | 計算機システム |
JPH10247163A (ja) * | 1996-12-31 | 1998-09-14 | Compaq Computer Corp | コンピュータ・システム及びそのメモリ管理方法 |
JP2001117892A (ja) * | 1999-10-14 | 2001-04-27 | Nec Corp | 内部バスを介して通信するマルチプロセッサ・コンピュータシステムとその通信方法 |
JP2003296262A (ja) * | 2002-04-03 | 2003-10-17 | Nec Corp | コンピュータ外部機器及びこれを備えるコンピュータシステム |
JP2008077389A (ja) * | 2006-09-21 | 2008-04-03 | Murata Mach Ltd | データ処理装置 |
-
2009
- 2009-03-19 JP JP2009068809A patent/JP5332784B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62156746A (ja) * | 1985-12-27 | 1987-07-11 | Nec Corp | I/oの保護制御方式 |
JPH0721086A (ja) * | 1993-07-07 | 1995-01-24 | Hitachi Ltd | 計算機システム |
JPH10247163A (ja) * | 1996-12-31 | 1998-09-14 | Compaq Computer Corp | コンピュータ・システム及びそのメモリ管理方法 |
JP2001117892A (ja) * | 1999-10-14 | 2001-04-27 | Nec Corp | 内部バスを介して通信するマルチプロセッサ・コンピュータシステムとその通信方法 |
JP2003296262A (ja) * | 2002-04-03 | 2003-10-17 | Nec Corp | コンピュータ外部機器及びこれを備えるコンピュータシステム |
JP2008077389A (ja) * | 2006-09-21 | 2008-04-03 | Murata Mach Ltd | データ処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114328309A (zh) * | 2021-12-03 | 2022-04-12 | 南京风兴科技有限公司 | 一种存储器管理电路及共享存储器方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5332784B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100248902B1 (ko) | 다중의 이종프로세서들을 지원할수있는 마이크로프로세서구조 | |
JP4219964B2 (ja) | ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法 | |
JP4947441B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
US7934029B2 (en) | Data transfer between devices within an integrated circuit | |
US8725919B1 (en) | Device configuration for multiprocessor systems | |
US6321284B1 (en) | Multiprocessor system with multiple memory buses for access to shared memories | |
JP2005309553A (ja) | 計算機 | |
WO2014173364A1 (zh) | 共享资源访问方法和装置 | |
JP2009265687A (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP4711709B2 (ja) | パーティション割り振り方法及びコンピュータシステム | |
JP5332784B2 (ja) | マルチプロセッサシステム | |
JP5981004B2 (ja) | 半導体装置 | |
US20030229721A1 (en) | Address virtualization of a multi-partitionable machine | |
JP2007199859A (ja) | データ転送システム | |
JP2004199187A (ja) | Cpu内蔵lsi | |
JP5805546B2 (ja) | 半導体装置 | |
JPH0973429A (ja) | コンピュータシステム及びバス間制御回路 | |
JP3415474B2 (ja) | バスブリッジ調停方式 | |
JPS63175964A (ja) | 共有メモリ | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JPH08272754A (ja) | マルチプロセッサシステム | |
JP2011248551A (ja) | アクセス制御装置 | |
KR19990031220A (ko) | 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 | |
JP2003280980A (ja) | 共有メモリ排他制御装置及び共有メモリ排他制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5332784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |