JP2010222186A - Iii族窒化物半導体基板の製造方法 - Google Patents

Iii族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP2010222186A
JP2010222186A JP2009071632A JP2009071632A JP2010222186A JP 2010222186 A JP2010222186 A JP 2010222186A JP 2009071632 A JP2009071632 A JP 2009071632A JP 2009071632 A JP2009071632 A JP 2009071632A JP 2010222186 A JP2010222186 A JP 2010222186A
Authority
JP
Japan
Prior art keywords
film
carbide
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009071632A
Other languages
English (en)
Other versions
JP4885997B2 (ja
Inventor
Norihiko Washimi
紀彦 鷲見
Haruo Sunakawa
晴夫 砂川
Kazutomi Yamamoto
一富 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2009071632A priority Critical patent/JP4885997B2/ja
Publication of JP2010222186A publication Critical patent/JP2010222186A/ja
Application granted granted Critical
Publication of JP4885997B2 publication Critical patent/JP4885997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】手間を要さずにIII族窒化物半導体基板を得ることができるIII族窒化物半導体基板の製造方法を提供する。
【解決手段】下地基板10上に、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層12を形成する工程、炭化物層12上に、第一膜として炭素膜13を形成する工程、炭化物層12を窒化する工程、窒化した炭化物層12の上部にIII族窒化物半導体層をエピタキシャル成長させる工程、III族窒化物半導体層から、下地基板10を除去して、III族窒化物半導体層を含むIII族窒化物半導体基板を得る工程を実施する。
【選択図】図3

Description

本発明は、III族窒化物半導体基板の製造方法に関する。
近年、窒化ガリウム(GaN)結晶等のIII族窒化物半導体のバルク結晶を、青紫色レーザや白色発光ダーオード作製用の基板に使用する試みが行なわれている。しかしながら、GaNのようなIII族窒化物半導体の結晶では、窒素の解離圧が高いことにより、GaAsのように溶液から大きなバルク結晶を得ることが難しく、工業的に利用できるバルクIII族窒化物半導体結晶の作製は非常に困難である。
このため、たとえば、GaN半導体基板の作製には、HVPE(hydride vapor phase epitaxy)法が主に用いられている。
特許文献1には、HVPE法を用いたGaN半導体基板の製造方法が開示されている。この製造方法では、サファイア(Al23)基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<11−20>、GaN半導体の<1−100>方向に延在する。
マスク形成後、その開口部からGaN半導体層を成長させ、前記マスクの被覆部上面を、完全には覆わない状態で成長を止める。次に、マスクをドライエッチングにより除去し、GaN半導体層上にさらにGaN半導体層を成長させる。その後、サファイア基板をそのまま剥離し、GaN半導体基板を得る。
ところが、従来のGaN半導体基板の製造方法では、GaN半導体層からサファイア基板を剥離する際、GaN半導体層が損傷を受けることが多く、ひどい場合にはGaN半導体層が粉々に割れてしまうことがあった。
そこで、このような課題を解決するために、サファイア基板を剥離する様々な方法が提案されている。
サファイア基板を剥離する従来の方法としては、たとえば、特許文献2に記載の方法が挙げられる。この方法では、GaN半導体層を加熱しながらサファイア基板側からレーザ光を照射する。レーザ光としては、波長が355nmのYAGレーザを用いる。レーザ光はGaN半導体層で吸収され、これによってサファイア基板とGaN半導体層との界面近傍のGaNは熱分解され、剥離が起こる。
また、サファイア基板を剥離する従来の方法として、特許文献3に記載された方法もあげられる。
この方法では、サファイア基板上に、金属膜(たとえば、アルミニウム膜)を堆積させ、この金属膜上にGaNを成長させ、GaN半導体層を形成する。そして、金属膜をエッチングすることにより、GaN半導体層からサファイア基板を剥離する。
特開2003−55097号公報 特開2002−57119号公報 特開2002−284600号公報
しかしながら、特許文献2に記載された技術では、剥離のための高額なレーザ照射装置が必要であり、レーザ光を走査しながらサファイア基板を剥離しなければならないため、サファイア基板の剥離に手間を要する。
同様に、特許文献3に記載された技術においても剥離のためのエッチング設備が必要であり、エッチング液がサファイア基板とGaN膜の界面に浸透しにくく、特に大きな面積の金属膜を完全にエッチングで除去するには長時間を必要とする。
本発明は、III族窒化物半導体基板を得るにあたり上述した問題を解消し、手間を要さずにIII族窒化物半導体基板を得ることができるIII族窒化物半導体基板の製造方法を提供する。
本発明によれば、下地基板上に、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、前記炭化物層上に、第一膜として炭素膜を形成する工程と、前記炭化物層を窒化する工程と、窒化した前記炭化物層の上部にIII族窒化物半導体層をエピタキシャル成長させる工程と、前記III族窒化物半導体層から、前記下地基板を除去して、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得る工程とを含むIII族窒化物半導体基板の製造方法が提供される。
炭化物層が炭化アルミニウム層である場合、炭化アルミニウム層は窒化によって(1)式に示すようにAlNとCHを生成する。一方、炭化物層が炭化チタン層、炭化ジルコニウム層、炭化ハフニウム層、炭化バナジウム層、炭化タンタル層である場合には、(2)式に示すようにTiN、ZrN、HfN、VN、TaNとCHを生成する。炭化アルミニウム層、炭化チタン層、炭化ジルコニウム層、炭化ハフニウム層、炭化バナジウム層、炭化タンタル層を窒化すると下地基板側にはAl、TiC、ZrC、HfC、VCまたはTaCが残り、その上にはAl、TiC、ZrC、HfC、VCまたはTaCの結晶情報を引き継いだAlN、TiN、ZrN、HfN、VNまたはTaNを有する、窒化された炭化物層が形成される。
AlからAlN、TiCからTiN、ZrCからZrN、HfCからHfN、VCからVNまたはTaCからTaNへの結晶情報の引継ぎは、これら炭化物と窒化物の結晶構造が同一で、図1に示すように格子不整合(=((a窒化物-a炭化物)/a炭化物)×100、a:格子定数)が小さいため極めて良好である。かつこれらすべての化合物の結晶構造が図2に示すように六方晶あるいは面心立方晶に属するため、III族窒化物半導体層をエピタキシャル成長するのに適している。VCやTaCと同じ遷移金属V族炭化物に属するNbCは、炭化物と窒化物の格子不整合が大きく、さらにGaNとNbNとの格子不整合(%)も大きいことから、炭化物層として適さない。
なお、図2の原子間距離を算出するための格子定数は、joint committee on powder diffraction standards(JCPDS− International Centre for Diffraction Data 1998)および金属データブック(1974)、p275を参照した。
Al+4NH→4AlN+3CH4・・・(1)式
2MC+2NH+H→2MN+2CH・・・(2)式
(2)式において、Mは、Ti、Zr、Hf、V、Ta
窒化された炭化物層の上部にIII族窒化物半導体層をエピタキシャル成長する過程では、AlN、TiN、ZrN、HfN、VNまたはTaN上にIII族窒化物半導体をエピタキシャル成長させるが、下地基板上に残ったAl、TiC、ZrC、HfC、VCまたはTaCにおいては、III族窒化物半導体から供給される窒素原子がAlN、TiN、ZrN、HfN、VNまたはTaNを介して拡散し、(3)式および(4)式で示す窒化反応が進行する。
III族窒化物半導体をエピタキシャル成長する間にAlNはIII族窒化物半導体と混晶を形成し、最終的に下地基板側にCが濃縮したIII族窒化物半導体層が形成される。TiN、ZrN、HfN、VNおよびTaNはIII族窒化物半導体と混晶を形成しないが、窒化反応の進行によって下地基板側にCが濃縮したTiN、ZrN,HfN、VNおよびTaNが形成される。CはIII族窒化物半導体に対して不活性であるため、III族窒化物半導体層と下地基板との結合強度が低下し、下地基板を容易に剥離することができる。
Al+4N→4AlN+3C・・・・・・・・・・・・(3)式
MC+N→MN+C・・・・・・・・・・・・・・・・(4)式
(4)式において、Mは、Ti、Zr、Hf、V、Ta
ここで、炭化物層が水分や酸素と接触した場合、炭化物層は表面から酸化分解が進むこととなる。この場合には、炭化物層表面には、炭化物とは結晶構造の異なる酸化物が形成され、酸化物の結晶は特定の方向に配向しない。このような無配向でIII族窒化物半導体との格子整合性が悪く、結晶配向性の低い酸化物が表面に存在するとIII族窒化物半導体層は結晶性が悪化し、ピットが多数発生する可能性がある。
この課題を解決するために、本発明では、炭化物層上に、第一膜を成膜している。
この第一膜は、炭素膜である。
このような第一膜を設けることで、炭化物層は水分や酸素との接触を防ぐことができる。
なお、第一膜の炭素は、炭化物層の窒化工程において、窒化ガスに含まれる水素との反応でメタンとなって気化するので炭化物層の窒化が阻害されることはない。
この際、第一膜の厚みが5nm以上、50nm以下であることが好ましい。
第一膜の厚みを5nm以上とすることで、炭化物層と、水分や酸素との接触を確実に遮断することができる。
一方で、第一膜の厚みを50nm以下とすることで、第一膜の成膜に長時間を費やすことを防止できる。
前記第一膜である炭素膜は、炭素から構成される膜であることが好ましい。
このような膜を第一膜として使用することで、炭化物層の酸化を確実に防止できる。
一方で、前記第一膜は、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物が分散した炭素膜であり、前記第一膜の炭化物と、前記炭化物層の炭化物とは同種の炭化物であるものであってもよい。
炭化物が分散した炭素膜は、炭化物層の窒化工程において、窒化ガスに含まれる水素が炭素と反応し、メタンとなって気化する。そのため、第一膜には炭素が存在した部分に空隙が形成され、この空隙を介して炭化物層が窒化されることとなる。従って、炭化物層の窒化が阻害されることはない。
なかでも、前記第一膜の炭化物は、炭化チタンであり、前記炭化物層は、炭化チタン層であることが好ましい。
炭化チタンは、下地基板およびIII族窒化物半導体との格子整合に優れており、下地基板の結晶性が炭化チタン層に引き継がれやすい。さらに第一の膜が炭化チタンであれば窒化によって窒化チタンに変化しても格子定数の変化が小さく、下地基板の結晶情報は窒化した炭化チタンを通してIII族窒化物半導体層に引き継がれるため、III族窒化物半導体層の結晶性を向上させることができる。
このようにすることで、一つの膜形成装置で第一膜と、炭化物層とを、原料の流量比等を変えることにより成膜することができ、III族窒化物半導体基板を手間をかけずに製造することができる。
前記第一膜は、600℃以上で、スパッタリングにより成膜されることが好ましい。
第一膜を600℃以上でスパッタリングにより形成することで、第一膜を緻密な膜とすることができる。これにより、確実に炭化物層の酸化を防止できる。
また、第一膜を緻密な膜とすることで、第一膜の厚みが比較的薄いものであっても、確実に炭化物層の酸化を防止できる。
さらに、前記下地基板はサファイア基板であることが好ましい。
サファイア基板は、III族窒化物半導体成長用基板として汎用されており、価格も比較的安価である。さらに炭化物層とも格子整合性が良好で、結晶性の高いIII族窒化物半導体基板を得ることが可能となる。
また、前記炭化物層の厚みが20nm以上、500nm以下であることが好ましい。
炭化物層の厚みを20nm以上とすることで炭化物層の結晶性を向上させることができるという効果がある。
一方で、炭化物層の厚みを500nm以下とすることで炭化物層の形成に多くの時間を費やすことなく結晶性の高い炭化物層が得られるという効果がある。
本発明によれば、手間を要さずにIII族窒化物半導体基板を得ることができるIII族窒化物半導体基板の製造方法が提供される。
本発明の課題を解決するための手段にかかる炭化物に対する窒化物の格子不整合を示す図である。 本発明の課題を解決するための手段にかかる炭化物および窒化物の結晶構造と格子定数を示す図である。 本発明の実施形態におけるIII族窒化物半導体基板の製造工程を示す模式図である。 本発明の実施形態におけるIII族窒化物半導体基板の製造工程を示す模式図である。
以下、本発明の実施の形態について、GaN自立基板の製造方法を例に挙げ図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態に係る自立基板の製造方法の概要について説明する。本実施形態の自立基板の製造方法は、以下の工程を含むものである。
(i)下地基板上に、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程、
(ii)前記炭化物層上に、第一膜として炭素膜を形成する工程、
(iii)前記炭化物層を窒化する工程、
(iv)窒化した前記炭化物層の上部にIII族窒化物半導体層をエピタキシャル成長させる工程、
(v)前記III族窒化物半導体層から、前記下地基板を除去して、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得る工程
以下、炭化物層として炭化チタンを使用した場合について、本実施形態の自立基板の製造方法について詳述する。
(結合防止膜の形成工程)
まず、下地基板として、たとえば、厚さ550μmの3インチφのサファイア(Al)基板10を用意する。次に、このサファイア基板10上に、結合防止膜(第二膜としての炭素膜)11を形成する(図3(A))。
結合防止膜11は、炭化物層12中の金属と、サファイア基板10とが結合してしまうことを防止するための膜である。
結合防止膜11は、炭素膜であり、実質的に炭素から構成される炭素膜あるいは炭化チタンが分散した炭素膜である。
結合防止膜11として、実質的に炭素からなる炭素膜を成膜する場合、成膜条件は、たとえば、以下のようにする。
(炭素膜の形成工程)
成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:5〜50秒
スパッタガス:Arガス
圧力:0.2〜0.5Pa
ターゲット:C
膜厚 :0.1nm〜0.4nm
結合防止膜11の膜の厚みは、結合防止膜11を形成する装置の成膜速度から計算した値である。
この炭素膜は、金属炭化物を実質的に含まない。金属炭化物を実質的に含まないとは、金属炭化物を意図的に添加していないことをいい、不可避的に混入してしまうものは含まれる。また、実質的に炭素から構成される膜とは、炭素以外の元素を原料として意図的に添加しないことをいい、不可避的に混入してしまうものは、含む趣旨である。
また、結合防止膜11としてとして、炭化チタンが分散した炭素膜を成膜する場合、成膜条件は、たとえば、以下のようにする。
成膜方法:反応性スパッタリング
成膜温度:25〜1000℃
成膜時間:2.5〜10秒
圧力:0.2〜0.5Pa
スパッタガス:Arガス
反応性ガス:炭化水素(CH
反応性ガス流量:7.4sccm
ターゲット:Ti
膜厚 :0.1nm〜0.4nm
炭化水素の導入量が過剰な条件で反応性スパッタリングを行うと、C膜中にTiCが分散した膜が成膜されることとなる。この結合防止膜11は、Cを主成分とした膜であり、炭素膜を母材とし、この母材中にTiCを含む膜である。たとえば、炭素が海状(マトリクス)であり、TiCがこのマトリクス中に分散した形態である。
結合防止膜11中のTiC濃度は、C単体(TiCとして存在するCを除くC)の濃度よりも低い。また、結合防止膜11のTiC濃度は、後段で成膜される炭化チタン層12中のTiC濃度よりも低い。たとえば、結合防止膜11中のTiC濃度は、33〜49%である。
ここでは、メタンガスの供給量を適宜調整することで、結合防止膜11が成膜されることとなる。
結合防止膜11の成膜温度は、25℃以上であればよい。なかでも、結合防止膜11の成膜温度は炭化チタン層12の成膜温度以上であることが好ましい。具体的には、600℃以上、特には、800℃以上で成膜することが好ましい。
このようにすることで、結合防止膜11が緻密な膜となり、均一な結晶性を有するGaN層を形成することができる。
また、結合防止膜11の成膜温度を高くすると、炭素膜中にTiCを含む場合には炭素膜中のTiCによってサファイア基板10の結晶情報を炭化物層12に引き継ぎ易くなる。これにより、炭化物層12の結晶配向性は向上することとなる。
さらに、結合防止膜11の厚みは、0.1nm以上、0.4nm以下であることが好ましい。なかでも、0.2nm以上、0.3nmであることが好ましい。
また、結合防止膜11は、サファイア基板10のうち、後述する炭化チタン層12が形成される領域(本実施形態では、サファイア基板10の全面)を完全に被覆していることに限定されない。
結合防止膜11は、下地基板であるサファイア基板10を完全に被覆していてもよく、また、島状あるいはドット状の膜がサファイア基板10上に均一に分布した状態でも構わない。
結合防止膜11を、サファイア基板10を完全被覆するものとした場合には、III族窒化物半導体層を容易にサファイア基板10から剥離させることができる。
一方で、結合防止膜11を、島状あるいはドット状の膜とした場合には、サファイア基板10の結晶情報がIII族窒化物半導体層に伝達されやすくなり、結晶性の高いIII族窒化物半導体層を得ることができる。
(炭化チタン層を成膜する工程)
図3(B)に示すように、結合防止膜11上に炭化チタン層12を形成する。
炭化チタン層12の成膜条件は、たとえば、以下のようにする。
成膜方法:反応性スパッタリング
成膜温度:500〜1000℃
成膜時間:4.5〜114分
圧力:0.3Pa〜0.5Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ti
膜厚 :20nm〜500nm
炭化チタン層12は、TiCが主成分の層であり、C原子は、Ti原子と結合し、TiCを構成している。
成膜温度は、500℃以上、1000℃以下であることが好ましいが、600℃以上であることがより好ましく、800℃以下であることがより好ましい。
また、炭化チタン層の厚みは、20nm以上、500nm以下であることが好ましいが、なかでも、結晶性を向上するという観点から、70nm以上、さらには120nm以上とすることが好ましい。また、炭化チタン層12の形成に長時間を費やさないという観点から、150nm以下とすることが好ましい。
(保護膜を成膜する工程)
次に、図3(C)に示すように、炭化チタン層12上にこの炭化チタン層12を覆う保護膜(本発明の第一膜に該当)13を成膜する。この保護膜13は、炭化チタン層12の酸化を防止する酸化防止膜である。
保護膜13は、炭素膜であり、炭素からなる炭素膜あるいは炭化チタンが分散した炭素膜である。
保護膜13として、炭素からなる炭素膜を成膜する場合、成膜条件は、たとえば、以下のようにする。
(炭素膜の形成工程)
成膜方法:スパッタリング
成膜温度:25〜1000℃
成膜時間:4〜40分
スパッタガス:Arガス
圧力:0.2〜0.5Pa
ターゲット:C
膜厚 :5nm〜50nm
この炭素膜は、実質的に炭素からなる膜となり、金属炭化物を実質的に含まない。金属炭化物を実質的に含まないとは、金属炭化物を意図的に添加していないことをいい、不可避的に混入してしまうものは含まれる。また、実質的に炭素から構成される膜とは、炭素以外の元素を原料として意図的に添加しないことをいい、不可避的に混入してしまうものは、含む趣旨である。
また、保護膜13として、炭化チタンが分散した炭素膜を成膜する場合、成膜条件は、たとえば、以下のようにする。
成膜方法:反応性スパッタリング
成膜温度:25〜1000℃
成膜時間:2.5〜25分
圧力:0.3〜0.5Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ti
膜厚 :5nm〜50nm
C原料の供給が過剰な条件で成膜を行うと、C膜中にTiCが分散した膜が成膜されることとなる。この炭化チタンが分散した炭素膜は、Cを主成分とした膜であり、炭素膜を母材とし、この母材中にTiCが含まれる。保護膜13中のTiC濃度は、C単体(TiCとして存在するCを除くC)の濃度よりも低い。また、保護膜13のTiC濃度は、炭化チタン層12中のTiC濃度よりも低い。たとえば、保護膜13中のTiC濃度は、33〜49%である。
ここでは、メタンガスの供給量を適宜調整することで、保護膜13が成膜されることとなる。
保護膜13の成膜温度は、25℃以上であればよい。なかでも、保護膜13の成膜温度は炭化チタン層12の成膜温度以上であることが好ましい。具体的には、600℃以上、特には、800℃以上で成膜することが好ましい。
このようにすることで、保護膜13が緻密な膜となり、確実に炭化チタン層12の酸化を防止することができる。
また、保護膜13は、5nm以上、50nm以下であることが好ましいが、なかでも、10nm以上であることが好ましい。保護膜13を10nm以上とすることで、確実に炭化チタン層12の酸化を防止することができる。
さらに、保護膜13は、炭化チタン層12の全面を完全に被覆している。
(炭化チタン層を窒化する工程)
次に、図4(A)に示すように、炭化チタン層12を300℃以上、900℃以下の雰囲気下で窒化し、窒化した炭化チタン層14を形成する。
炭化チタン層12の窒化条件は、たとえば、以下のようである。
窒化温度:300℃〜900℃
窒化時間:5〜30分
窒化ガス:NHガス、Hガス、Nガス
炭化チタン層12の窒化工程において、保護膜13中の炭素は窒化ガスによりCHとして気化することとなる。そのため、保護膜13には、炭化チタン層12に通じる空隙が生じ、この空隙を通じて、炭化チタン層12が窒化され、窒化した炭化チタン層14が形成されることとなる。
なお、窒化温度は500℃以上700℃以下であることがより好ましく、特に好ましくは550℃以下である。
窒化温度を500℃以上とすることで炭化チタン層12の窒化速度を早くすることができるという効果がある。
一方で、窒化温度を700℃以下とすることで炭化チタン層12の全量が窒化するのが抑制でき、その窒化物が第一の膜11を貫通して下地基板と強固に結合するのを防止するという効果がある。
なお、窒化温度を550℃より高温にすると、(5)式に示すとおりCHが分解してCが析出し、CがTiNに混入することでIII族窒化物半導体層の結晶性が低下する場合がある。Cの析出を抑制するには、水素の導入やアンモニア分圧を高めるのが有効である。
CH→C+2H・・・・・・・・・・・・・・・・(5)式
また、窒化時間は、30分以下であることがより好ましい。窒化時間を30分程度とすることで、炭化チタン層を適度に窒化することができる。
なお、炭化チタン層を窒化する際の反応ガスとしては、アンモニアが好ましい。反応ガスとしてアンモニア以外に窒素を使用してもTiNを形成できるが、(6)式で示すようにTiNとCが生成し、TiNにCが混入した場合にはIII族窒化物半導体層の結晶品質に影響を与える可能性がある。
2TiC+N→2TiN+2C・・・・・・・・・・・(6)式
なお、図4(A)に示す符号142は、炭化チタンを示し、符号141は、窒化チタンを示している。すなわち、サファイア基板10側にはTiCが残り、その上にはTiCの結晶情報を引き継いだTiN層が形成されていることを示している。
また、結合防止膜11として、炭化チタンを含む炭素膜を使用した場合、炭化チタン層12を窒化する工程にて、炭化チタンがTiNとなることがある。
同様に、保護膜13として、炭化チタンを含む炭素膜を使用した場合にも、炭化チタン層12を窒化する工程にて、TiNとなることがある。
これらのTiNは後段のIII族窒化物半導体をエピタキシャル成長する間に下地基板の結晶情報を引き継ぐ役目をし、良好なIII族窒化物半導体を形成することとなる。
(III族窒化物半導体層をエピタキシャル成長させる工程)
次に、図4(B)に示すように、窒化した炭化チタン層14上に、III族窒化物半導体層16をエピタキシャル成長させる。本実施形態では、III族窒化物半導体層16は、GaN半導体層16である。なお、III族窒化物半導体層は、GaNに限られるものではなく、たとえば、AlGaN等であってもよい。
前述したように、炭化チタン層12の窒化工程において、保護膜13中の炭素は窒化ガス中の水素と反応し、CHとなって消失し、保護膜13中の炭素があった部分には空隙が形成される。この空隙を介して、窒化した炭化チタン層14上にGaN半導体層16が形成されることとなる。
GaN半導体層16の成長条件は、たとえば、以下のようにすることができる。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1000℃〜1050℃
成膜時間:30分〜500分
膜厚:100μm〜1500μm
HVPE装置(図示略)中には、Gaソースが配置され、このGaソースに対し、HClガスを供給する。HClガスと、Gaソースを反応させ、GaClを窒化した炭化チタン層14近傍の領域に輸送する。窒化した炭化チタン層14近傍の領域には、NH3ガスも供給されているので、NH3ガスと、GaClが反応してGaNが成長し、GaN半導体層16が形成されることとなる。GaN半導体層16の膜厚が増加していく過程で、窒化された炭化チタン層14の炭化チタン142はGaNから供給される窒素原子で窒化され、窒化チタンとカーボンを生成する。最終的に図4(C)に示すように、結合防止膜11側にCが濃縮した窒化チタン層141生成する。なお、図4(C)において、符号143は、Cの濃縮部を示している。
(サファイア基板の剥離工程)
次に、図4(D)に示すように、GaN半導体層17から、サファイア基板10を剥離して除去する。
具体的には、GaN半導体層17を形成したHVPE装置の温度を降温し、前記GaN半導体層17を常温まで、冷却する。
この冷却中に、前記GaN半導体層17とサファイア基板10の熱膨張係数の違いからこれらの積層体に歪みが生じ、前記GaN半導体層17とサファイア基板10とが分離されることとなる。
剥離したGaN半導体層17には、Cの濃縮部143を含む窒化チタン層141および第一の膜11が強固に結合されているので、表面および裏面を研磨することで、平坦化した自立基板であるGaN基板を作製することができる。
次に、本実施形態の作用効果について説明する。
本実施形態では、サファイア基板10上に炭化チタン層12を形成し、この炭化チタン層12を窒化している。このようにすることで、結合防止膜11側にCの濃縮部を含む窒化チタン層141が形成される。Cは、GaN半導体に対し不活性であるため、サファイア基板10と、GaN半導体層17との結合力を弱めることができる。
これにより、サファイア基板10を容易に剥離することが可能となる。
また、炭化チタン層12は、水分や酸素と接触することで、酸化が進んでしまうことがある。
炭化チタン層12の表面が酸化してしまうと、その上部に形成されるGaN半導体層16の結晶性が劣化するおそれがある。
そこで、炭化チタン層12上に、保護膜13を形成することで、炭化チタン層12の酸化を防止し、GaN半導体層17の結晶性の劣化を確実に抑制することができる。
ここで、前述したように保護膜13としては、炭素から構成される炭素膜あるいは炭化チタンを含む炭素膜があげられる。
保護膜13として、炭素から構成される炭素膜を使用した場合の方が、炭化チタンを含む炭素膜を使用した場合に比べ確実に炭化チタン層12の酸化を防止することができる。
なお、保護膜13として炭化チタンを含む炭素膜を使用した場合には、炭素膜中の炭化チタンが酸化し、チタン酸化物を形成することがある。しかしながら、この場合、GaN半導体層17の結晶性にほとんど影響を及ぼさない。
これは、以下の理由によるものと推測される。
炭化チタン層12の窒化工程において、保護膜13中の炭素が、窒化ガスにより、メタンとして気化する。これにより保護膜13中には、炭化チタン層12に通じる空隙が形成される。この空隙を通じて、炭化チタン層12からGaN半導体の成長が始まることとなる。また、チタン酸化物は、結晶方位がランダムであり、GaN半導体との格子整合性もないため、GaN半導体の成長の起点になりにくい。
以上のことから、保護膜13として炭化チタンを含む炭素膜を使用した場合であっても、GaN半導体層17の結晶性には、ほとんど影響を及ぼさない。
また、本実施形態では、保護膜13の厚みを5nm以上、特に20nm以上としている。このようにすることで、炭化チタン層12の酸化を確実に防止できる。
さらに、本実施形態では、保護膜13の厚みを50nm以下としている。
このようにすることで、保護膜の成膜時間を短くすることができGaN半導体基板の製造工程にかかる時間を適度なものとすることができる。
また、本実施形態では、結合防止膜11を設けている。一般に炭化チタンは、金属が炭素に対して過剰となる不定比化合物となることが知られており、結合防止膜11がない場合には、炭化チタン層12中に過剰に存在するチタンが、サファイア基板10と結合してしまうおそれがある。
これに対し、炭素を主成分とする結合防止膜11を設けることで、過剰に存在するチタンがサファイア基板10と結合してしまうことを防止できる。また、Cは、サファイア基板10に対しても不活性である。そのため、サファイア基板10をより容易に分離することが可能となる。
結合防止膜11として、炭素から構成され、金属炭化物を実質的に含まない炭素膜を成膜した場合には、炭素膜は、サファイア基板10に対し結合しないため、確実にサファイア基板10を剥離することができる。
また、結合防止膜11として炭化チタンを含む炭素膜を成膜する場合には、C原料の供給量により、膜中Ti濃度を均一にすることが難しいことがある。これに対し、結合防止膜11として炭素膜を成膜した場合には、均一な組成の膜を成膜することができる。
一方で、結合防止膜11として炭化チタンを含む炭素膜を成膜した場合には、結合防止膜11が炭化チタンを含むため、サファイア基板10の結晶情報を炭化チタン層12に引き継ぎやすくなる。
さらに、本実施形態では、結合防止膜11の厚みを0.1nm以上、好ましくは0.2nm以上としている。
このようにすることで、炭化チタン層12中のチタンと、サファイア基板10とが強度に結合してしまうことを確実に防止できる。
また、本実施形態では、結合防止膜11の厚みを0.4nm以下、好ましくは0.3nm以下としている。
結合防止膜11の厚みを0.4nmを超えるものとした場合には、GaN半導体層17の結晶性が低下し、GaN半導体層17の表面にピットが多く発生した状態となる可能性がある。
これに対し、結合防止膜11の厚みを0.4nm以下とすることで、GaN半導体層17の結晶性を高めることができる。
また、本実施形態では、結合防止膜11および保護膜13を、炭化チタンを含む炭素膜とすることができる。
このようにすることで、結合防止膜11と、炭化チタン層12と、保護膜13とを連続して、一つのスパッタリング装置内でスパッタガスと反応性ガスの流量比等を変えることにより成膜することができ、GaN半導体基板を手間をかけずに製造することができる。
さらに本実施形態では、サファイア基板10と、GaN半導体層17とを冷却する際に、サファイア基板10の熱膨張係数とGaN半導体層17の熱膨張係数の違いにより発生する応力を利用してサファイア基板10を剥離しているので、サファイア基板10とGaN半導体層17とをさらに、容易に分離することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記各実施形態では、下地基板としてサファイア基板10を使用したが、スピネル基板、SiC基板、ZnO基板、シリコン基板、GaAs基板、GaP基板等を用いてもよい。
さらに、前記実施形態では、結合防止膜11,炭化チタン層12、保護膜13,GaN半導体層17等を特定の製造条件で製造したが、特に限定する趣旨ではない。すなわち、上記の膜厚、製造条件は単なる例示に過ぎず、形成する半導体層の組成、構造に応じて適宜変更可能である。
また、前記実施形態のサファイア基板10を剥離する工程では、サファイア基板10、GaN半導体層17等を冷却することで、サファイア基板10が分離されるとしたが、これに限らず、GaN半導体層17にダメージが加わらない程度の力を加えることで、サファイア基板10を剥離してもよい。
ただし、前記実施形態のように、冷却することにより、ほとんど外力を加えずに、サファイア基板10が分離除去されれば、前記GaN半導体層17に加わるダメージを確実に抑制することができる。このため、損傷の少ない高品質のGaN半導体基板が安定的に得られる。
このようなIII族窒化物半導体基板上にIII族窒化物系素子構造を作製すれば、上下にアップダウン電極構造を有する発光ダイオードまたはレーザーダイオード等の発光素子を作ることが可能であり、高性能トランジスタ等の電子デバイスへの適用も可能である。III族窒化物半導体基板は、鏡面に研摩し、ドライエッチングまたはケミカルメカニカルポリッシング(CMP)を施した後に発光ダイオードまたはレーザーダイオード等の発光素子、さらにはトランジスタ等の電子デバイスを作製するのが最良である。また、III族窒化物半導体基板を種結晶として、HVPE法、フラックス法、アモノサーマル法などにより高品質GaN結晶を成長させることが可能である。
さらに、前記各実施形態では、GaN半導体層17を成長させた直後にサファイア基板10を分離していたが、これに限らず、前記GaN半導体層17上に発光ダイオード等の発光素子、さらには、トランジスタ等の電子デバイスを作製した後に、サファイア基板10を除去し、電子デバイスを得てもよい。
前記実施形態では、下地基板上に形成する炭化物層12として、炭化チタンを使用していたが、これに限られるものではない。下地基板上に、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成すればよい。
炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルは、化学量論的化合物であり、炭素原子に比べ金属原子が過剰に存在する。そのため、過剰な金属原子が下地基板に対して比較的結合しやすいため、前記実施形態のように、結合防止膜を成膜することが特に有用である。
さらに、前記実施形態では、保護膜に含まれる金属炭化物と、炭化物層中の金属炭化物とを同種のものとしたが、これに限らず、保護膜に含まれる金属炭化物と、炭化物層中の金属炭化物とが異なっていてもよい。たとえば、保護膜中に含まれる金属炭化物を炭化ジルコニウムとし、炭化物層を構成する炭化物を炭化チタンとしてもよい。
また、前記実施形態では、下地基板と炭化物層との結合を防止する結合防止膜として結合防止膜を成膜していたが、結合防止膜はなくてもよい。
さらに、前記実施形態では、結合防止膜、保護膜、炭化物層をスパッタリングにより成膜したが、これに限らず、他の方法にて成膜してもよい。
たとえば、真空蒸着により保護膜等を成膜してもよい。さらには、たとえば、下地基板を加熱しながら、金属膜と、カーボン膜とを重ねて成膜することで炭化物層を形成してもよい。
次に、本発明の実施例について説明する。
(実施例1)
前記実施形態で説明したものと同様のプロセスで厚さ1mmのGaN半導体基板を得た。各工程で採用した条件は以下の通りである。なお、基板としては、サファイア基板を使用した。また、結合防止膜、保護膜いずれもC膜とした。
(結合防止膜の形成工程)
成膜方法:スパッタリング
成膜温度:800℃
成膜時間:2.5秒
スパッタガス:Arガス
圧力:0.4Pa
ターゲット:C
ターゲット出力:150W
膜厚 :0.1nm
(炭化チタン層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:27分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ti
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜温度:800℃
成膜時間:8分
スパッタガス:Arガス
圧力:0.4Pa
ターゲット:C
膜厚 :10nm
(炭化チタン層を窒化する工程)
窒化温度:300から900℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
(GaN半導体層をエピタキシャル成長させる工程)
(成長初期)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 80cc/min、NHガス 2400cc/min(V/III比=30)
成膜時間:5分
(厚膜成長)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 150cc/min、NHガス 1500cc/min(V/III比=10)
成膜時間:300分
GaN半導体層の膜厚1mm
(サファイア基板の剥離工程)
GaN半導体層を形成したHVPE装置中の温度を降温させて、常温まで冷却した。
(実施例2)
実施例1において、結合防止膜を成膜しなかった。
また、保護膜の厚みを5nmとした。
その他は、実施例1と同じである。
(実施例3)
実施例1において、結合防止膜を成膜しなかった。
また、保護膜の厚みを50nmとした。
その他は、実施例1と同じである。
(実施例4)
実施例1において、結合防止膜を成膜しなかった。
また、保護膜の厚みを5nmとし、保護膜をTiC含有炭素膜とした。
成膜条件は以下の通りである。
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.5分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ti
ターゲット出力:150W
膜厚 :5nm
その他は、実施例1と同じである。
(実施例5)
実施例4において、保護膜の厚みを50nmとした。
その他は、実施例4と同じである。
(実施例6)
炭化物層として炭化ジルコニウム層を形成し、保護膜の厚みを5nmとし、保護膜をZrC含有炭素膜とした。
成膜条件は以下の通りである。
(炭化ジルコニウム層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:28分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Zr
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.8分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Zr
ターゲット出力:150W
膜厚 :5nm
(炭化ジルコニウム層を窒化する工程)
窒化温度:300から970℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
その他は、実施例4と同じである。
(実施例7)
炭化物層として炭化ハフニウム層を形成し、保護膜の厚みを5nmとし、保護膜をHfC含有炭素膜とした。
成膜条件は以下の通りである。
(炭化ハフニウム層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:28分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Hf
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.8分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Hf
ターゲット出力:150W
膜厚 :5nm
(炭化ハフニウム層を窒化する工程)
窒化温度:300から970℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
その他は、実施例4と同じである。
(実施例8)
炭化物層として炭化バナジウム層を形成し、保護膜の厚みを5nmとし、保護膜をVC含有炭素膜とした。
成膜条件は以下の通りである。
(炭化ジルコニウム層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:28分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:V
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.8分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:V
ターゲット出力:150W
膜厚 :5nm
(炭化バナジウム層を窒化する工程)
窒化温度:300から970℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
その他は、実施例4と同じである。
(実施例9)
炭化物層として炭化タンタル層を形成し、保護膜の厚みを5nmとし、保護膜をTaC含有炭素膜とした。
成膜条件は以下の通りである。
(炭化タンタル層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:27分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ta
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.7分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ta
ターゲット出力:150W
膜厚 :5nm
(炭化タンタル層を窒化する工程)
窒化温度:300から970℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
その他は、実施例4と同じである。
(実施例10)
炭化物層として炭化アルミニウム層を形成し、保護膜の厚みを5nmとし、保護膜をAl含有炭素膜とした。
成膜条件は以下の通りである。
(炭化アルミニウム層を成膜する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:29分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Al
ターゲット出力:150W
膜厚 :120nm
(保護膜の形成工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
成膜時間:2.9分
圧力:0.4Pa
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Al
ターゲット出力:150W
膜厚 :5nm
(炭化アルミニウム層を窒化する工程)
窒化温度:300から970℃への昇温過程
窒化時間:30分
窒化ガス:NHガス
その他は、実施例4と同じである。
(比較例1)
実施例1において、結合防止膜、保護膜を成膜しなかった。
その他は、実施例1と同じである。
(実施例1〜10、および比較例1の結果)
実施例1〜10、および比較例1の結果を表1に示した。
Figure 2010222186
実施例1〜10では、GaN半導体層のピット密度は3個/cm2以下であった。また、GaN半導体層は下地基板から容易に剥離することができ、剥離歩留まり70%以上でGaN半導体層を剥離することができた。剥離歩留まりは、クラックなしで剥離した数を実験数で除した値の百分率で示している。
これに対し比較例1では、GaN半導体層に20個/cmのピットが形成され、剥離歩留まりは70%であった。
なお、ピット密度は顕微鏡により観察したものである。以下の実施例、比較例においても同様である。
(実施例11)
実施例4において、保護膜の成膜温度を600℃とした。
その他は、実施例4と同じである。
(実施例12)
実施例4において、保護膜の成膜温度を900℃とした。
その他は、実施例4と同じである。
(実施例13)
実施例4において、保護膜の成膜温度を500℃とした。
その他は、実施例4と同じである。
(実施例11〜13の結果)
実施例11〜13の結果を実施例4の結果と比較し、表2に示した。
Figure 2010222186
実施例11〜12では、GaN半導体層のピット密度は1個/cm2未満であった。また、GaN半導体層は下地基板から容易に剥離することができ、剥離歩留まり70%でGaN半導体層を剥離することができた。剥離歩留まりは、クラックなしで剥離した数を実験数で除した値の百分率で示している。
これに対し、実施例13では、GaN半導体層に10個/cmのピットが形成され、剥離歩留まりは70%であった。以上より、保護膜の成膜温度を600℃以上とすることが好ましいことがわかる。
(実施例14)
実施例4において、炭化チタン層の厚みを20nmとした。
その他は、実施例4と同じである。
(実施例15)
実施例4において、炭化チタン層の厚みを500nmとした。
その他は、実施例4と同じである。
(実施例16)
実施例4において、炭化チタン層の厚みを10nmとした。
その他は、実施例4と同じである。
(実施例14〜16の結果)
実施例14〜16の結果を表3に示した。
Figure 2010222186
実施例14〜15では、GaN半導体層のピット密度は1個/cm2未満であった。また、GaN半導体層は下地基板から容易に剥離することができ、剥離歩留まり70%でGaN半導体層を剥離することができた。剥離歩留まりは、クラックなしで剥離した数を実験数で除した値の百分率で示している。
これに対し実施例16では、GaN半導体層に10個/cmのピットが形成され、剥離歩留まりは70%であった。
また、GaN半導体層の結晶性をX線ロッキングカーブで評価した結果、(0002)面の半値幅は実施例9が110arcsec、実施例4が100arcsec、実施例10が100arcsecであった。それに対し、実施例16では300aecsecであった。
10 サファイア基板(下地基板)
11 結合防止膜
12 炭化チタン層(炭化物層)
13 保護膜(第一膜)
14 窒化した炭化チタン層
16 GaN半導体層(III族窒化物半導体層)
17 GaN半導体層(III族窒化物半導体層)
141 窒化チタン
142 炭化チタン
143 Cの濃縮部

Claims (8)

  1. 下地基板上に、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、
    前記炭化物層上に、第一膜として炭素膜を形成する工程と、
    前記炭化物層を窒化する工程と、
    窒化した前記炭化物層の上部にIII族窒化物半導体層をエピタキシャル成長させる工程と、
    前記III族窒化物半導体層から、前記下地基板を除去して、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得る工程とを含むIII族窒化物半導体基板の製造方法。
  2. 請求項1に記載のIII族窒化物半導体基板の製造方法において、
    前記第一膜の厚みが5nm以上、50nm以下であるIII族窒化物半導体基板の製造方法。
  3. 請求項1または2に記載のIII族窒化物半導体基板の製造方法において、
    前記第一膜である炭素膜は、炭素から構成される膜であるIII族窒化物半導体基板の製造方法。
  4. 請求項1または2に記載のIII族窒化物半導体基板の製造方法において、
    前記第一膜は、炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物が分散した炭素膜であり、
    前記第一膜の炭化物と、前記炭化物層の炭化物とは同種の炭化物であるIII族窒化物半導体基板の製造方法。
  5. 請求項4に記載のIII族窒化物半導体基板の製造方法において、
    前記第一膜の炭化物は、炭化チタンであり、前記炭化物層は、炭化チタン層であるIII族窒化物半導体基板の製造方法。
  6. 請求項1乃至5のいずれかに記載のIII族窒化物半導体基板の製造方法において、
    前記第一膜は、600℃以上で、スパッタリングにより成膜されるIII族窒化物半導体基板の製造方法。
  7. 請求項1乃至6のいずれかに記載のIII族窒化物半導体基板の製造方法において、
    前記下地基板は、サファイア基板であるIII族窒化物半導体基板の製造方法。
  8. 請求項1乃至7のいずれかに記載のIII族窒化物半導体基板の製造方法において、
    前記炭化物層の厚みが20nm以上、500nm以下であるIII族窒化物半導体基板の製造方法。
JP2009071632A 2009-03-24 2009-03-24 Iii族窒化物半導体基板の製造方法 Active JP4885997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009071632A JP4885997B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071632A JP4885997B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010222186A true JP2010222186A (ja) 2010-10-07
JP4885997B2 JP4885997B2 (ja) 2012-02-29

Family

ID=43039792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071632A Active JP4885997B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4885997B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156429A (ja) * 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
WO2022244191A1 (ja) * 2021-05-20 2022-11-24 住友電工ハードメタル株式会社 切削工具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032765A (ja) * 2003-07-07 2005-02-03 Toshiba Ceramics Co Ltd AlN半導体及びその製造方法
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2008120670A (ja) * 2006-10-20 2008-05-29 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP2010222642A (ja) * 2009-03-24 2010-10-07 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032765A (ja) * 2003-07-07 2005-02-03 Toshiba Ceramics Co Ltd AlN半導体及びその製造方法
JP2005306680A (ja) * 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2008120670A (ja) * 2006-10-20 2008-05-29 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP2010222642A (ja) * 2009-03-24 2010-10-07 Furukawa Co Ltd Iii族窒化物半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156429A (ja) * 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
WO2022244191A1 (ja) * 2021-05-20 2022-11-24 住友電工ハードメタル株式会社 切削工具

Also Published As

Publication number Publication date
JP4885997B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
JP4117156B2 (ja) Iii族窒化物半導体基板の製造方法
JP4396816B2 (ja) Iii族窒化物半導体基板およびその製造方法
US6924159B2 (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP5295871B2 (ja) Iii族窒化物半導体基板の製造方法
JP5297850B2 (ja) Iii族窒化物半導体基板の製造方法
JP4838766B2 (ja) Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP2009519202A (ja) Iii族窒化物製品及び同製品の作製方法
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
JP4825747B2 (ja) 非極性面iii族窒化物単結晶の製造方法
JP4885997B2 (ja) Iii族窒化物半導体基板の製造方法
JP2004200384A (ja) エピタキシャル成長用基板
TW201839189A (zh) Iii族氮化物半導體基板及iii族氮化物半導體基板之製造方法
JP4768759B2 (ja) Iii族窒化物半導体基板
JP4944738B2 (ja) GaN半導体基板の製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP5075692B2 (ja) Iii族窒化物半導体基板形成用基板
JP2010222188A (ja) Iii族窒化物半導体層の製造方法
JP2011178623A (ja) 積層体の製造方法
JP6334259B2 (ja) 自立基板の製造方法
JP2015199616A (ja) 自立基板の製造方法
JP2016008166A (ja) 自立基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4885997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250