JP2010219514A - 層間接続基板形成方法 - Google Patents

層間接続基板形成方法 Download PDF

Info

Publication number
JP2010219514A
JP2010219514A JP2010032274A JP2010032274A JP2010219514A JP 2010219514 A JP2010219514 A JP 2010219514A JP 2010032274 A JP2010032274 A JP 2010032274A JP 2010032274 A JP2010032274 A JP 2010032274A JP 2010219514 A JP2010219514 A JP 2010219514A
Authority
JP
Japan
Prior art keywords
unit cells
unit cell
interlayer connection
connection substrate
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010032274A
Other languages
English (en)
Inventor
Jeng Ping Lu
ピン ルー ジェン
Eugene M Chow
エム. チョウ ユージン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2010219514A publication Critical patent/JP2010219514A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09963Programming circuit by using small elements, e.g. small PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

【課題】接続性と信頼度が改良された層間接続基板形成方法を提供すること。
【解決手段】仕分けされ配向された後、単位セルは、出力部44を介して、画像転写装置50へ送出され、画像転写装置50は、画像書き込み装置70を備え、層間接続基板の各層に対して単位セルを送出するために用いる所望の回路パターンを有する。プラテン60上の所望の回路パターンへ送出されると、単位セル30は後処理装置80によって処理される。この処理は、少なくとも一次元で単位セルを共に圧縮し、単位セルを焼結又は加熱して絶縁体材料を架橋することを含む。単位セルを共に圧縮するために、他の単位セル上の導電線に対向する導電線を有する一つの単位セルを取り出す。これら二つの単位セルが共に加圧され、次に加熱され、良好な電気的接続を形成し、層間接続基板を実装する。
【選択図】図1

Description

プリント回路板は、広く、様々な電子部品を接続することによって完成した電子回路を形成するための標準的な技術に関する。一般に、多数のボード(回路基板)のバッチ処理がフォトリソグラフィ(写真平版)工程を用いた回路基板を作成する。回路はトレース(配線)から形成され、様々な層を接続させるビアや他の層間接続子を用いて層内に実装される。
この種類の処理を「需要生産(“produce−by−demand”)」又は受注生産処理に転換する際に様々な多くの困難な問題があった。レチクル及びパターン並びに写真平版装置の作成及び使用には費用が掛かり手間もかかっていた。この処理には大規模な製造設備が必要とされる。これらがすべて相俟って一般的に大きなバッチ処理の製造コストを引き上げ、生産効率を低下させる。
米国特許第7,332,361号
近年、セイコーエプソン社(Seiko Epson Corporation)は、超薄膜型の多層プリント回路板が得られるインクジェット印刷方法を開示している。ナノコロイド性インク溶液中で金属が印刷され、焼成され、有機材料が除去されるというものである。絶縁体も溶液から印刷される。多層回路板を印刷する能力も開示されている。この方法は、設備や道具の交換費用が必要とされない実質的な「需要生産」において、一作業ずつ異なる回路板を印刷する能力を備えているという重要な利点を有している。
インクジェット印刷方法には、金属及び絶縁体材料は溶液処理されなければならないという制約があった。この制約は、これらの印刷基板を印刷するために使用される材料の組み合わせを制限する。一般に、溶液処理される絶縁体のパフォーマンス値は固体絶縁体より低い。これは溶液処理される金属にもあてはまる。このように処理される金属からは一般に低密度の配線しか得られず、接続性と信頼度の点でパフォーマンスに影響を与えている。
本発明の第1の態様は、層間接続基板を形成する方法であって、少なくとも2つの単位セルを提供し、所望の回路パターンを形成するように前記単位セルを配列し、前記所望の回路パターンを有する前記層間接続基板を形成するように前記単位セルを連結する、ことを含む層間接続基板形成方法、を提供する。
本発明の第2の態様では、第1の態様に於いて、前記単位セルを配列することが、電界の操作、磁場の操作、及び、ディジタル式の加熱器、ディジタル式の半田溶融、レーザ式のピックアンドプレイス、及び接着剤を用いるマイクロ・ピック・プレイスなどの界面エネルギの操作の一つを含むことを特徴とする。
本発明の第3の態様では、第1の態様に於いて、前記二つの単位セルを連結することが、溶着、焼結、メッキ、導電線の自己アセンブリ、前記単位セルが存在している基板を収縮させること、前記単位セルを膨張させること、及び前記単位セルを接続するために導電線を印刷することの一つを含むことを特徴とする。
本発明の第4の態様では、第1の態様に於いて、前記単位セルを提供することが、プリントエンジンを用いて前記単位セルを送出することを含むことを特徴とする。
本発明の一実施形態による、層間接続基板を組み立てるためのシステムを示す図である。 本発明の一実施形態による、単位セルを用いた所望の回路設計を示す図である。 本発明の一実施形態による、所望の回路設計を有する完成された層間接続基板の製造工程を示す図である。 本発明の一実施形態による、所望の回路設計を有する完成した層間接続基板の製造工程を示す図である。 本発明の一実施形態による、所望の回路設計を有する完成した層間接続基板の製造工程を示す図である。 本発明の製造工程によって得られた層間接続基板の例を示す 架橋構造を示す断面図である。 他の架橋構造を示す断面図である。 本発明の一実施形態による、画像転写装置を示す図である。 球形の単位セルからの様々な接続構造を製造する方法の例を示す図である。
図1は、層間接続基板を組み立てるためのシステム10を示す。ここで用いられているように、用語「インターコネクト(層間接続)基板」とは、複数の電気又は電子部品の間で層間接続を提供する任意の基板を意味している。層間接続基板の例としては、一つ以上の層、セラミック基板、可撓性回路、背面などを有するプリント回路板が挙げられる。
図1のシステム10は、2008年2月10日発行で本願の譲受人によって所有され、本明細書に参照することによって組み込まれている米国特許第7,332,361号に開示されているシステムに類似している。このシステムにおいて、システムは、マイクロ物体、ミクロンサイズの部品を微小構造に組み立てるために使用される。しかしながら、図1のシステムは、プリント回路板に類似した層間接続基板のアセンブリを目的としている。
図1において、層間接続基板30の構成部品は、前処理装置20A、20B及び20Cに配列される。これらの前処理装置は、層間接続基板の構成部品を製造するか又は既に製造され格納されている構成部品を入れておくリザーバ(容器)として作用し得る。本明細書の説明では、層間接続基板構成部品を「単位セル」と称する。単位セルは、層間接続基板を作成するために組み立てられる任意の種類の構成部品である。例えば、単位セルの種類は、それらに限定されないが、絶縁体のみを含むもの、片面に少なくとも一本の導電線を有する絶縁体を含むもの、異なる二つの面に少なくとも一本の導電線を有する絶縁体を含むもの、例えば、方向を変えるなどしてコーナー(角)付けするために少なくとも一本の導電線を有する絶縁体を含むもの、及び、導電線と組み合わせるか否かに関わらず、少なくとも一つのビア(ホール)を有するものがある。
前処理装置は、基板上に導電線及びビアを形成するために使用される標準的な技術によって単位セルを製造することができる。次に、基板はさいの目に切断され、得られた単位セルが前処理装置内の容器へ分配される。一つ異なるのは、単位セル内で絶縁体として使用される材料である。本発明の単位セルの材料は、熱可塑性か又は部分硬化されたプラスチックである。単位セルを接着させるために材料を架橋する能力は有用な特性とされ、その能力を有していれば、どの材料をも使用してもよい。仕分けや取り扱いを容易にするために、単位セルは全て略同じか又は全く同一の寸法を有し得る。
次に、前処理装置は、経路45へ収束され入力部42へ入力される経路43A〜43Cを介して仕分け装置40へ単位セルを提供する。仕分け装置40は、所望の回路パターンを適切に位置合わせし配置する際に、必要に応じて、電界及び磁場を操作し、単位セルを仕分けし配向することができる。前述したように、単位セルの少なくともいくつかの上には、導電線及び/又はビアが載置又は形成され得る。絶縁体材料のみから成る単位セルは、あえて配向せずとも、適切に配置される。
単位セルを配向し及び/又は配置するアセンブリ処理の他の方法には、プログラム可能なマイクロチップアセンブリ方法がある。これらの方法として、ディジタル式の加熱器、ディジタル式の半田溶融、レーザ式のピックアンドプレイス(「拾い上げ、載置する」)、及び接着剤を用いるマイクロ・ピック・プレイスなどの界面エネルギ技術が提供され得る。配向の要不要に無関係に単位セルを配置するアセンブリ方法は本明細書に開示されている任意の特定の処理に限定されるものではない。
仕分けされ、配向された後、単位セルは、仕分け装置の出力部44を介して、画像転写装置50へ送出される。画像転写装置50は、プリントエンジンと同様に考えられ、この場合、単位セルは、プラテン又は他のプラットフォーム60上へ画像転写システムによって送出されるインク又はトナーである。画像転写装置50は、以下により詳細に説明されるように、画像書き込み装置70を有し得る。画像転写装置50は、層間接続基板の各層に対して、単位セルを送出するために用いる所望の回路パターン(又は複数のパターン)を有する。
プラテン60上の所望の回路パターンへ送出されると、次に、単位セル30は後処理装置80によって処理される。この処理は、少なくとも一次元で単位セルを共に圧縮し、単位セルを焼結又は加熱して絶縁体材料を架橋することを含む。単位セルを共に圧縮するため、例えば、他の単位セル上の導電線に対向する導電線を有する一つの単位セルを取り出す。これら二つの単位セルが共に加圧され、次に加熱されて良好な電気的接続を形成する。
しかしながら、接着を形成するための焼結には制約がない。単位セル間に接着を形成し、必要に応じて確実にロバストな電気的接続を形成する任意の方法を用いることができる。得られる層間接続基板62が、プラテン60から取り出され、必要に応じて更に処理され、層間接続基板を実装する。
単位セルの段の一段から他段への移動及び各段の動作は、中央制御装置12によって制御され得る。中央制御装置は、アセンブリ装置を実行させるために使用されるコンピュータ又はワークステーション内に置くことができる。制御装置は、例えば、ガーバーファイル(Gerber file)を介して、所望の層間接続基板のレイアウトを受け取り、所望のレイアウトを有する層間接続基板を作成するように様々な処理段に命令する。得られる層間接続基板は、プリント回路板ではなく、単位セルで構成されている。
層間接続基板を製造するためのシステムの概要に基づいて、具体的な例を示すことによって、システムの有用性がより明確に理解されよう。図2は、所望の回路パターンを概略的に示す平面図である。層間接続基板60の一部が第1の導電線又はトレース(配線)90を有している。集積回路チップ(IC)92などの活性構成部品が導電線90と接触するように配置されている。この接触はIC上のピン又はパッドと一致しており、IC上のピン又はパッドは、層間接続基板上の他の構成部品に対して信号を受送信するために用いることができる。
同様に、IC92からの他の接触が他の導電線94と接触を成す場合もある。ここでも、この接触は、層間接続基板60上の他の装置に用いられるIC上の回路の入力又は出力と一致し得る。図示されているように、この特定の実施例において、導電線(導電性トレース)94は配線(トレース)96に接続している。図で見ると、この接続は、「平面」接続されているか、又は、同一の金属経路が配線94及び96を形成しているかのようにみえる。しかしながら、配線94及び96が層間接続基板の別々の層に載置されているので、「コーナー98」を実質的に完成するのは導電性ビアである。この回路設計は、概略的に例示されているにすぎず、様々なレベルの複雑性に対応すべく多くの様々な変形が可能であり、本発明はこれらの例に限定されるものではない。
図3〜図5は、層間接続基板を作成するための製造方法を示している。図3は、層間接続基板の第1の層を示す。この実施例において、第1の層は、図中に指し示した接続パッド106によって一般的に「フリップチップ」されている集積回路92と、単位セルの配列とを含む。この例において、図2の所望の回路パターンを実現するために、単位セルは二種類のうちのいずれかである。一つの種類は、絶縁体のみを含む単位セル102である。他の種類は、片面を横切って導電線104が載置されている絶縁体ベースを含む単位セル100である。
単位セル100は、導電線が単位セルの表面を介してIC92の表面まで続き、IC上のトレース(配線)106に位置が合うように配線を形成するように配列される。この配線は、図2の配線90に対応している。単位セルの表面を横切って載置されるICの手前に形成される配線は、配線96に対応している。
回路設計の第一の層が配列された後に第二の層が形成される。図4は、この層の形成を示している。絶縁体単位セルのいくつかは明確化のために省略されている。第二の層は、単位セル100の上面の導電線に対応するように、底面に導電線が載置された単位セルを有している。単位セル110は、底面の導電線を見せるために透視図で示され、単位セル112は非透視図で示されている。第二の層の単位セルは、第一の層の単位セルを覆って、位置合わせされる。これらの単位セルは、最終段階の導電性経路においてより良好な接続性が可能となるように、一単位セルの幅の半分に等しい距離だけオフセットされる。
図の手前において、他の単位セル100が導電線を有する前後ではなく、その上面を横切って図面の左右に導電線を有する単位セル114が示されている。この単位セルは、図2の領域98の接続を形成する。単位セル114は、このビアを介して、導電性経路が前後に横切る単位セル118に接続され、次に、図示されているように、単位セル114の上面を導電性経路が左右に横切る単位セル116に接続される。これらの単位セルの断面形状が図5に示されている。
単位セル114は、図4に示された単位セル114上の導電性経路を単位セル118上の導電性経路に接続させるビア113を有している。次に、単位セル116に接続されると、図2の配線94を、異なる層に載置された配線96に接続させることができる。次に、単位セル116が導電線96のベースを形成する。
図6は、得られた層間接続基板の一例を示す。IC92は、二つの層間に埋設されるか又は第一の層の底面上に載置される。配線90と94は共に層の内部に配置されているため、その構造は点線で示されている。配線96は、層間接続基板の最上層の表面に載置されている。図示されているように、配線90及び94は、単位セルを含む第二の層の架橋(ブリッジ)構造配置によって、インターリーブ(隙間配列)型の外観を有している。
架橋構造の断面を図7に示す。図6の配線90の形成に寄与する図4の単位セル111及び109の側面図を図7に示す。単位セル112の底部は、単位セル111及び109の上の導電性経路に対応する導電性経路を有する。これらが共に加圧され、恐らくは溶着されると、これらの導電性経路は、図6に示される経路90を形成する。
基板のうち、最初の二つの層だけが示されていることを理解されたい。以上の技術によってより多くの層を作成することができる。更に、第二の層の単位セルが第一の層の導電線を覆う架橋構造で示されているが、必ずしも架橋構造である必要はない。単位セルの縁部は、架橋構造を必要としないほど、強い接続経路を形成することができる。図8にこの例が示される。
図8において、図4の単位セル111及び109が、横並びの平坦な構造において、共に溶着されているのが示されている。この平坦構造は、収縮可能な基板、即ち、単位セルが平たんなタイル状に載置される一時的又は永久的な表面から得られる。単位セル又は単位セルが載置される基板を加熱及び/又は収縮することによって単位セルを並列に溶着することができる。単位セルが収縮している間に上下の平面性を維持するには、ローラや下向きの圧力の使用が要求され、単位セルの接着部分における歪みや隆起の発生を確実に回避することができる。他の方法としては、加熱時に膨張する膨張性ポリマーから単位セルを製造する方法が提供されており、単位セルがしっかり密着され、安定した導電線の形成が可能となる。
層間接続基板のための所望の回路設計が完了すると、基板が溶着され、層間接続基板が完成する。ここで使用される「完成する」とは、全体が接着されて統合基板になったことを意味するが、更なる処理を施す必要がないわけではない。一旦完成した層間接続基板でも、基板にコネクタや他のICを載置させるなどの更なる処理を施す場合もある。
単位セルを連結して統合基板を作成する方法としては、単位セルと得られる回路の並列性を維持し又はセルの歪みを防止するためには相容れない高温を伴う溶着又は焼結に代わって、他の方法を用いることができる。
図3を参照すると、単位セルは、図示されているものと同様であるが、互いに接触して載置され、次に、無電解又は自触媒のメッキ槽に入れられる。金属は、露出した金属の全ての部分に堆積され、分厚くなって、隣接チップに密着される。これによって低温度の歪曲されない方法を提供することができる。一つの問題は、この方法が1層又は2層程度の回路板にしか適用できない点にある。層が多ければ、メッキ槽から遮蔽され、層全体が過度に金属で堆積されるのを防止して、安定した接続を確実とする下位層が得られる。
他の方法としては、単位セル間の導電線の自己アセンブリが提供される。導電線の界面エネルギを操作することによって、単位セルはインクジェット印刷の導電線に用いる銀粒溶液に類似した導電性粒子を含む流体に浸漬され、金属は界面エネルギによって金属の表面に密着する。自己アセンブリの他の方法は、導電性トナーに類似した乾式導電性粒子を引き寄せるために導電線に作用する静電力又は磁力を用いることを含むことができる。これらの方法は、確実な接続を形成するためにアニール処理を含むこともできる。
浸漬塗膜法において用いられる導電性溶液が単位セル上の導電線間に導電性粒子を印刷するために使用されてもよい。アセンブリ中、プリントヘッドは、単位セルの位置合わせに基づいて導電線に沿って粒子を送出できる。この方法は、誤って位置合わせされた単位セルが接続を補正するために適している。
接着は、溶着、焼結、又は、単位セルの絶縁ベースを架橋すると共に、様々な導電性経路間に安定した接続を形成するために作用する任意の他の方法を含むことができる。導電線は、金属、半田ペーストなどの低温度でも焼結可能な材料から形成することができる。
材料の選択は、最終的な接着処理に影響する。熱可塑性又は他の低温絶縁体が用いられる場合、導電性材料は低温の材料でなければならない。そうでない場合、単位セルの上部の導電線は単位セルの下部の導電線に接着しない。ただし、これが金属の使用を除外するものではなく、金属は、絶縁体の選択如何で発生する可能性である。材料の正しい選択と組み合わせは、基板及び回路の設計者次第である。
このように、層間接続基板を「需要生産」することが可能である。どんな回路トポロジ(接続形態)もこの技術を用いて製造することができることに注目されたい。任意の標準のPCB(プリント回路板)設計を想定した場合、本明細書に記載されている技術を用いて、同数の層を有する同一設計が達成可能である。この方法によって、任意の層数を有する任意の回路トポロジを製造することができる。
画像書き込み装置70において、単位セルを用い、単位セルをインク又はトナー粒子であるが如く送出することが可能である。図9の例においては、単位セル30が、仕分け装置40によって、画像転写装置50の画像転写ドラム60上へ送出される。ドラム600は、軸602を中心に回転し、静電潜像606を支持することができるドラム表面604を有する。画像書き込み装置70は、制御装置12の制御下でドラム600の表面604に静電潜像606を形成することができる。静電潜像は、電荷に応じて異なる構成を有する単位セルを引き付ける可変電荷を有することができる。静電潜像606は、単位セル30がプラテン又はプラットフォーム60に接触するまで、単位セル30をドラム60に堆積させたままにする。プラットフォームの下方のドラム650は、プラットフォーム60とドラム600の間のニップ654へ圧力を印加し、単位セルがプラテン60に転写されるように作用する。
加圧ニップと加熱素子640によって提供される加熱処理の組み合わせが層間接続基板を固化させるに十分な圧力と温度を提供するので、後処理装置80の使用は必ずしも必要ではない、図9のシステムは、単位セルが、どのようにしてあたかも乾式トナーのトナー粒子であるように分配されるかについて示している。
単位セルが液体「インク」として溶液から送出されることを想定することができる。他の変形例としては、システムを特定数の種類の単位セルに限定し、単位セルが着色料であるかのように分配する方法がある。この方法は、各色が別個に印刷されて最終画像を形成する4−カラーシステムと同様に作用する。着色料の代わりに、特定の種類の単位セルを一色として印刷することができ、例えば、異なる四種類の単位セルを用いて、層間接続基板を形成することも想定できる。
加えて、インクとして送出されるかどうかは別として、単位セルは、球状、八角形、円筒形、ピラミッド形、その他を含む任意の多数の他の形状であってよい。図10は、球状の単位セルから製造される様々な接続構造の例を示す。球状の単位セル130は、導電性材料132の周囲寸法全体を含む360度の構成のバンド(帯域)を有し得る。この球状単位セル130は、導電性バンドの各側面において隣接する単位セル間の接続を可能とし、単位セルの上の単位セル及び下の単位セルとの接続も可能とする。他の構成は、球体の一部を単一方向に横切るバンド142とこのバンドの位置から90度オフセットして横切る他のバンド144を有する単位セル140を含む。同様に、バンドは、導電性バンド152とバンド154によってコーナーを形成する単位セル150によって示されるようにバンドがそのバンドに一体化されるコーナーを有するように堆積されることによって、図4に説明されるように、「コーナーを曲がる」ことができた。

Claims (4)

  1. 層間接続基板を形成する方法であって、
    少なくとも2つの単位セルを提供し、
    所望の回路パターンを形成するように前記単位セルを配列し、
    前記所望の回路パターンを有する前記層間接続基板を形成するように前記単位セルを連結する、
    ことを含む層間接続基板形成方法。
  2. 前記単位セルを配列することが、電界の操作、磁場の操作、及び、ディジタル式の加熱器、ディジタル式の半田溶融、レーザ式のピックアンドプレイス、及び接着剤を用いるマイクロ・ピック・プレイスなどの界面エネルギの操作の一つを含む、請求項1に記載の層間接続基板形成方法。
  3. 前記二つの単位セルを連結することが、溶着、焼結、メッキ、導電線の自己アセンブリ、前記単位セルが存在している基板を収縮させること、前記単位セルを膨張させること、及び前記単位セルを接続するために導電線を印刷することの一つを含む、請求項1に記載の層間接続基板形成方法。
  4. 前記単位セルを提供することが、プリントエンジンを用いて前記単位セルを送出することを含む、請求項1に記載の層間接続基板形成方法。
JP2010032274A 2009-03-14 2010-02-17 層間接続基板形成方法 Pending JP2010219514A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/404,294 US8283566B2 (en) 2009-03-14 2009-03-14 Printed circuit boards by massive parallel assembly

Publications (1)

Publication Number Publication Date
JP2010219514A true JP2010219514A (ja) 2010-09-30

Family

ID=42244099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010032274A Pending JP2010219514A (ja) 2009-03-14 2010-02-17 層間接続基板形成方法

Country Status (3)

Country Link
US (2) US8283566B2 (ja)
EP (1) EP2229042B1 (ja)
JP (1) JP2010219514A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305807B2 (en) 2014-02-27 2016-04-05 Palo Alto Research Center Incorporated Fabrication method for microelectronic components and microchip inks used in electrostatic assembly

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312669A (ja) * 1988-06-13 1989-12-18 Matsushita Electric Ind Co Ltd 設計支援装置とプリント基板自動配置装置
JPH05145006A (ja) * 1991-05-03 1993-06-11 Internatl Business Mach Corp <Ibm> モジユール式多層相互配線構造体
JPH05267559A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 半導体装置とその製造方法
JPH07202435A (ja) * 1993-12-28 1995-08-04 Fujikura Ltd 多層プリント配線板の製造方法
JPH088392A (ja) * 1994-06-20 1996-01-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2003101245A (ja) * 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
US20060128057A1 (en) * 2004-12-14 2006-06-15 Palo Alto Research Center, Inc. Xerographic micro-assembler

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL136808C (ja) 1965-05-07
GB1328185A (en) * 1972-02-02 1973-08-30 Larionov I N Method of joining electrically conducting bodies
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
US5464984A (en) * 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
US4668333A (en) * 1985-12-13 1987-05-26 Xerox Corporation Image sensor array for assembly with like arrays to form a longer array
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
GB9115789D0 (en) 1991-07-22 1991-09-04 Lektro Designs Limited Teaching kit
US5742086A (en) * 1994-11-02 1998-04-21 Lsi Logic Corporation Hexagonal DRAM array
US6343940B1 (en) * 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
US7080444B1 (en) * 2002-02-28 2006-07-25 Alien Technology Corporation Apparatus for forming an electronic assembly
US20080144299A1 (en) 2004-07-15 2008-06-19 Redmond Frank E Systems for and methods of circuit construction
WO2006104935A2 (en) * 2005-03-28 2006-10-05 Goldeneye,Inc. Light emitting diodes and methods of fabrication
US20100170086A1 (en) * 2006-11-03 2010-07-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
DE202008004866U1 (de) 2008-04-09 2008-06-12 Mitzner, Oliver Elektronik-Modulsystem zum Bau von elektronischen Geräten

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312669A (ja) * 1988-06-13 1989-12-18 Matsushita Electric Ind Co Ltd 設計支援装置とプリント基板自動配置装置
JPH05145006A (ja) * 1991-05-03 1993-06-11 Internatl Business Mach Corp <Ibm> モジユール式多層相互配線構造体
JPH05267559A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 半導体装置とその製造方法
JPH07202435A (ja) * 1993-12-28 1995-08-04 Fujikura Ltd 多層プリント配線板の製造方法
JPH088392A (ja) * 1994-06-20 1996-01-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2003101245A (ja) * 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
US20060128057A1 (en) * 2004-12-14 2006-06-15 Palo Alto Research Center, Inc. Xerographic micro-assembler

Also Published As

Publication number Publication date
US9961771B2 (en) 2018-05-01
US20120297618A1 (en) 2012-11-29
US20100230139A1 (en) 2010-09-16
US8283566B2 (en) 2012-10-09
EP2229042A2 (en) 2010-09-15
EP2229042B1 (en) 2013-05-15
EP2229042A3 (en) 2011-05-11

Similar Documents

Publication Publication Date Title
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
TWI579978B (zh) 多層電子支撐結構及其製造方法
JP4617978B2 (ja) 配線基板の製造方法
US7370410B2 (en) Method of manufacturing a device, device, non-contact type card medium, and electronic equipment
US20010053068A1 (en) Electronic circuit device
JP2004506309A (ja) モールドされた電子パッケージ、製作方法およびシールディング方法
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
US10342126B2 (en) Electronic device having a liquid crystal polymer solder mask and related devices
US8327534B2 (en) Method of fabricating printed circuit board assembly
KR20120108952A (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
US9041171B2 (en) Programmable interposer with conductive particles
CN109075130B (zh) 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
JP2004186645A (ja) 回路基板およびその製造方法
WO2008050521A1 (fr) Dispositif de circuit électronique tridimensionnel
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
US20060054351A1 (en) Substrate structure, a method and an arrangement for producing such substrate structure
JP2017157739A (ja) 電子部品付き配線板の製造方法
JP2010219514A (ja) 層間接続基板形成方法
US8308887B2 (en) Via hole forming method using electrophotographic printing method
JP2010211997A (ja) 電気接続部品
JPH0714628A (ja) インターコネクターおよび配線板
JP5257518B2 (ja) 基板製造方法および樹脂基板
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
US11575056B1 (en) Repairing a solar cell bonded on a flexible circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141110

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929