JP2010217160A - アブソリュート型リニアエンコーダとリニアエンコーダとアクチュエータ - Google Patents

Abstract

【課題】 信頼性が高くてコンパクト化が可能であり、且つ、低コスト化が容易なアブソリュート型リニアエンコーダとリニアエンコーダ、それらアブソリュート型リニアエンコーダまたはリニアエンコーダを搭載したアクチュエータを提供すること。
【解決手段】 位相検出用リニアスケールと位相検出用リニアスケール用検出器を主構成とする位相検出用リニアスケール部と、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とする位相検出用スケールと位相検出用検出器を主構成とするもの。
【選択図】 図２

Description

本発明は、例えば、精密位置決めシステムに用いられるアブソリュート型リニアエンコーダとリニアエンコーダ、それらアブソリュート型リニアエンコーダ又はリニアエンコーダを使用したアクチュエータに係り、特に、装置のコンパクト化が容易であって信頼性が高く、且つ、低コスト化でき、さらに遅延の問題を解決することができるように工夫したものに関する。

精密位置決め装置において、位置決めフィードバック用のセンサーとして、例えば、リニアエンコーダが使用される。これはリニアエンコーダが高精度であって低コストであることに起因する。ところが、現在多く用いられているリニアエンコーダは原点復帰動作の必要なインクリメンタル型である。この種のインクリメンタル型のリニアエンコーダの場合には、装置立ち上げ時或いはトラブル発生時には原点復帰動作を行う必要がある。その為、装置の稼働率が低下してしまうという問題があった。

そこで、インクリメンタル型のリニアエンコーダに代わってアブソリュート型のリニアエンコーダの使用が提案されている。この種のアブソリュート型のリニアエンコーダの場合には上記原点復帰動作が不要になるからである。

尚、本件特許出願人も装置起動時に短い距離だけ動くことにより絶対位置を知ることができる簡易型のアブソリュート型リニアエンコーダに関する出願を行っている。（未公開：特願２００７−２３７３４０）。そこに開示されているアブソリュート型リニアエンコーダは、ＰＮ符号系列の必要ビット数のデータを読み込むセンサーが搭載されている装置可動部を必要ビット数動かす構成になっていて、それによって、一個のセンサーで済むように構成したものであり、簡易な構成で絶対位置を知ることができるというものである。

しかしながら、装置によっては装置起動時に僅かでも動くとワークやジグ類等を破損させてしまう装置もあり、そのような場合には上記簡易型のアブソリュート型リニアエンコーダが適用できないという問題があった。

一方、全く動かなくてもよいアブソリュート型リニアエンコーダの提案も多くなされている。そのようなアブソリュート型リニアエンコーダを開示するものとして、例えば、特許文献１、特許文献２等がある。

特開平０３−２７４４１４号公報

特開２００５−１２１５９３号公報

上記従来の構成によると次のような問題があった。
すなわち、上記特許文献１、特許文献２に開示されているアブソリュート型リニアエンコーダの場合には、信頼性の確保が不十分であり、コストが高く、検出ヘッドのコンパクト化が困難であるという問題があった。具体的に説明すると、まず、上記特許文献１に記載されているアブソリュート型リニアエンコーダの場合には、１ビットエラー或いは奇数項のエラーについてはこれを検出することはできるが、２ビットエラー或いは偶数項のエラーについてはこれを検出することができないという問題があった。又、全てのビットのエラー検出を行うためには必要ビット数の約２倍のビット長の検査が必要であり、その為多くのセンサー（受光素子）が必要となってしまい、コンパクト化及び低コスト化が困難になってしまうという問題もあった。
因みに、特許文献２に記載された発明の場合には、コンパクトなセンサー部が開示されているが、その場合には所定の検出に必要なビット数分の受光素子しか搭載されておらず、結局、限定的なエラー検出ができるだけである。
又、特許文献１に記載された発明の場合には、そこに開示されているエラー検出方法によってエラーが検出された場合、装置が停止したままとなってしまうという問題もあった。

本発明はこのような点に基づいてなされたものでその目的とするところは、信頼性が高くてコンパクト化が可能であり、且つ、低コスト化が容易なアブソリュート型リニアエンコーダとリニアエンコーダ、それらアブソリュート型リニアエンコーダ又はリニアエンコーダを搭載したアクチュエータを提供することにある。

上記目的を達成するべく本願発明の請求項１によるアブソリュート型リニアエンコーダは、位相検出用リニアスケールと位相検出用リニアスケール用検出器を主構成とする位相検出用リニアスケール部と、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、を主な構成とすることを特徴とするものである。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項３によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記位相検出用リニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部からの検出信号を用いて演算された位置情報と上記位相検出用リニアスケール部からの検出信号を用いて演算された位置情報を結合した結合位置情報を間欠的に送信することを特徴とするものである。
又、請求項５によるアブソリュート型リニアエンコーダは、互いに位相差を持つ複数組のアブソリュート検出素子を用いることによって非繰返し信号であるアブソリュート信号を安定的に検出するようにしたことを特徴とするものである。
又、請求項６によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュート検出素子はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行い、エラーの検出された信号組は「不安定」であると判定するようにしたことを特徴とするものである。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、アブソリュート信号１ビット当り少なくとも３個の検出素子分の信号を用い、その組の信号検出が安定か否か判定するようにしたことを特徴とするものである。
又、請求項９によるアブソリュート型リニアエンコーダは、請求項８記載のアブソリュート型リニアエンコーダにおいて、アブソリュート信号１ビット長当り少なくとも３組の検出素子の信号にて、中央部検出素子の信号組に対する１ビット長内の信号対称性のより良い信号組を安定と判定するようにしたことを特徴とするものである。
又、請求項１０によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、アブソリュート信号１ビット当りに少なくとも５個の検出素子分の信号を用い、全ての検出素子組による絶対位置を演算しその多数決で正しい絶対位置を求めるようにしたことを特徴とするものである。
又、請求項１１によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、検出素子に対応する位相検出手段を設け、位相により安定なアブソリュート信号組を判定するようにしたことを特徴とするものである。
又、請求項１２によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、検出器上においてある位相差分だけ離間した複数の信号組にて略同時に絶対値の演算を行うようにしたことを特徴とするものである。
又、請求項１３によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＣＭＯＳリニアアレイを用いたＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアエンコーダにおいて、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行うようにしたことを特徴とするものである。
又、請求項１４によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、ストロークに対するＰＮ符号必要ビット数より多いビット数のＰＮ符号系列を用いることにより、ストローク範囲外の演算または検出結果をエラーとして判定するようにしたことを特徴とするものである。
又、請求項１５によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートエンコーダにおいて、前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算又は検出を実施し、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離を越えているか否かでエラー検出するようにしたことを特徴とするものである。
又、請求項１６によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算または検出を行い、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離の範囲内で絶対位置を演算または見つけ出すことにより絶対位置の演算又は検出を高速化できるようにしたことを特徴とするものである。
又、請求項１７によるリニアエンコーダは、検出信号を用いて演算された位置情報に基づいて現在位置の推測演算を行い、遅延なし又は少ない遅延にて位置情報を出力するようにしたことを特徴とするものである。
又、請求項１８によるリニアエンコーダは、請求項１７記載のリニアエンコーダにおいて、位置推測範囲及び近傍において加速度又は加速度変化が一定であるとして推測演算を行うようにしたことを特徴とするものである。
又、請求項１９によるアクチュエータは、請求項１〜請求項１８の何れかに記載のアブソリュート型リニアエンコーダ又はリニアエンコーダを用いたことを特徴とするものである。

以上述べたように本願発明の請求項１によるアブソリュート型リニアエンコーダは、位相検出用リニアスケールと位相検出用リニアスケール用検出器を主構成とする位相検出用リニアスケール部と、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、を主な構成としていて、位相検出用リニアスケール部とアブソリュートリニアスケール部の二つのエンコーダ機能を持っている構成になっているので、長いストロークと高分解能の両立を応答速度を落とすことなく、低コストのアブソリュート型リニアエンンコーダを実現することができる。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであるので、チャージアンプにより出力を増大させることができるため受光面積を小さくしても容易に出力を確保でき信頼性が高く、コンパクト化可能で、又、低コストである。
又、請求項３によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記位相検出用リニアスケール用検出器はＣＭＯＳリニアアレイであるので、同様に、チャージアンプにより出力を増大させることできるため受光面積を小さくしても容易に出力を確保でき信頼性が高く、又、小型で低コストである。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部からの検出信号を用いて演算された位置情報と上記位相検出用リニアスケール部からの検出信号を用いて演算された位置情報を結合した位置情報を間欠的に送信するようにしているので、請求項１による効果をより確実なものとすることができる。
又、請求項５によるアブソリュート型リニアエンコーダは、互いに位相差を持つ複数組のアブソリュート検出素子を用いることで非繰返し信号であるアブソリュート信号を安定的に検出するようにしているので、信頼性を高くすることができる。
又、請求項６によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュート検出素子はＣＭＯＳリニアアレイであるので、チャージアンプにより出力を増大させることできるため受光面積を小さくしても容易に出力を確保でき信頼が高く、又、小型で低コストである。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行い、エラーの検出された信号組は「不安定」であると判定するようにしているので、請求項５による効果をより確実なものとすることができる。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、アブソリューと信号１ビット当り少なくとも３個の検出素子分の信号を用い、その組の信号検出が安定か否か判定するようにしているので、請求項５による効果をより確実なものとすることができる。
又、請求項９によるアブソリュート型リニアエンコーダは、請求項８記載のアブソリュート型リニアエンコーダにおいて、アブソリューと信号１ビット長当り少なくとも３組の検出素子の信号にて、中央部検出素子の信号組に対する１ビット長内の信号対称性のより良い信号組を安定と判定するようにしているので、請求項５による効果をより確実なものとすることができる。
又、請求項１０によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、アブソリュート信号１ビット当りに少なくとも５個の検出素子分の信号を用い、全ての検出素子組による絶対位置を演算しその多数決で正しい絶対位置を求めるようにしているので、請求項５による効果をより確実なものとすることができる。
又、請求項１１によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、検出素子に対応する位相検出手段を設け、位相により安定なアブソリュート信号組を判定するようにしているので、請求項５による効果をより確実なものとすることができる。
又、請求項１２によるアブソリュート型リニアエンコーダは、請求項５記載のアブソリュート型リニアエンコーダにおいて、検出器上においてある位相差分だけ離間した複数の信号組にて略同時に絶対値の演算を行うようにしているので、応答速度を下げずに請求項５による効果をより確実なものとすることができる。
又、請求項１３によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＣＭＯＳリニアアレイを用いているＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行うようにしているので、信頼性を高くすることができる。
又、請求項１４によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、ストロークに対するＰＮ符号必要ビット数より多いビット数のＰＮ符号系列を用いることにより、ストローク範囲外の演算又は検出結果をエラーとして判定するようにしているので、信頼性を高くすることができる。
又、請求項１５によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートエンコーダにおいて、前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算又は検出を実施し、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離を越えているか否かでエラー検出するようにしているので、信頼性を高くすることができる。
又、請求項１６によるアブソリュート型リニアエンコーダは、ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートエンコーダにおいて、前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算又は検出を行い、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離の範囲内で絶対位置を演算または見つけ出すことにより絶対位置の演算又は検出を高速化できるようにしているので、信頼性を高くすることができると共に高応答性を得ることができる。
又、請求項１７によるリニアエンコーダは、検出信号を用いて演算された位置情報に基づいて現在位置の推測演算を行い、遅延なし又は少ない遅延にて位置情報を出力するようにしているので、遅延なし又は少ない遅延で位置情報を出力することが可能になる。
又、請求項１８によるリニアエンコーダは、請求項１７記載のリニアエンコーダにおいて、位置推測範囲及び近傍において加速度又は加速度変化が一定であるとして推測演算を行うようにしたので、上記効果をより確実なものとすることができる。
又、請求項１９によるアクチュエータは、請求項１〜請求項１８の何れかに記載のアブソリュート型リニアエンコーダ又はリニアエンコーダを用いているので、高性能且つコンパクトで低コストのアクチュエータを実現することができる。

本発明の第１の実施の形態を示す図で、アクチュエータの構成を示す平面図である。 本発明の第１の実施の形態を示す図で、アブソリュート型リニアエンコーダの構成を示すブロック図である。 本発明の第１の実施の形態を示す図で、ＬＳＦＲの構成を示すブロック図である。 本発明の第１の実施の形態を示す図で、位相検出用リニアスケール部とＰＮ符号系列アブソリュートリニアスケール部の構成を示す側面図である。 本発明の第１の実施の形態を示す図で、図４のＶ−Ｖ矢視図である。 本発明の第１の実施の形態を示す図で、作用を説明するための図である。 本発明の第１の実施の形態を示す図で、作用を説明するための図である。 本発明の第１の実施の形態を示す図で、作用を説明するための図である。 本発明の第１の実施の形態を示す図で、作用を説明するための図である。 本発明の第１の実施の形態を示す図で、作用を説明するための図である。 本発明の第２の実施の形態を示す図で、実際の位置と推測位置を比較して示す特性図である。

以下、図１乃至図１０を参照して本発明の第１の実施の形態を説明する。この実施の形態は本願発明を一軸アクチュエータに適用した例を示すものである。図１は本実施の形態によるアクチュエータの全体の構成を示す平面図であり、まず、ハウジング1がある。このハウジング１にはスライダ３が図１中左右方向（矢印ａ方向）に移動可能な状態で取り付けられている。上記ハウジング１内にはボールねじ５が内装されていると共に駆動モータ７が設置されている。上記ボールねじ５は上記駆動モータ７の出力軸に連結されていて、駆動モータ７によって回転駆動されるように構成されている。
尚、図示したアクチュエータはボールねじ５と駆動モータ７の出力軸が一体化されたものもあるが、そのような構成のアクチュエータに限定されるものではない。

上記ボールねじ５には図示しないボールナットがその回転を規制された状態で螺合・配置されている。既に説明したスライダ３はこのボールナットに固着されている。上記ハウジング１にはガイド９、１１が設置されていて、これらガイド９、１１によって上記スライダ３の図１中左右方向（矢印ａ方向）への移動をガイドする。そして、駆動モータ７を適宜の方向に回転させることによりボールねじ５が同方向に回転し、それによって、ボールナットを介してスライダ３が上記ガイド９、１１によってガイドされながら図１中左右方向（矢印ａ方向）に移動する。

上記ガイド１１側にはリニアスケール部２１が設置されており、一方、上記スライダ３には検出ヘッド部２３が取り付けられている。又、アクチュエータに対して離間した場所にはコントローラ部２５が設置されている。

次に、上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５の構成について詳しく説明する。図２は図１の中から上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５を抽出して示す図である。まず、リニアスケール部２１は、位相検出用リニアスケール３１、ＰＮ符号系列アブソリュートリニアスケール３３とから構成されている。上記ＰＮ符号系列アブソリュートリニアスケール３３だけでも必要な機能を奏することは可能であるが、ＰＮ符号系列アブソリュートリニアスケール３３の分解能はアブソリュート信号の１ビットに等しく、よって、ＰＮ符号系列アブソリュートリニアスケール３３だけで長いストロークと高分解能を両立させることは応答速度やコスト面で困難であった。
そこで、本実施の形態の場合には、ややラフな幅のＰＮ符号系列アブソリュートリニアスケール３３を用いて、ストロークに対して必要ＰＮ符号系列ビット数を適度に抑え、且つ、アブソリュート１ビットを更に高分解能に分割できる位相検出用リニアスケール３１を別途設けているものである。
因みに、ストローク２．６ｍで分解能１μｍを実現するためには、アブソリュート１ビット幅８０μｍで１５ビットのＰＮ符号系列で８０分割（位相４．５°）可能な位相検出用リニアスケール３１が必要となる。

上記位相検出用リニアスケール３１は縞状をなしていて、例えば、８０μｍピッチの光学反射式のものとして構成されている。すなわち、上記位相検出用リニアスケール３１は、４０μｍの高反射率領域３１ａと、４０μｍの低反射領域３１ｂが交互に配置されて連なった構成をなしている。

一方、上記ＰＮ符号系列アブソリュートリニアスケール３３は１ビットが８０μｍに構成されていて、高反射率領域３３ａと低反射領域３３ｂがＰＮ符号系列に基づいて配置された構成になっている。上記ＰＮ符号系列とは擬似ランダム系列（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｎｏｉｓｅ、その一部はＭ系列とも呼ばれる）であり、この擬似ランダム系列とは、例えば、スペクトラム拡散通信、白色雑音生成、暗号化、エラー訂正等に広く使われているものである。上記ＰＮ符号系列の生成にはＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）と称されるシフトレジスタが使用される。このシフトレジスタは、図３に示すような構成になっており、ＸＯＲゲート（又は、ＸＮＯＲゲート）５０によって帰還をかける構成になっている。
尚、このＬＦＳＲについては追って詳細に説明する。

図２に戻って検出ヘッド部２３側の構成をみてみると、まず、上記位相検出用リニアスケール３１に対応する位相検出用リニアスケール用光学検出器（ＣＭＯＳリニアアレイを使用したもの）３５と、ＰＮ符号系列アブソリュートリニアスケール３３に対応するＰＮ符号系列アブソリュートリニアスケール用光学検出器（ＣＭＯＳリニアアレイを使用したもの）３７が夫々設置されている。上記位相検出用リニアスケール３１と位相検出用リニアスケール用光学検出器３５とによって位相検出リニアスケール部を構成している。又、上記ＰＮ符号系列アブソリュートリニアスケール３３とＰＮ符号系列アブソリュートリニアスケール用光学検出器３７とによってアブソリュートリニアスケール部を構成している。

上記位相検出用リニアスケール用光学検出器３５とＰＮ符号系列アブソリュートリニアスケール用光学検出器３７は、例えば、図４及び図５に示すような状態で設置される。図４及び図５中符号３９はＬＥＤ光源であり、このＬＥＤ光源３９より位相検出用リニアスケール３１に対してＬＥＤ光を投光する。位相検出用リニアスケール３１にて反射した光は上記位相検出用リニアスケール用光学検出器３５によって受光される。これは、上記ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の場合も同様である。すなわち、ＬＥＤ光源３９よりＰＮ符号系列アブソリュートリニアスケール３３に対してＬＥＤ光が投光される。ＰＮ符号系列アブソリュートリニアスケール３３にて反射した光は上記ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７によって受光されることになる。
リニアスケールの反射率に応じて光学検出器に入光する光の強度が異なり、これによりスケールの信号を読むことができる。
因みに、スケールの低反射率領域３３ｂで反射される光強度は低く光学検出器では低強度と検出され、信号「０」を検出することができる。
図４の光学系では光学検出器上の信号ピッチはスケール上のピッチの約２倍に拡大されるが、図２の模式図ではわかり易くするためスケールと光学検出器上の信号は等倍で上下対応するように記載してある。

又、図２に示すように、上記検出ヘッド部２３には、位相演算器４１、絶対位置データ演算器４３、絶対位置データ構成器４５、トランシーバ４７が設置されている。又、上記コントローラ部２５には、トランシーバ４９、コントローラ５１が設置されている。又、上記絶対位置データ演算器４３では、ＬＦＳＲを介して合致する絶対位置を検出しているが、予め作成されている信号データと絶対位置の対応表より求めても良い。

そして、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７より出力された信号は絶対位置データ演算器４３に入力され、その絶対位置データ演算器４３においてアブソリュートビット単位の絶対位置が求められる。一方、位相検出用リニアスケール用光学検出器３５より出力された信号は位相演算器４１に入力され、その位相演算器４１によりアブソリュート１ビットを３６０度とした位相が演算され、さらに高分解能の情報が得られる。絶対位置データ構成器４５では、絶対位置データ演算器４３と位相演算器４１より求められた結果を結合して長ストロークで、且つ、高分解能の絶対位置データを演算・出力する。上記高分解能の絶対位置データはトランシーバ４７、トランシーバ４９を介してコントローラ５１に入力される。コントローラ５１はその入力した高分解能の絶対位置データに基づいて駆動モータ７を制御してスライダー２３を位置決めするものである。

尚、本実施の形態におけるアブソリュート型リニアエンコーダは、既に説明したように、位相検出用リニアスケール部とアブソリュートリニアスケール部の二つのエンコーダ機能を持っている。前述したように、本来アブソリュートリニアスケール部のみであっても必要な機能を得ることはできるが、アブソリュートリニアスケール部の長ストローク化と高分解能化で応答速度を上げ、且つ、低コスト化することは困難であった。そこで、本実施の形態の場合には、位相検出用リニアスケール部を設け、アブソリュート１ビットをさらに高分解能分割することにより、ややラフな幅のアブソリュートビットを用いることができ、それによって、高分解能、高応答速度で且つ低コストのアブソリュート型リニアエンンコーダを実現しているものである。
以上が本実施の形態によるアクチュエータ及びそこに使用されているアブソリュート型リニアエンコーダの概略の構成である。以下、各部の構成をその作用・効果を交えながら説明する。

前述したＬＦＳＲについて詳細に説明する。ＬＦＳＲは、図３に示されているように、１５個（０〜１４の１５ビット）のシフトレジスタによって構成されている。このような構成をなすＬＦＳＲにおいて、発生可能なＰＮ符号系列の周期長（ＰＮ符号系列長、Ｌ）は次の式（Ｉ）に示すようなものである。
Ｌ＝２^ｍ−１―――（Ｉ）
但し、
Ｌ：ＰＮ符号系列長
ｍ：ビット数（検出連続信号数）
である。
ＰＮ符号系列は二値「０／１（ここでは白黒）」の擬似ランダム系列の一つであって、比較的短い連続したｍ個の信号によって長大な信号周期（Ｌ）を得ることができる信号系列である。例えば、ｍ＝１５個であればＰＮ符号系列長（Ｌ）は、既に説明した式（Ｉ）によれば、次の式（ＩＩ）に示すようなものとなる。
Ｌ＝２^１５−１＝３２７６７―――（ＩＩ）
又、本実施の形態における上記ＬＦＳＲの場合には、前述したように、０ビットと１ビットの信号がＸＯＲゲート５０を介して１４ビットへフィードバックされるように構成されている。

図２に示した位相検出用リニアスケール３１は、既に説明したように、８０μｍピッチである。又、ＰＮ符号系列アブソリュートリニアスケール３３も１ビットが８０μｍであり、よって、ｍ＝１５でのＰＮ符号系列アブソリュートスケール３３のストローク（Ｓ）は次の式（ＩＩＩ）に示すようなものとなる。
Ｓ＝８０μｍ×３２７６７＝約２．６ｍ―――（ＩＩＩ）
尚、式（Ｉ）、（ＩＩ）から明らかなように、アブソリュートリニアスケール部側のＰＮ符号系列の上記検出連続信号数ｍを増加させることにより長いストロークが実現できる。

上記ＰＮ符号系列アブソリュートリニアスケール３３からの信号検出には、既に説明したように、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７を使用しているが、このＰＮ符号系列アブソリュートリニアスケール用光学検出器３７はストロークに対して必要なＰＮ符号系列ビット数以上の検出素子が必要となる。例えば、前記の例では、ストローク２．６ｍに対して１５ビットのＰＮ符号系列が必要であり、検出素子は１５個以上必要となる。このようにアブソリュート用検出器３７は多くの検出素子を必要とし、そのコンパクト化のためには専用の半導体ＩＣを開発して使用される。しかしながら、専用の半導体ＩＣは非常に高価という難点がある。一方ＣＭＯＳリニアアレイはチャージアンプにより出力を増大させることできるため受光面積を小さくしても容易に出力を確保でき信頼性が高く、又、小型で低コストである。そこで、本実施の形態の場合には、汎用のＣＭＯＳリニアアレイを用いることにより、コンパクト化と低コスト化を実現するようにしている。

上記ＣＭＯＳリニアアレイは、例えば、１２．５μｍピッチで５１２個の検出素子が並んでいる検出器であり、多くの検出素子を内蔵している。又、その信号出力は同時に行うことはできず１個ずつの信号出力となるため、例えば、５１２個の検出素子の信号出力を得ようとすると、略５００倍の時間を要することになり、よって、高速の信号出力が困難である難点がある。そこで、本実施の形態の場合には、連続的に（あるいは極めて短時間応答で）位置データを出力する方式ではなく、ある一定時間間隔（またはある応答時間）にて位置データを出力する方式を用いることにより、ある一定サンプリング時間内にてＣＭＯＳリニアアレイの検出素子の出力を得てエラーチェックや絶対位置データの演算等を行う方式を採用している。

例えば、ＣＭＯＳリニアアレイの検出素子１つ当りの出力が２００ｎｓｅｃ（５ＭＨｚ）であれば、全検出素子５１２個の出力を得るのに略１００μｓｅｃ（１０ＫＨｚ）要することになる。よって、他のロス時間を無視すると、この略１０ＫＨｚが最大応答周波数となり、高々１００Ｈｚ程度のアクチュエータの応答周波数に比べ十分高応答であり実用上問題ない。

又、位相検出用リニアスケール３１は、図２に示すように、ＰＮ符号系列アブソリュートリニアスケール３３の１ビットをさらに分割し高分解能を得るものであり、既に説明したように、ＰＮ符号系列アブソソリュートリニアスケール３３の１ビットに対して略１／２ビットの高反射率部３１ａと略１／２ビットの低反射率部３１ｂが対応する構成になっている。ＰＮ符号系列アブソリュートリニアスケール３３の１ビットを３６０度とした時、これら高反射率部３１ａ、低反射率部３１ｂよりの光反射強度が略正弦波１周期（３６０度）になるよう位相検出用リニアスケール用光学検出器３５によって検出する。

又、位相検出用リニアスケール用光学検出器３５においては少なくとも２個の検出素子が必要であり、互いに略９０度の位相差（アブソリュート１／４ビット相当）を持つものである。そして、９０度位相差を持つ２個の信号強度が得られれば、次の式（ＩＶ）、（Ｖ）に基づいて位相演算器４１によって位相が算出される。
ｔａｎθ＝ｓｉｎθ／ｃｏｓθ
＝ｓｉｎθ／ｓｉｎ（θ−９０°）―――（ＩＶ）
θ＝ａｒｃｔａｎ^-1θ ―――（Ｖ）

そして、アブソリュート１ビット内における位置が位相で求められる。アブソリュート１ビットで３６０度に相当するので、例えば、位相４５度が算出されたら、次の式（ＶＩ）に示すような位置となる。
８０μｍ×４５°／３６０°＝１０μｍ―――（ＶＩ）
つまり、アブソリュート１ビットの内側１０μｍの位置ということになる。このようにして位相検出用リニアスケール部を用いてややラフなアブソリュートスケール部の分解能を向上させることができるものである。

ところで、位相検出用リニアスケール用検出器３５においては、既に説明したように、少なくとも２個のお互いに略９０度位相差を持つ検出素子が必要であり、そのコンパクト化のためには専用の半導体ＩＣを開発し用いるのが一般的である。しかしながら、専用の半導体ＩＣは非常に高価という難点がある。そこで本実施の形態では、前述したＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の場合と同様に汎用のＣＭＯＳリニアアレイを用いることによってコンパクト化と低コスト化を実現している。ＣＭＯＳリニアアレイは、例えば、１２．５μｍピッチで５１２個の検出素子が並んでいる検出器であって多くの検出素子を内蔵しており、２個の略９０度位相差の検出素子のみではなく、２組の略９０度位相差を持つ検出素子を用いることができる。各組の検出素子は位相差が等しく（３６０度の整数倍）、１組に多くの検出素子を用いて平均化することによって信号出力の安定化を図ることができる。例えば、位相検出用リニアスケール３１のある箇所にゴミ付着等により信号出力が劣化してもより広い範囲にわたり平均化していればそのゴミの影響は軽微なものとすることができる。又、夫々の組と１８０°位相差を持つ検出素子を設けることにより、各信号出力との差動をとることができるので、信号出力の増大や外乱安定性を増加させることができる。

又、狭ピッチの多くの検出素子を内蔵しているので、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７との対応付けも容易にできる。ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の固定位置と位相検出用リニアスケール用光学検出器３５の固定位置が検出素子の実装ばらつきに起因してずれた場合には、位相検出用リニアスケール用光学検出器３５の選択する検出素子をずれ量だけずらして選択することによって調整することができる。例えば、選択する検出素子が何番目の出力かＦＰＧＡのソフトを書き替えてやれば良い。

前述したように、本実施の形態では、アブソリュートスケール部と位相用検出用スケール部との２つのスケール部を用いることで、ややラフな幅のアブソリュートビットを用いて適度なＰＮ符号系列ビット数にて長ストロークを実現すると共に、位相検出用スケール部によりアブソリュート１ビットを更に分割演算し高分解能も実現している。
これらを低コストかつコンパクトに実現するために、各検出器、すなわち、位相検出用リニアスケール用光学検出器３５とＰＮ符号系列アブソリュートリニアスケール用光学検出器３７としてＣＭＯＳリニアアレイを使用している。前記したようにＣＭＯＳリニアアレイは多くの検出素子を内蔵していて高速での信号出力は困難である。そこであるサンプリング時間内にて検出素子の出力を得て絶対位置データ演算等を行う方式を用いることにより、低コストでかつコンパクトでありながら適度な応答周波数を確保している。

したがって、図２に示す絶対位置データ構成器４５からの出力は連続的ではなくあるサンプリング時間で更新される間欠的なものとなっている。よって、絶対位置データ構成器４５より受信したデータをコントローラ５１側に送信するトランシーバ４７は適度な送信ビットレートで十分であり、省配線化できるシリアル通信用トランシーバが望ましい。

さて、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子がアブソリュートビットの「０／１」界面に対応する位置にいる時は、その検出素子は「０／１」の判定が不安定となる。この不安定なビットデータを読み込めば正しい絶対位置は求められず、エンコーダとしての機能を果たせない。そこで、アブソリュート１ビットに対してお互いに位相差をもつ複数（複数組）の検出素子を対応させれば、最悪１個（１組）の検出素子が「０／１」界面にきても、その時他の検出素子は「０／１」界面にはなく、よって、正しい信号の検出ができることになる。

図６はこの１例を示したものである。
以下、図６〜図１０を使用した説明においては、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子に符号３７-１〜３７−ｎを付して示すと共に、位相検出用リニアスケール用光学検出器３５の検出素子に符号３５-１〜３５−ｎを付して説明する。
図６（ａ）において、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子３７−２は「０／１」界面にあって不安定であるが、この時検出素子３７−２と位相差を持つ別の検出素子３７−１を同時に使用していればその検出素子３７−１を選択することにより安定的なアブソリュート信号の検出が可能になる。

因みに、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７は同時に多数のアブソリュートビットを読む必要があり、さらに上記不具合である不安定なビットデータの読み込みをなくすためには、１ビット当たり複数の検出素子が必要である。本実施の形態では、そのような点を考慮して、専用のＩＣではなく、コンパクトであって且つ低コスト化に適した汎用のＣＭＯＳリニアアレイを使用しているものである。

又、アブソリュートビット１ビットに複数（複数組）の検出素子を割り当てたとしても、どの組の検出素子が正しいか否か選択する必要性が出てくる。それを行う一つの方法としては、全ての組のデータから全ての絶対位置を演算して多数決で決める方法がある。この場合、最悪パターンでは２つ（又は２組）の検出素子が「０／１」界面に来る可能性があるので、他に少なくとも３個（３組）の検出素子が正しい絶対位置を示さなければならず、結局合計少なくとも５個（５組）の検出素子が必要となる。
尚、この場合１ビットに５個の検出素子を用いるが、他のビットの検出にも使用される検出素子（組）が１個あり、１ビット当りでは４個（組）の検出素子が対応することになる。

図６（ｂ）はこの１例を示したものであり、検出素子３７−１及び３７−５は「０／１」界面にあり不安定であるが、検出素子３７−２、３７−３、３７−４は「０／１」界面から離れており安定な信号検出が期待できる。よって、検出素子３７−２、３７−３、３７−４を用いて演算した絶対位置は正しいことが期待される。しかしながら、図６（ｂ）に示す例の場合でも、検出素子３７−３が「０／１」界面に来た時には、検出素子３７−１、３７−２が「１」を検出し、検出素子３７−４、３７−５が「０」を検出することになり、多数決では「２：２」で同点となることがある。そのような場合には、夫々の絶対位置の差が「１」であれば両者とも正しく、丁度「０／１」界面を跨いだ状態にいると判定することができる。

この例のように、多数の絶対位置演算を行う必要がある場合はその演算を略同時に行うことにより演算時間の短縮化を図ることができ、アブソリュートエンコーダとしての応答速度を向上させることができる。例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等で並列処理を行うことで実現できる。
因みに、図２に示した本実施の形態では、位相演算器４１、絶対位置データ演算器４３、絶対位置データ構成器４５等は同様にＦＰＧＡ内にて構成されている。

次に、より少ない検出素子数で所望の検出を行う方法を考えてみる。まず、アブソリュート信号１ビットに最小２個（組）の検出素子の場合を考えてみる。２個（組）の検出素子の内の何れが正しいか判定する方法の１つは、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行い、エラー検出された信号（組）は「不安定」であると判定し、それ以外のエラーの検出されなかった信号（組）を正しい信号であると選択することが考えられる。

又、ＰＮ符号系列の特定ビットの排他的論理和が「０」とは、図３に示した１５ビットのＰＮ符号系列では０ビット、１ビットと１５ビットの排他的論理和は常に「０」でなければならないので、もしその排他的論理和が「１」であれば「エラーあり」と判定される。この方法は３ビットの内１ビットのみエラーのときは検出できるが、２ビットのエラーを含むとエラー検出できない。そこで他の方法との併用が望ましい。

図７に示す場合は、検出素子３７−１に注目し、検出素子３７−２が３７−１より位相が進んでいる場合である。図７（ａ）に示す配置では、検出素子３７−２が不安定であり検出素子３７−１を選択すればよい。これに対して、図７（ｂ）に示す配置では、検出素子３７−１が不安定であり検出素子３７−２を選択する必要がある。

又、図８に示す場合には、検出素子３７−１又は検出素子３７−２が「０／１」界面近傍に有るか否かの判定は次のようにして行う。図８に示す場合には、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子３７−１、３７−２とは別に、位相検出用リニアスケール用光学検出器３５の検出素子３５−１、３５−２を設置している。
尚、図８において、ＰＮ符号系列アブソリュートリニアスケール３３の１ビット（図中信号１）の図中左端を位相０°、右端を３６０°としたとき、位相検出用リニアスケール３１は図中着色部と無着色部がそれらに対応することになる。

又、アブソリュート１ビットを３６０°位相とした時、位相検出用リニアスケール用光学検出器３５の検出素子３５−２は検出素子３５−１より９０°進んでおり、検出素子３５−１の出力がｓｉｎθ、検出素子３５−２の出力がｃｏｓθに相当し、先に示した式（ＩＶ）及び（Ｖ）により位相を演算により求めることができる。又、この例ではＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子３７−１がアブソリュートビットの端にいる時、位相は０°となるよう配置されている。したがって、この場合検出素子３７−１が「０／１」界面近傍にいる場合の位相は０°（又は３６０°）近傍となる。よって、検出素子３７−１の位相が０°（又は３６０°）近傍でなければ検出素子３７−１の信号組を「安定」と判定できる。逆に、検出素子３７−１の位相が０°（又は３６０°）近傍であれば、検出素子３７−１は「不安定」のため、検出素子３７−２の組を「安定」と判定すれば良いことになる。

又、この例では位置の基準は検出素子３７−１であるので、検出素子３７−２の信号組を選択した場合には、位置情報としては検出素子３７−１基準に戻す必要がある。すなわち、この例では検出素子３７−２は検出素子３７−１より１８０°弱進んでいるので、検出素子３７−１の位相が０°を超えていれば検出素子３７−１と検出素子３７−２とは同一アブソリュートビットであるが、位相が３６０°未満であれば、検出素子３７−１は検出素子３７−２より１ビット少ないアブソリュートビットカウントとなる。

図８で例示すると、検出素子３７−１が「０／１」界面で右よりであれば、検出素子３７−１、３７−２共に同一のアブソリュートビットカウントになるが、もし検出素子３７−１が「０／１」界面で左よりであれば、検出素子３７−１と検出素子３７−２とは「０／１」界面を挟んで異なるアブソリュートビットカウントとなる。以上例示したように、ＰＮ符号系列アブソリュートリニアスケール用光学検出器３７の検出素子３７-１、３７−２に対応する位相検出手段、すなわち、位相検出用リニアスケール用光学検出器３５の検出素子３５−１、３５−２を設け、位相により安定なアブソリュート信号組を判定することができる。
尚、図８は一部しか図示されていないが、１５ビットのＰＮ符号系列であれば、検出素子３７−１と位相差３６０°を持つ１５個以上の検出素子からなる検出素子組と検出素子３７−２と位相差３６０°を持つ１５個以上の検出素子からなる検出素子組との２組から成っており、２組のアブソリュート信号組を得ることができる。

尚、図８では検出素子３７−２の位相が検出素子３７−１より進んでいたが、逆に位相が遅れていても同様である。又、位相検出手段は検出素子３７−１基準の１個であったが、複数基準、例えば、検出素子３７−２基準のものを設けて夫々の安定性を夫々の位相から判定しても良い。又、図８には図示していないが、位相用検出素子、すなわち、位相検出用リニアスケール用光学検出器３５の検出素子３５−１、３５−２の出力を大きく安定化させるために、位相差略１８０°の検出信号との差動をとるための差動検出用検出素子や、より位相検出を安定化するために位相差３６０°の検出素子を用い平均化するための平均化検出用検出素子等を必要に応じて使用しても良い。又、ＣＭＯＳリニアアレイを用いることでこれらの検出素子を容易に増加させて位相検出信号の安定化が可能となる。又、アブソリュート用検出素子でも同様に位相差３６０°の検出素子との差動検出により信号出力の増大が図られる。

又、アブソリュート信号１ビットに最小３個（組）の検出素子の信号が得られれば、その略位相中心の検出信号が正しいか否かの判断が可能であり、その検出素子は上記２検出素子の時のように隣接ビットへ移り、絶対位置のカウントが変化することもない。すなわち、各検出素子は隣接の検出素子との位相差を略１８０°の位置とし、正しい検出素子（組）を選択すればよい。
尚、この場合１ビットに３個の検出素子を用いるが、他のビットの検出にも使用される検出素子（組）が１個あり、１ビット当りでは２個（組）の検出素子が対応する。

既に説明した図６（ｂ）に示すように、最悪パターンでは両端の２個（組）の検出素子３７−１、３７−５が「０／１」界面にあり、真ん中の検出素子のみが正しい（安定した）信号を得られる。例えば、図６（ｂ）において、検出素子３７−２及び３７−４を取り去り、検出素子３７−１、３７−３、３７−５を用いる例がこれに相当する。アブソリュート信号１ビット当たり最小３個の検出信号の何れが正しいかを判定する方法の１つは、前記した特定ビットの排他的論理和「０」を用いる。すなわち、ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行い、エラー検出された信号（組）は「不安定」と判定し、それ以外のエラーの検出されなかった信号（組）を正しい信号と選択する。

ＰＮ符号系列の特定ビットの排他的論理和が「０」とは、図３に示した１５ビットのＰＮ符号系列では０ビット、１ビットと１５ビットの排他的論理和は常に「０」でなければならないので、もしその排他的論理和が「１」であれば「エラー有り」と判定される。この方法は３ビットの内１ビットのみエラーのときは検出できるが、２ビットのエラーを含むとエラー検出できない。そこで他の方法と併用が望ましい。

他の１つの方法は、アブソリュート信号１ビット当り、３組、５組、７組・・・の少なくとも３組であって且つ奇数組の検出信号にて、中央部検出素子の信号組に対する１ビット長内の信号対称性の良い信号組を「安定」と判定するものである。これを図９、図１０に示した例を用いて詳細に説明する。図９に示した例は、アブソリュート信号１の１ビット信号の左右に「０／１」界面がある例であり、隣接の検出素子との位相差を略１８０°とした３個の検出素子３７−１、３７−２、３７−３を例示している。
尚、図示していないが位相差略１８０°間隔で検出素子が必要なビット長の長さ配置されており、図示する検出素子３７−１、３７−２、３７−３は夫々位相差略３６０°間隔で必要なビット数分の検出素子配列の内の１つである。よって、検出素子３７−１、３７−２、３７−３は３個ではなく正確には３組である。

図９に示した例は、検出素子３７−１、３７−３が「０／１」界面近傍にある時の検出素子の「０／１」出力を示すものである。図９（ａ）は信号１のビット幅がやや広い場合で何れの検出素子３７−１、３７−２、３７−３も「１」を出力し、図９（ｄ）は逆に信号「１」のビット幅がやや狭い場合で、両端の検出素子３７−１、３７−３は「０」を出力し、図９（ｂ）は信号「１」が図上でやや左に位置している時で右側の検出素子３７−３が「０」を出力し、そして、図９（ｃ）では信号「１」が上でやや右に位置している時で左側の検出素子３７−１が「０」を出力している。今、中心の検出素子３７−２に注目すると、検出素子３７−２にとって最も安定した信号出力が得られるのは、検出素子３７−２が検出信号「１」の中心に近い図９（ａ）、（ｄ）の場合である。したがって、この図９（ａ）、（ｄ）のパターンをより多く含む時に、検出素子３７−２をより安定な検出素子（組）として選択すれば良いことになる。図９（ａ）、（ｄ）は中心の検出素子３７−２に対して「１１１」、「０１０」とその符号配列の対称性が良い状態である。一方、検出素子３７−２が信号「１」の中心からずれる図９（ｂ）、（ｃ）のケースでは「１１０」、「０１１」とその符号配列の対称性が悪い状態である。

一方、図１０に示した例は、図９において信号が反転（１-→０、０→１）した例である。図１０より明瞭にわかるように、図９と同様に、図１０（ａ）、図１０（ｄ）の符号配列の対称性の良いときに、検出素子３７−２は信号「０」のより中央近傍にあり安定した信号出力を得ることができる。
以上詳細に例示したように、中央部検出素子の信号組に対する１ビット長内の信号対称性の良い信号組を安定と判定することができる。

ＰＮ符号系列アブソリュートリニアスケール３３においてはその符号系列が擬似ランダム信号に用いられるようにランダム性が高く、１ビットのエラーでも大きな位置誤差を生じる可能性が高い。信号エラーを生じないような信号検出系、伝送系などの改善は勿論必要であるが、エラー検出は重要である。
このエラー検出方法の一例について説明する。図３に示したＰＮ符号系列の生成に用いるＬＦＳＲ（ｌｉｎｅａｒ ｆｅｅｄｂａｃｋ ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）より明らかなように、このｍ＝１５の系列では０ビットと１ビットの排他的論理和（ＸＯＲ）をとり（ＸＯＲゲート５０を通り）、１４ビットにフィードバックするように構成されているので、０ビットと１ビットと１５ビットの排他的論理和がいつも「０」となる。この原理を利用してエラー判定を行うことができる。
但し、０ビットから１４ビットまでの全ビットに関してこのチェックを実施する必要がある。そのためにはこの１５ビットのＰＮ符号系列では１ビットずつずらして１４回行う必要があり０〜２８ビットまでの信号を検出する必要がある。このように多数の信号検出が必要であるので、検出素子を多数内蔵したＣＭＯＳリニアアレイを用いるのがコンパクトでかつコスト上有利である。

又、ＣＭＯＳリニアアレイからシリアルに出力される信号をＦＰＧＡのシフトレジスタに次々送り込むことによりエラーチェックを実行すれば、高速にエラーチェックすることもできる。まずはこの特定ビットの排他的論理和が「０」によるエラーチェックが便利であるが、このチェック方法は１ビットのエラーは検出できるものの２ビットのエラーは検出できない。例えば０ビットと１ビットがいずれもエラーで、１５ビットは正しい値であれば排他的論理和は「０」になりエラー検出はできない。すなわち、この方法は３ビットの内１ビットのみエラーのときは検出できるが、２ビットのエラーを含むとエラー検出を行うことができない。そこで、他の方法との併用が必要となる。

特定ビットの排他的論理和によるエラー検出のみでは完全にエラーを排除することはできないので、それと併用してエラーの 確率を下げられる一つの方法を説明する。例えば、いま最大ストロークが４ｍのエンコーダであればＰＮ符号系列アブソリュートリニアスケール３３の１ビットが８０μｍであれば、次の式（ＶＩＩ）に示すようなものとなり、１６ビットのＰＮ符号系列で十分である。
８０μｍ×（２^１６−１）＝５．２４ｍ―――（ＶＩＩ）
しかしながら、今１８ビットのＰＮ符号系列を用いると、そのストロークは次の式（ＶＩＩＩ）に示すようなものとなる。
８０μｍ×（２^１８−１）＝２０．９０ｍ―――（ＶＩＩＩ）
ＰＮ符号系列は擬似ランダム信号に用いられるようにそのランダム性は高いので、必要な４ｍストローク内のビットパターンはストローク約２０ｍの１８ビットパターンの全体にわたって分散しているので、万一エラーを含むビットパターンであってもストローク４ｍ内のビットパターンである確率は次の式（ＩＸ）に示すようなものとなり、略８０％のエラーは除去できる。
４ｍ／２０ｍ＝１／５―――（ＩＸ）

このように、ストロークに対するＰＮ符号必要ビット数より多いビット数のＰＮ符号系列を用いることにより、求められた位置がストロークの範囲外の場合、それをエラーとして取り除くことができる。この方法は、他に位置に関する情報のない時、すなわち、電源立上げ直後とかリセット時にも適用できる優れた方法であると考えられるが、別に位置情報があればもっと高い確率でエラー除去できる方法がある。以下その方法を説明する。

前回得られた絶対位置と前回からの経過時間が確認できていれば、アブソリュートリニアエンコーダ可動部の最大速度あるいは最大加速度より移動可能範囲が限定される。例えば、最大速度４ｍ／ｓで、経過時間１ｍｓであれば移動可能距離は±４ｍｍである。前記の１８ビットＰＮ符号系列では約２０ｍのストロークを表すことができるので、移動可能距離±４ｍｍは次の式（Ｘ）に示すようなものとなり、９９．９６％ののエラー除去ができる。
８ｍｍ／２０ｍ＝４／１００００―――（Ｘ）
このように前回得られたエラーでない正しい絶対位置から、ある所定時間後に絶対値の演算又は検出を実施し、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離を越えているか否かでエラー検出することができる。

上記方法を用いると高速で絶対位置を演算又は検出することができる。例えば、最大速度４ｍ／ｓで、経過時間１ｍｓであれば移動可能距離は±４ｍｍであり、前回の位置（１ｍｓ前）が確認できているので、その位置の前後４ｍｍのみの絶対位置の演算又は検出するのみで十分である。前後４ｍｍ、すなわち、８ｍｍの範囲内での演算は次の式（ＸＩ）に示すようなものとなる。
８ｍｍ／８０μｍ＝１００回―――（ＸＩ）
そして、ＬＦＳＲシフトレジスタのクロックを５ＭＨｚで廻すと２０μｓｅｃ以内で演算できることになり非常に高速化できる。
因みに、ＬＦＳＲの各シフトレジスタに前回位置に対応するビットデータを与えたＬＦＳＲシフトレジスタを２個用意し、ＬＦＳＲシフトレジスタを正逆２方向に同時に廻すとさらに１／２の時間で絶対位置を演算することができる。

又、絶対位置と対応するＰＮ符号系列ビットパターンのテーブル（表）から合致するパターンを検出する場合も同様に１００個のパターンと比較照合するだけであるので、非常に短時間で検出できる。すなわち、この方法を用いない時は４ｍの領域全てで演算又は検出を行わなければならず、５００倍（＝４ｍ／８ｍｍ）程度の長時間を要するが、上記方法を用いることによって非常に短時間で絶対位置を求めることができる。よって、前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算又は検出を実施し、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離の範囲内で絶対位置を演算又は見つけ出すことにより絶対位置の演算又は検出を高速化できる。

次に、図１１を参照して本発明の第２の実施の形態を説明する。前記第１の実施の形態で説明したように、ＣＭＯＳリニアアレイは、例えば、１２．５μｍピッチで５１２個の検出素子が並んでいる検出器である。又、それら５１２個の検出素子からの信号出力は同時に行うことはできず、検出素子１つずつの信号出力となる。例えば、５１２個の検出素子の信号出力を得るためには略５００倍の時間を要してしまうことになり、その結果、高速の信号出力が困難であるという欠点があった。

そこで、この第２の実施の形態よるアブソリュート型リニアエンコーダの場合には、連続的に（或いは極めて短時間応答で）位置データを出力する方式ではなく、ある一定時間間隔（又はある応答時間）にて位置データを出力する方式を用いるようにしており、ある一定サンプリング時間内にてＣＭＯＳリニアアレイの検出素子の出力を得て、エラーチェックや絶対位置データの演算等を行う方式を用いるものである。

例えば、ＣＭＯＳリニアアレイの検出素子１つ当りの出力が２００ｎｓｅｃ（５ＭＨｚ）であれば、全検出素子５１２個の出力を得るのに略１００μｓｅｃ（１０ＫＨｚ）要することになる。よって、他のロス時間を無視すると、この略１０ＫＨｚが最大応答周波数となり、高々１００Ｈｚ程度のアクチュエータの応答周波数に比べ十分高応答であり実用上問題ない。しかしながら、より高精度の位置決めが必要な場合には、上記の遅れが原因して位置決め制御性能が低下してしまうことが懸念され、遅延のない又は遅延の少ない位置データの出力が求められることになる。
例えば、センサー信号取得から位置演算まで１００μｓｅｃ必要とする場合、通信による遅延を「０」としても、出力する位置データは１００μｓｅｃ時間前のデータである。 すなわち、この場合コントローラが得た位置データは１００μｓｅｃ前のスライダ３の位置データであり、現在スライダ３はどの位置にいるかは厳密には判らない。

そこで、この第２の実施の形態では、検出器から得られた信号の演算により求められた位置情報に基づき、現在位置の推測演算を行うようにしており、それによって、遅延の殆どない位置情報を出力することができるものである。例えば、位置推測範囲及び近傍では短時間のため「速度一定」と見なせる場合には、演算により求められた位置Ｐ（０）と前回の演算により得られた位置との演算により求められた速度情報Ｖ（０）とを用いて、ｔ時間後の位置Ｐ（ｔ）が次の式（ＸＩＩ）により推測演算される。
Ｐ（ｔ）＝Ｐ（０） + Ｖ（０）＊ｔ―――（ＸＩＩ）
但し、
Ｐ（ｔ）：ｔ時間後の位置
Ｐ（０）：演算により求められた位置
Ｖ（０）：演算より求められた速度
ｔ ：時間
尚、上記位置Ｐ（ｔ）は検出器によって信号を取得した時刻から経過時間（ｔ）後の推測位置である。
例えば、センサー信号取得から位置演算まで１００μｓｅｃ必要とする場合、位置情報が得られるまで１００μｓｅｃの遅れがあるので、その位置演算が終わった時点での位置は、経過時間；ｔ＝１００μｓｅｃであるので、Ｐ（１００μｓｅｃ）となる。

この式（ＸＩＩ）の場合、推測演算は簡易であるが、速度変動が大きいと誤差は大きくなってしまう。ところが、スライダ３の位置は機械的な移動であるので、応答は比較的遅く、短時間では「加速度一定」又は「加速度変化一定」と見なしても良いと考えられる。それらを考慮した推測式を次の式（ＸＩＩＩ）、（ＸＩＶ）に夫々示す。 「速度一定」の時は速度Ｖ（０）だけで十分であったが、さらに加速度（α）や加速度変化（Δα）を前回までの位置と位置Ｐ（０）との演算により求め、それらを用いることにより推測誤差を減らすことができるものである。
尚、式（ＸＩＩＩ）は「加速度一定」と見なせる場合で、式（ＸＩＶ）は加速度変化も考慮した「加速度変化一定」と見なせる場合である。
Ｐ（ｔ）＝Ｐ（０）+｛Ｖ（０）+α*ｔ｝＊ｔ―――（ＸＩＩＩ）
Ｐ（ｔ）＝Ｐ（０）+｛Ｖ（０）+｛α（０）＋Δα＊ｔ｝*ｔ｝＊ｔ ―――（ＸＩＶ）
但し、
α、α（０）：演算により求められた加速度
Δα：演算により求められた加速度変化

位置推測と実際の位置との比較をシュミュレーションで求めた例を、表１と図１１に示す。表１は、実際のデータ、速度一定と仮定した場合のデータ、加速度一定と仮定した場合のデータ、加速度変化一定とした場合のデータを夫々表示したものである。又、図１１は、横軸に時間をとり縦軸に位置をとって、実際のデータ（図中○印）、速度一定と仮定した場合のデータ（図中■印で示す）、加速度一定と仮定した場合のデータ（図中△印で示す）、加速度変化一定とした場合のデータ（図中×印で示す）を夫々表示したものである。実際のデータ、加速度一定と仮定した場合のデータ、加速度変化一定とした場合のデータについては、略一致している。一方、速度一定と仮定した場合のデータは実際のデータとの間に誤差がある。
尚、このシミュレーションでは時間「０」の時の速度＝０．０１［ｍ／ｓ]、加速度＝３０［ｍ／ｓ^２]、加速度変化＝３０００［ｍ／Ｓ^３]にて計算した結果である。

表１及び図１１に示すように、「加速度一定」と「加速度変化一定」による推測位置は実際の位置とよく一致しているが、「速度一定」による推測位置は誤差が生じている。これらの結果によれば、「速度一定」でも一定の効果を奏することはできるが、「加速度一定」又は「加速度変化一定」による推測演算の方がより好ましい。

以上この第２の実施の形態によると、前記第１の実施の形態による効果と同様の効果を奏することができることはもとより、検出器から得られた信号の演算により求められた位置情報に基づき、現在位置の推測演算を行うことで、遅延なし又は少ない遅延にて位置情報を出力することができるエンコーダを実現できる。
尚、この第２の実施の形態の内容は、アブソリュート型リニアエンコーダへの適用に有効なだけではなく、遅延が問題となるインクリメンタルエンコーダを含む全てのエンコーダに有効なものである。

尚、本発明は前記第１、第２の実施の形態に限定されるものではない。
例えば、検出連続信号数ｍはここでは主に１５を用いたが、アブソリュートリニアエンコーダの必要な分解能およびストロークで最適なｍの値は変わってくる。例えば、より長いストロークではｍ＝１６〜１８が適している場合もある。
又、本実施例ではＣＭＯＳリニアアレイを用いた実施例を挙げて説明したが、例えば、ＣＣＤリニアアレイ等を用いてもコストは高くつくが、同様の効果は期待できる。
又、スケール及び検出器は光学式のものを用いた例を挙げたが、ＰＮ符号系列を用いる磁気式あるいは静電式など他方式でも同様に本発明を適用できることは言うまでもない。

本発明は、例えば、アブソリュート型リニアエンコーダとリニアエンコーダとそれらアブソリュート型リニアエンコーダ又はリニアエンコーダを使用したアクチュエータに係り、特に、装置のコンパクト化が容易であって信頼性が高く、且つ、低コスト化できるように工夫したものに関し、例えば、精密位置決めシステムに好適である。

１ ハウジング
３ スライダ
５ ボールネジ
７ 駆動モータ
９ ガイド
１１ ガイド
２１ リニアスケール部
２３ 検出ヘッド部
２５ コントローラ部
３１ 位相検出用リニアスケール
３３ アブソリュートリニアスケール
３５ 位相検出用リニアスケール用光学検出器（位相検出用リニアスケール用検出器）
３７ アブソリュートリニアスケール用光学検出器（アブソリュートリニアスケール
用検出器）
４１ 位相演算器
４３ 絶対位置データ演算器
４５ 絶対位置データ構成器
４７ トランシーバ
４９ トランシーバ
５１ コントローラ

Claims (19)

1. 位相検出用リニアスケールと位相検出用リニアスケール用検出器を主構成とする位相検出用リニアスケール部と、
   ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、
   を主な構成とすることを特徴とするアブソリュート型リニアエンコーダ。
2. 請求項１記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
3. 請求項１記載のアブソリュート型リニアエンコーダにおいて、
   上記位相検出用リニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
4. 請求項１記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール部からの検出信号を用いて演算された位置情報と上記位相検出用リニアスケール部からの検出信号を用いて演算された位置情報を結合した結合位置情報を間欠的に送信することを特徴とするアブソリュート型リニアエンコーダ。
5. 互いに位相差を持つ複数組のアブソリュート検出素子を用いることによって非繰返し信号であるアブソリュート信号を安定的に検出するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
6. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュート検出素子はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
7. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
   ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行い、エラーの検出された信号組は「不安定」であると判定するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
8. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
   アブソリュート信号１ビット当り少なくとも３個の検出素子分の信号を用い、その組の信号検出が安定か否か判定するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
9. 請求項８記載のアブソリュート型リニアエンコーダにおいて、
   アブソリュート信号１ビット長当り少なくとも３組の検出素子の信号にて、中央部検出素子の信号組に対する１ビット長内の信号対称性のより良い信号組を安定と判定するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
10. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
    アブソリュート信号１ビット当りに少なくとも５個の検出素子分の信号を用い、全ての検出素子組による絶対位置を演算しその多数決で正しい絶対位置を求めるようにしたことを特徴とするアブソリュート型リニアエンコーダ。
11. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
    検出素子に対応する位相検出手段を設け、位相により安定なアブソリュート信号組を判定するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
12. 請求項５記載のアブソリュート型リニアエンコーダにおいて、
    検出器上においてある位相差分だけ離間した複数の信号組にて略同時に絶対値の演算を行うようにしたことを特徴とするアブソリュート型リニアエンコーダ。
13. ＰＮ符号系列アブソリュートリニアスケールとＣＭＯＳリニアアレイを用いたＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアエンコーダにおいて、
    ＰＮ符号系列の特定ビットの排他的論理和が「０」であることを用いて全ビットのエラーチェックを行うようにしたことを特徴とするアブソリュート型リニアエンコーダ。
14. ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、
    ストロークに対するＰＮ符号必要ビット数より多いビット数のＰＮ符号系列を用いることにより、ストローク範囲外の演算または検出結果をエラーとして判定するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
15. ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュートエンコーダにおいて、
    前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算又は検出を実施し、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離を越えているか否かでエラー検出するようにしたことを特徴とするアブソリュート型リニアエンコーダ。
16. ＰＮ符号系列アブソリュートリニアスケールとＰＮ符号系列アブソリュートリニアスケール用検出器を主構成とするアブソリュート型リニアエンコーダにおいて、
    前回得られたエラーではない正しい絶対位置から、ある所定時間後に絶対位置の演算または検出を行い、前回位置との距離が最大速度や最大加速度等で限定される所定時間内に動くことの可能な距離の範囲内で絶対位置を演算または見つけ出すことにより絶対位置の演算又は検出を高速化できるようにしたことを特徴とするアブソリュート型リニアエンコーダ。
17. 検出信号を用いて演算された位置情報に基づいて現在位置の推測演算を行い、遅延なし又は少ない遅延にて位置情報を出力するようにしたことを特徴とするリニアエンコーダ。
18. 請求項１７記載のリニアエンコーダにおいて、
    位置推測範囲及び近傍において加速度又は加速度変化が一定であるとして推測演算を行うようにしたことを特徴とするリニアエンコーダ。
19. 請求項１〜請求項１８の何れかに記載のアブソリュート型リニアエンコーダ又はリニアエンコーダを用いたことを特徴とするアクチュエータ。
    

Images