JP2010205799A - 二層めっき基板とその製造方法 - Google Patents
二層めっき基板とその製造方法 Download PDFInfo
- Publication number
- JP2010205799A JP2010205799A JP2009047252A JP2009047252A JP2010205799A JP 2010205799 A JP2010205799 A JP 2010205799A JP 2009047252 A JP2009047252 A JP 2009047252A JP 2009047252 A JP2009047252 A JP 2009047252A JP 2010205799 A JP2010205799 A JP 2010205799A
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- layer
- film
- plating film
- current density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【解決手段】絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、且つ前記銅めっき皮膜の表面上に存在する直径5μm以上(又は基部面積が19.6μm2以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm2)以下であることを特徴とする二層めっき基板。
【選択図】 図1
Description
この二層基板は、銅箔表面にポリアミド樹脂を塗布し、乾燥し、熱硬化させてポリアミド樹脂をポリイミド樹脂にして製造されるものと、非導電性基材表面に乾式めっき法、あるいは無電解めっき法により導電性を有する極薄のシード層を設け、そのシード層を介して非導電性基材上に電気銅めっき法により導電層としての銅層を設けて形成するものとがあり、後者を二層めっき基板と称している。
この方法は、ニッケルなどの銅層密着用下地金属層とその上層の薄い銅層から構成される金属層を絶縁体表面に形成したフレキシブル基板(二層めっき基板)の金属表面全体に無電解めっき用触媒を付与し、次いで無電解めっき法によって厚さ0.01μm以上の無電解銅めっき皮膜を前記金属層表面に形成するものである。これにより、銅箔や接着剤を使用せずに、5μm程度の厚さの銅導体層を形成する工程からなるピンホールの無いフレキシブル基板(二層めっき基板)を得ることが可能としている。
なお、この特許文献2には、本めっき処理に用いる本めっき液中における銅の濃度は、特に限定されないが、15〜30[g/リットル]、硫酸の濃度は、特に限定されないが、175〜200[g/リットル]であるのが好ましいとしている。このような条件下で、厚み0.01〜0.5[μm]で、ボイド等の欠陥の少ないめっき製品を提供することが記載されている。
図1(a)は本発明の二層めっき基板の断面図を示すもので、図1(b)は従来の二層めっき基板の断面図を示したものである。
図1において、10、11は二層めっき基板、1はフィルム状基材で、一般にポリイミドフィルムを用いる。1aはフィルム基材に導電性を付与する銅シード層、2は三層構造の銅めっき皮膜で、2aは第一層銅めっき膜、2bは第二層銅めっき層、2cは第三層銅めっき膜、5は従来の一層からなる銅めっき皮膜である。
このような凸状欠陥、凹状欠陥の数が電流密度によって大きく影響を受けるのは、低電流密度領域では電解めっき液中に添加されているブライトナーの効果が強く発現し凹状欠陥が抑制されるが、レベラーの効果が弱いため凸状欠陥が優勢の皮膜として成長する。一方、高電流密度領域ではめっき液中に添加されているレベラーの効果が強く発現し凸状欠陥が抑制されるがブライトナーの効果が弱いため凹状欠陥が優勢の皮膜として成長するからである。
ここで、凸状欠陥及び凹状欠陥のサイズを直径5μm以上(又は欠陥基部面積が19.6μm2以上)と規定した理由は、配線加工上障害となる欠陥直径および実体顕微鏡を用いて検出できる欠陥直径が5μm以上であることによるものである。
なお、欠陥基部面積とは、銅めっき皮膜表面に平行な面への凹状欠陥或いは凸状欠陥を投影した時の投影面積である。
この第二層銅めっき膜の膜厚範囲は、これ以上薄くしても厚くしても本発明の効果である欠陥抑制効果が発現し難くなるためである。
第一層銅めっき膜及び第三層銅めっき膜の膜厚をそれぞれ1〜8.5μmとしたのは、それらの膜厚が1μm未満或いは8.5μmを超えると、第二層銅めっき膜で抑制すべき欠陥が小さ過ぎたり大き過ぎたりすることにより、第二層銅めっき膜が連続して形成されて介在することによる欠陥抑制効果が発現し難くなるためである。
なお、本発明において、銅めっき皮膜を三層構造としたのは、これを超えて層数を増やすことは、かえって凸条欠陥と凹条欠陥の発生を抑制するのに困難となるからである。
本例では長尺のシート状絶縁性フィルムを供給するフィルム供給装置と、銅めっき皮膜が設けられた二層めっき基板をリールに巻き取る基板巻き取り装置と、これらの間に設けられる、銅めっき皮膜を形成する表面処理装置から構成される連続走行めっき装置を用いる。
表面処理装置は、添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を貯留し、三層の銅めっき膜を形成するための3種類の電流密度の電流を供給する3区分された電極が順に備えられている表面処理槽を備え、その表面処理槽内をシート状の絶縁性フィルムを連続走行させながら導電性が付与された表面(導電面と称す)を有する絶縁性フィルムの導電面に三層構造からなる膜厚2.5μm以上、10μm以下の銅めっき皮膜を電解銅めっきにより形成するものである。
シート状の絶縁性フィルムをいったん電解銅めっき液から取り出し、再度電解銅めっき液に浸漬する場合、通常、表面の清浄を目的に浸漬する前にシート状の絶縁性フィルムの銅めっき被膜表面を水洗しなければならず、これにより銅めっき皮膜表面に付着しているブライトナーやレベラーといった添加剤を洗い落としてしまうことになる。
本発明の効果は、通電中に電着面に常に添加剤が付着、あるいは吸着されていることにより発揮されるものであり、銅めっき皮膜表面に付着、あるいは吸着している添加剤を洗い流した後に再めっきを行うような方法では、本発明の二層めっき基板は得られない。
本例以外の方法として、例えば、電解銅めっき液を満たした1基の表面処理槽内に3区分の電極を備え、それぞれの電流密度の電流を供給し、被めっき物が、その表面処理槽内を連続して走行する方法、或いは異なる電流密度で電流を供給する電極を備える3基の表面処理槽を用意し、その3基の表面処理槽内を連続走行する方法などを挙げられるが、後者の場合、表面処理槽から次の表面処理槽へ移動する場合に、液ダレ防止を目的とするスポンジやブラシなどを用いる余剰な電解銅めっき液を除去することは本発明の効果に何ら影響を及ぼさない。
このような電解銅めっき液には添加剤として、一般的にキャリアと呼ばれるPEG(Polyethylene Glycol)に代表されるようなノニオン系界面活性剤であるポリエーテル化合物がキャリア成分として添加され、レベラー成分には窒素化合物であるチオ尿素やフェナジン系染料であるJGB(Janus Green B)やポリアミン誘導体、及びブライトナー成分にはSPS(bis 3−sulfopropyl disulfide)に代表されるスルホン基を有する有機硫黄化合物を用いるのが一般的である。これらのキャリアやレベラー、ブライトナーとして使用できるものは既に各種の公報や出版物に記載されているが、以下に示すものが用いられる。
絶縁性フィルムに予めスパッタリング法により厚さ500〜3000Åの銅シード層を形成したポリイミド樹脂フィルムを使用し、このポリイミド樹脂フィルムの銅シード層面上に、第一層銅めっき膜、第二層銅めっき膜、第三層銅めっき膜を順に連続して形成し、図1(a)に示す構造の銅めっき皮膜を形成して二層銅めっき基板を作製した。
各実施例における各層銅めっき膜の電流密度(I1、I2、I3)及び膜厚(t1、t2、t3)及び銅めっき皮膜の膜厚(t)を表1に記す。また、比較例の場合を表2に記す。
実施例、比較例で用いる電解銅めっき液の基本組成は、硫酸銅160g/l、硫酸200g/l、塩素50mg/lである。
実施例1から実施例13及び比較例1から比較例8、比較例17では、基本組成の電解銅めっき液に添加剤として、市販のエンソン製「ST2000」を使用し、キャリア成分とレベラー成分を含む添加剤成分が20ml/l、ブライトナー成分を含む補正剤成分が2.0ml/lである。液温は28℃、1m/分のカソードロッカーを用い、エアバブリングは使用せずめっき液の噴流のみで電解銅めっきした。
また、実施例14から実施例26、及び比較例9から比較例16では、添加剤は市販のアトテック製「カパラシド」を使用し、キャリア成分とレベラー成分を含む添加剤成分が20ml/l、ブライトナー成分を含む補正剤成分が0.5ml/lである。液温は26℃であり、1m/分のカソードロッカーを用い、エアバブリングは使用せずめっき液の噴流のみで電解銅めっきした。
比較例18は実施例1と同じ電解銅めっき液を用い、比較例19は実施例14と同じ電解銅めっき液を使用し、第二層銅めっき膜となる低電流密度層を設けずに銅めっき皮膜を形成した。
特に、第一層銅めっき膜及び第三層銅めっき膜の膜厚が各々4.5μm以下で、第三層銅めっき膜の膜厚の方が薄い実施例2から実施例4、実施例6から実施例8、実施例16から実施例17、実施例19から実施例21では、その欠陥発生数が大きく減少し、最大凹状欠陥深さも小さくなっているのがわかる。
また、第二層銅めっき膜の電流密度I2が電流密度I1の1/4であっても、比較例17のように第二層銅めっき膜の膜厚が4.0μmと厚い場合には欠陥数が増加している。
1a 銅シード層
2 本発明の銅めっき皮膜
2a 第一層銅めっき膜
2b 第二層銅めっき膜
2c 第三層銅めっき膜
5 従来の一層からなる銅めっき皮膜
10 本発明の二層めっき基板
11 従来の二層めっき基板
Claims (10)
- 絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、
前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、且つ前記銅めっき皮膜の表面上に存在する直径5μm以上(又は欠陥基部面積が19.6μm2以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm2)以下であることを特徴とする二層めっき基板。 - 絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、
前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、
前記第一層銅めっき膜が、前記膜の表面に凹状欠陥を有する銅めっき膜、
前記第二層銅めっき膜が、前記膜の表面に凸状欠陥を有する銅めっき膜、
前記第三層銅めっき膜が、前記銅めっき皮膜の表面を形成し、且つ前記銅めっき皮膜の表面に存在する直径5μm以上(又は欠陥基部面積が19.6μm2以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm2)以下であることを特徴とする二層めっき基板。 - 前記第二層銅めっき膜が、前記第一層銅めっき膜の形成時の1/4〜1/3の電流密度を用いる電解銅めっきにより形成される銅めっき膜、
且つ前記第三層銅めっき膜が、前記第二層銅めっき膜の形成時より高い電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1又は2記載の二層めっき基板。 - 前記第一層銅めっき膜が、2.0〜10.00A/dm2の電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1から3のいずれかに記載の二層めっき基板。
- 前記第一層銅めっき膜及び前記第三層銅めっき膜が、略同じ電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1から4のいずれかに記載の二層めっき基板。
- 前記第一層銅めっき膜の膜厚が1μm以上、8.5μm以下、前記第二層銅めっき膜の膜厚が0.5μm以上、3μm以下、前記第三層銅めっき膜の膜厚が1μm以上、8.5μm以下、前記銅めっき皮膜の皮膜厚が2.5μm以上、10μm以下である請求項1から5のいずれかに記載の二層めっき基板。
- 請求項1から6のいずれかに記載の二層めっき基板の製造方法であって、
添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
被めっき面に前記電解銅めっき液の残置状態を維持しながら銅めっき膜を形成して三層構造からなる銅めっき皮膜を設けることを特徴とする二層めっき基板の製造方法。 - 添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
導電性が付与された表面を有する絶縁性フィルム基板の前記表面に、凹状欠陥を表面に有する第一層銅めっき膜の形成、
次いで、前記第一層銅めっき膜の膜表面に前記電解銅めっき液が残置する状態で、凸状欠陥を表面に有する第二層銅めっき膜の形成、
次いで、前記第二層銅めっき膜の膜表面に前記電解銅めっき液が残置する状態で、第三層銅めっき膜を形成することにより、
導電性が付与された表面を有する絶縁性フィルム基板の前記表面に膜厚2.5μm以上、10μm以下の銅めっき皮膜を設ける請求項7記載の二層めっき基板の製造方法。 - 添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
前記電解銅めっき液の電解めっき可能電流密度範囲の高電流密度側で選択される電流密度I1を用いて膜厚t1の第一層銅めっき膜を形成し、
次いで連続してI1/4〜I1/3の範囲の電流密度I2を用いて膜厚t2の第二層銅めっき膜を前記第一層銅めっき膜面上に形成し、
次いで連続して前記第二層銅めっき膜面上に前記電流密度I2より高い電流密度I3を用いて第三層銅めっき膜を形成する請求項8記載の二層めっき基板の製造方法。 - 前記電流密度I1が、2.0〜10.00A/dm2である請求項9記載の二層めっき基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047252A JP5146774B2 (ja) | 2009-02-27 | 2009-02-27 | 二層めっき基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047252A JP5146774B2 (ja) | 2009-02-27 | 2009-02-27 | 二層めっき基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205799A true JP2010205799A (ja) | 2010-09-16 |
JP5146774B2 JP5146774B2 (ja) | 2013-02-20 |
Family
ID=42967046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009047252A Active JP5146774B2 (ja) | 2009-02-27 | 2009-02-27 | 二層めっき基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5146774B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170001391A (ko) * | 2015-06-26 | 2017-01-04 | 엘에스엠트론 주식회사 | 표면 처리 동박 및 그 제조방법 |
JP2021008650A (ja) * | 2019-07-01 | 2021-01-28 | 住友金属鉱山株式会社 | 銅張積層板 |
US11145513B2 (en) | 2018-09-25 | 2021-10-12 | Nichia Corporation | Method of manufacturing semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003340964A (ja) * | 2002-03-18 | 2003-12-02 | Ube Ind Ltd | 銅張り積層基板 |
JP2003342787A (ja) * | 2002-05-24 | 2003-12-03 | Toyo Metallizing Co Ltd | フレキシブルプリント配線用基板の製造方法 |
JP2007031833A (ja) * | 2005-06-23 | 2007-02-08 | Toray Ind Inc | 給電用ローラならびに電解めっき被膜付きフィルムの製造装置および方法 |
JP2007186797A (ja) * | 2007-02-15 | 2007-07-26 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板 |
JP2007189177A (ja) * | 2006-01-16 | 2007-07-26 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板及びその製造方法。 |
JP2008106291A (ja) * | 2006-10-24 | 2008-05-08 | Sumitomo Metal Mining Co Ltd | めっき基板 |
JP2008308749A (ja) * | 2007-06-15 | 2008-12-25 | Sumitomo Metal Mining Co Ltd | 銅めっき方法 |
-
2009
- 2009-02-27 JP JP2009047252A patent/JP5146774B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003340964A (ja) * | 2002-03-18 | 2003-12-02 | Ube Ind Ltd | 銅張り積層基板 |
JP2003342787A (ja) * | 2002-05-24 | 2003-12-03 | Toyo Metallizing Co Ltd | フレキシブルプリント配線用基板の製造方法 |
JP2007031833A (ja) * | 2005-06-23 | 2007-02-08 | Toray Ind Inc | 給電用ローラならびに電解めっき被膜付きフィルムの製造装置および方法 |
JP2007189177A (ja) * | 2006-01-16 | 2007-07-26 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板及びその製造方法。 |
JP2008106291A (ja) * | 2006-10-24 | 2008-05-08 | Sumitomo Metal Mining Co Ltd | めっき基板 |
JP2007186797A (ja) * | 2007-02-15 | 2007-07-26 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板 |
JP2008308749A (ja) * | 2007-06-15 | 2008-12-25 | Sumitomo Metal Mining Co Ltd | 銅めっき方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170001391A (ko) * | 2015-06-26 | 2017-01-04 | 엘에스엠트론 주식회사 | 표면 처리 동박 및 그 제조방법 |
KR102504286B1 (ko) | 2015-06-26 | 2023-02-24 | 에스케이넥실리스 주식회사 | 표면 처리 동박 및 그 제조방법 |
US11145513B2 (en) | 2018-09-25 | 2021-10-12 | Nichia Corporation | Method of manufacturing semiconductor device |
JP2021008650A (ja) * | 2019-07-01 | 2021-01-28 | 住友金属鉱山株式会社 | 銅張積層板 |
JP7273366B2 (ja) | 2019-07-01 | 2023-05-15 | 住友金属鉱山株式会社 | 銅張積層板 |
Also Published As
Publication number | Publication date |
---|---|
JP5146774B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4342294B2 (ja) | 逆パルスめっき組成物および逆パルスメッキ方法 | |
US8409726B2 (en) | Printed circuit board with multiple metallic layers and method of manufacturing the same | |
WO1987005182A1 (en) | Method of producing conductor circuit boards | |
US6777108B1 (en) | Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil | |
JP2005344174A (ja) | 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ | |
TW201710079A (zh) | 粗化處理銅箔、覆銅層壓板及印刷配線板 | |
KR101298999B1 (ko) | 미세회로 형성을 위한 임베디드용 동박 | |
TW202106930A (zh) | 微粗糙電解銅箔以及銅箔基板 | |
JP2007051358A (ja) | 錫電気めっき液および錫電気めっき方法 | |
CN102014589A (zh) | 印刷线路板的制造方法 | |
JP2012057191A (ja) | 長尺導電性基板の電気めっき方法およびこの方法を用いた銅被覆長尺導電性基板の製造方法並びにロール・ツー・ロールタイプの電気めっき装置 | |
JP5146774B2 (ja) | 二層めっき基板とその製造方法 | |
JP2008127618A (ja) | 交流給電による銅箔の表面処理方法 | |
KR20200010033A (ko) | 동장 적층판 | |
JP2005256159A (ja) | 銅めっき皮膜の成膜方法、半導体パッケージ用樹脂フィルム基板の連続銅めっき装置ならびにフレキシブル銅張り積層板 | |
JP2010236072A (ja) | 積層銅箔及びその製造方法 | |
JP7146274B2 (ja) | 微小粗面化電解銅箔及び銅箔基板 | |
JP7247015B2 (ja) | 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板 | |
JP2023103401A (ja) | プリント配線板及びその製造方法 | |
KR102323903B1 (ko) | 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름 | |
JP5440386B2 (ja) | 金属化樹脂フィルム基板の製造方法 | |
JP5751530B2 (ja) | 長尺導電性基板の電解めっき方法および銅張積層板の製造方法 | |
JP7215211B2 (ja) | 銅張積層板の製造方法 | |
JP7211184B2 (ja) | 銅張積層板および銅張積層板の製造方法 | |
JP5373993B1 (ja) | キャリア付き銅箔 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5146774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |