JP2010205799A - 二層めっき基板とその製造方法 - Google Patents

二層めっき基板とその製造方法 Download PDF

Info

Publication number
JP2010205799A
JP2010205799A JP2009047252A JP2009047252A JP2010205799A JP 2010205799 A JP2010205799 A JP 2010205799A JP 2009047252 A JP2009047252 A JP 2009047252A JP 2009047252 A JP2009047252 A JP 2009047252A JP 2010205799 A JP2010205799 A JP 2010205799A
Authority
JP
Japan
Prior art keywords
copper plating
layer
film
plating film
current density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009047252A
Other languages
English (en)
Other versions
JP5146774B2 (ja
Inventor
Yoshihide Nishiyama
芳英 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2009047252A priority Critical patent/JP5146774B2/ja
Publication of JP2010205799A publication Critical patent/JP2010205799A/ja
Application granted granted Critical
Publication of JP5146774B2 publication Critical patent/JP5146774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】表面の欠陥が、幅25μm以下の配線を有するフレキシブル配線板に使用された場合でも問題が生じないように制御された二層めっき基板と、この二層めっき基板を簡便且つ効果的に製造する二層めっき基板の製造方法の提供。
【解決手段】絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、且つ前記銅めっき皮膜の表面上に存在する直径5μm以上(又は基部面積が19.6μm以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm)以下であることを特徴とする二層めっき基板。
【選択図】 図1

Description

本発明は、高密度配線部を有するフレキシブル配線板に使用される極薄の銅めっき皮膜を有する二層めっき基板、及びその製造方法に関するものである。
近年、通信及び民生用の電子機器の小型化、軽量化、高密度化に伴いフレキシブル配線板の採用が顕著になってきている。このフレキシブル配線板は、その可撓性から繰り返しの屈曲に耐えるため、狭い空間への立体的で高密度な実装を可能とすることから、電子機器への配線、ケーブル、あるいはコネクター機能を付与した複合部品としての用途が拡大しつつある。
このようなフレキシブル配線板には、一般にフレキシブル銅張り積層板が使用されている。このフレキシブル銅張り積層板は、ポリイミド樹脂などの非導電性基材表面に接着剤層を介して銅箔を貼り合わせたいわゆる三層基板と、非導電性基材表面に接着剤を用いずに導電層としての銅層を設けた二層基板とがある。
この二層基板は、銅箔表面にポリアミド樹脂を塗布し、乾燥し、熱硬化させてポリアミド樹脂をポリイミド樹脂にして製造されるものと、非導電性基材表面に乾式めっき法、あるいは無電解めっき法により導電性を有する極薄のシード層を設け、そのシード層を介して非導電性基材上に電気銅めっき法により導電層としての銅層を設けて形成するものとがあり、後者を二層めっき基板と称している。
ところで、近年の電子機器の小型化、軽量化、高密度化の要求は強く、その要求を満たすためにはフレキシブル配線板の配線部の配線幅を25μm以下、その配線間隔も25μm以下とすることが求められるようになってきている。こうした要求を満たすためには、使用するフレキシブル銅張り積層板の導電層の厚みは10μm以下であることが必要とされ、このような要求に対しては二層めっき基板が適しているといわれている。
しかし、二層めっき基板では、10μm以下の導電層である銅層を電気銅めっき法により形成するため、導電層表面に凸状や凹状の欠陥が生じやすい。このような欠陥が生じる理由として、電気銅めっき法では均一で平滑な表面を有する銅めっき層を得るためにレベラーやブライトナー等の添加剤を含む銅めっき液を用い、添加剤の効果が最も発揮される電流密度や電解液温度、電解液循環量といった適正電解条件下でめっきを施すが、通常、これらの添加剤がその効果を発揮し、平滑な電着面を構成するようになるためには、少なくとも10数ミクロンの電着厚みが必要とされることから起こるものと考えられている。
このような導電層表面に大きな凸状や凹状の欠陥を有する二層めっき基板を用いて幅25μm以下の配線部を有するフレキシブル配線板を作成すると、得られる配線部に欠陥や突起が発生し、製品として採用できないことになる。従って、導電層の厚みが10μm以下の二層めっき基板では、凸状や凹状の欠陥が少なく、存在しても小さなものであることが望まれている。
こうした課題を解決する適用可能と考えられる方法として特許文献1記載の方法が挙げられる。
この方法は、ニッケルなどの銅層密着用下地金属層とその上層の薄い銅層から構成される金属層を絶縁体表面に形成したフレキシブル基板(二層めっき基板)の金属表面全体に無電解めっき用触媒を付与し、次いで無電解めっき法によって厚さ0.01μm以上の無電解銅めっき皮膜を前記金属層表面に形成するものである。これにより、銅箔や接着剤を使用せずに、5μm程度の厚さの銅導体層を形成する工程からなるピンホールの無いフレキシブル基板(二層めっき基板)を得ることが可能としている。
また、特許文献2は、基材の表面の少なくとも一部に、銅めっきを施す方法で、硫酸および硫酸銅を含む予備めっき液を用いた電気めっきにより、基材に予備めっき処理を施す工程と、予備めっき処理を施した基材に、本めっき処理を施す工程とを有し、かつ、予備めっき液から、硫酸銅五水和物を除いた組成の溶液に対する、硫酸銅五水和物の溶解度をC[g/リットル]としたとき、予備めっき液中における銅の濃度が0.6×(64/250)×C[g/リットル]以上とする銅めっき方法が開示されている。
なお、この特許文献2には、本めっき処理に用いる本めっき液中における銅の濃度は、特に限定されないが、15〜30[g/リットル]、硫酸の濃度は、特に限定されないが、175〜200[g/リットル]であるのが好ましいとしている。このような条件下で、厚み0.01〜0.5[μm]で、ボイド等の欠陥の少ないめっき製品を提供することが記載されている。
特開平8−139448号公報 特開2003−129285号公報
しかしながら、特許文献1記載の発明では、電解銅めっきを施した後に無電解銅めっきを施すため、多くの設備が必要とされ、工程が複雑になるという問題がある。また、特許文献2記載の方法では、組成や成分が異なる二種類のめっき液を用いるため、特許文献1記載の発明と同様に多くの設備が必要とされ、工程が煩雑になるという問題があり、高い設備効率を維持し、かつ高生産性を確保しなければならない実産業では容易に実施し難いという問題がある。
本発明は、このような問題点を解決するためになされたもので、絶縁性フィルムの表面に厚み10μm以下の導電層である銅めっき層が設けられ、その表面は、凸状や凹状の欠陥が幅25μmの配線を形成しても問題を生じない程度に制御された二層めっき基板と、簡便かつ効果的に高生産性を維持しつつ、この二層めっき基板を製造する二層めっき基板の製造方法の提供を目的とする。
本発明の第1の発明は、絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、その銅めっき皮膜は絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、且つ銅めっき皮膜の表面上に存在する直径5μm以上(又は欠陥基部面積が19.6μm以上)の凸状欠陥の数と凹状欠陥の数との和が銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm)以下である二層めっき基板である。
本発明の第2の発明は、絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、その銅めっき皮膜は絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、この第一層銅めっき膜が、その膜の表面に凹状欠陥を有する銅めっき膜、その第二層銅めっき膜が、その膜の表面に凸状欠陥を有する銅めっき膜、その第三層銅めっき膜が、その銅めっき皮膜の表面を形成し且つ銅めっき皮膜の表面に存在する直径5μm以上(又は欠陥基部面積が19.6μm以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm)以下である二層めっき基板である。
本発明の第3の発明は、第1、第2の発明において、さらに第二層銅めっき膜が、第一層銅めっき膜の形成時の1/4〜1/3の電流密度を用いる電解銅めっきにより形成される銅めっき膜、且つ第三層銅めっき膜が、第二層銅めっき膜の形成時より高い電流密度を用いる電解銅めっきにより形成される銅めっき膜であることを特徴とするものである。
本発明の第4の発明は、第1〜第3の発明において、第一層銅めっき膜が2.0〜10.00A/dmの電流密度を用いる電解銅めっきにより形成される銅めっき膜であることを特徴とするものである。
本発明の第5の発明は、第1〜第4の発明において、さらに第一層銅めっき膜及び第三層銅めっき膜が、略同じ電流密度を用いる電解銅めっきにより形成される銅めっき膜であることを特徴とするものである。
本発明の第6の発明は、第1〜第5の発明において、さらに第一層銅めっき膜の膜厚が1μm以上、8.5μm以下、第二層銅めっき膜の膜厚が0.5μm以上、3μm以下、第三層銅めっき膜の膜厚が1μm以上、8.5μm以下、銅めっき皮膜の皮膜厚が2.5μm以上、10μm以下であることを特徴とするものである。
本発明の第7の発明は、本発明の第1〜第6の発明に係る二層めっき基板におけるその製造方法で、添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、被めっき面に電解銅めっき液の残置状態を維持しながら銅めっき膜を形成して三層構造からなる銅めっき皮膜を設けることを特徴とする二層めっき基板の製造方法である。
本発明の第8の発明は、前記二層めっき基板の製造方法において、添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、導電性が付与された表面を有する絶縁性フィルム基板の表面に、凹状欠陥を表面に有する第一層銅めっき膜の形成、次いで、その第一層銅めっき膜の膜表面に電解銅めっき液が残置する状態で、凸状欠陥を表面に有する第二層銅めっき膜の形成、次いで、その第二層銅めっき膜の膜表面に電解銅めっき液が残置する状態で、第三層銅めっき膜を形成することにより、導電性が付与された表面を有する絶縁性フィルム基板の表面に膜厚2.5μm以上、10μm以下の銅めっき皮膜を設けることを特徴とするものである。
本発明の第9の発明は、さらに添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、電解銅めっき液の電解めっき可能電流密度範囲の高電流密度側で選択される電流密度Iを用いて膜厚tの第一層銅めっき膜を形成し、次いで連続してI/4〜I/3の範囲の電流密度Iを用いて膜厚tの第二層銅めっき膜を第一層銅めっき膜表面上に形成し、次いで連続して前記第二層銅めっき膜表面上に電流密度Iより高い電流密度Iを用いて第三層銅めっき膜を形成することを特徴とするものである。
本発明の第10の発明は、さらに電流密度Iが、2.0〜10.00A/dmであることを特徴とするものである。
本発明の二層めっき基板は、三層構造を有する銅めっき皮膜を有し、銅めっき皮膜全体の膜厚が10μm以下であるにもかかわらず、銅めっき皮膜表面に出現する直径5μm以上の凸状欠陥と凹状欠陥の数の和が、銅めっき皮膜表面50mm角当たり24個以下と極めて少ないものであり、このような二層めっき基板は、幅25μm以下の配線を有するフレキシブル配線板に好適であり、そのフレキシブル配線板の製造の収率向上に大きく寄与するものである。
さらに、本発明の二層めっき基板の製造方法によれば、二層めっき基板の銅めっき皮膜表面に出現する直径5μm以上の凸状欠陥と凹状欠陥の数の和が、銅めっき皮膜表面50mm角当たり24個以下と極めて少なく、幅25μm以下の配線を有するフレキシブル配線板に好適な二層めっき基板を確実、且つ簡単に、そして生産性を低下させることなく提供するものである。
本発明に係る二層めっき基板を説明する断面図で、(a)は本発明の二層めっき基板、(b)は銅めっき皮膜の中間に低電流密度層を有しない従来の二層めっき基板である。 電解銅めっき時における電流密度と凹凸状欠陥発生数との関係を示す図である。
図1を用いて本発明の二層めっき基板を説明する。
図1(a)は本発明の二層めっき基板の断面図を示すもので、図1(b)は従来の二層めっき基板の断面図を示したものである。
図1において、10、11は二層めっき基板、1はフィルム状基材で、一般にポリイミドフィルムを用いる。1aはフィルム基材に導電性を付与する銅シード層、2は三層構造の銅めっき皮膜で、2aは第一層銅めっき膜、2bは第二層銅めっき層、2cは第三層銅めっき膜、5は従来の一層からなる銅めっき皮膜である。
ここで、図1(b)の符号5に示す銅めっき皮膜は、電流密度を変化させることなく形成された一層からなる銅めっき皮膜であり、この銅めっき皮膜5は図1(a)の銅めっき皮膜2に対応するが、本発明と異なり、一定の電流密度で最後まで銅めっきが行われるため、得られた銅めっき皮膜5の断面は図1(b)のように一層となっている。
しかし、本発明では、銅めっき皮膜2を三層構造とし、中間層となる第二層銅めっき膜2bを形成する際、第一層銅めっき膜2aに形成に用いる電流密度の1/4〜1/3の電流密度を用いて形成する。また第三層銅めっき膜2cは、第二層銅めっき膜2bを設ける際の電流密度より高い電流密度、好ましくは第一層銅めっき膜2aを設ける際の電流密度と同程度の電流密度を用いて形成する。従って、得られた銅めっき皮膜2の断面は、図1(a)に示されるように三層構造を有するものとなる。
このように三層構造となるのは、一般に高電流密度で銅めっきを施すと銅めっき皮膜の成長速度は大きくなり、電着面で形成される銅結晶粒子は大きくなる。一方、低電流密度で銅めっきを施すと、電着面で形成される銅結晶粒子は小さくなり、相対的に緻密な銅めっき皮膜が形成される。このことから、第一層銅めっき膜2a、第二層銅めっき膜2b及び第三層銅めっき膜2cとでは、電流密度の違いから電着銅の結晶粒径の大きさが異なり、得られる銅めっき皮膜2の断面は図1(a)のような層構造となるものである。
一般に電解銅めっきを施す場合、用いる銅電解液の組成により、使用できる電流密度範囲が概ね決まるが、その電流密度範囲内において得られる表面状態が異なることを本発明者は見出したもので、即ち、図2に示す銅めっき皮膜表面に発生する凸状欠陥の数及び凹状欠陥の数と電流密度との関係である。
図2から、電解めっき可能電流密度範囲の高電流密度側では、凹状欠陥の数が大きく増えていき、ある電流密度で極大を迎え、その後減少する。一方、凸状欠陥の数は、低電流密度側で急激に、その数を増加させることが見てとれる。
このような凸状欠陥、凹状欠陥の数が電流密度によって大きく影響を受けるのは、低電流密度領域では電解めっき液中に添加されているブライトナーの効果が強く発現し凹状欠陥が抑制されるが、レベラーの効果が弱いため凸状欠陥が優勢の皮膜として成長する。一方、高電流密度領域ではめっき液中に添加されているレベラーの効果が強く発現し凸状欠陥が抑制されるがブライトナーの効果が弱いため凹状欠陥が優勢の皮膜として成長するからである。
本発明では、銅めっき皮膜を三層構造とし、その絶縁性フィルム表面側に設けられる第一層銅めっき膜を、三層構造の各層銅めっき膜の形成に用いられる電流密度においては相対的に高い電流密度で形成することで、その膜表面に凹状欠陥を優先的に発生させる。次いで第一層銅めっき膜形成時の電流密度の1/4〜1/3の電流密度領域で、凸状欠陥が優勢になるような電流密度により第二層銅めっき膜を積層する。次いで、第二層銅めっき膜形成時の電流密度より高く、凹状欠陥が優勢な電流密度領域で第三層銅めっき膜を積層する。このような手順を経て三層構造が設けられることにより、銅めっき皮膜の表面の凸状欠陥及び凹状欠陥は、その数を大きく減少させる。
本発明の二層めっき基板は、銅めっき皮膜の膜厚が10μm以下であるにもかかわらず、銅めっき皮膜の表面に出現する直径5μm以上の凸状欠陥の数と凹状欠陥の数との和が、表面50mm角当たり24個以下である。
ここで、凸状欠陥及び凹状欠陥のサイズを直径5μm以上(又は欠陥基部面積が19.6μm以上)と規定した理由は、配線加工上障害となる欠陥直径および実体顕微鏡を用いて検出できる欠陥直径が5μm以上であることによるものである。
なお、欠陥基部面積とは、銅めっき皮膜表面に平行な面への凹状欠陥或いは凸状欠陥を投影した時の投影面積である。
この大きさの欠陥の数が表面50mm角当たり24個を越えて多くなると、二層めっき基板を配線幅25μmのフレキシブル配線板に用いた場合、配線の形成時に銅めっき皮膜の断線や剥がれなどが生じやすく、またフレキシブル配線板の利用時に配線の断線やフレキシブル配線板自体の破断などの不良を引き起こす恐れがあるためである。望ましくは、15個以下、より望ましくは10個以下とすることで製品収率の向上に寄与できる。
さらに、三層構造の銅めっき被膜を構成する各層の膜厚は、厳密には用いる電解めっき液中のブライトナーやレベラーの種類や濃度により異なるが、第二層銅めっき膜の膜厚は0.5〜3μmである。
この第二層銅めっき膜の膜厚範囲は、これ以上薄くしても厚くしても本発明の効果である欠陥抑制効果が発現し難くなるためである。
一方、第一層銅めっき膜および第三層銅めっき膜は、第二層銅めっき膜よりも厚くすることが好ましく、その膜厚は各々1〜8.5μmである。
第一層銅めっき膜及び第三層銅めっき膜の膜厚をそれぞれ1〜8.5μmとしたのは、それらの膜厚が1μm未満或いは8.5μmを超えると、第二層銅めっき膜で抑制すべき欠陥が小さ過ぎたり大き過ぎたりすることにより、第二層銅めっき膜が連続して形成されて介在することによる欠陥抑制効果が発現し難くなるためである。
特に、第一層銅めっき膜及び第三層銅めっき膜の膜厚が、各々2.5〜4.5μmの範囲において、第一層銅めっき膜および第三層銅めっき膜が同じ厚み、若しくは第三層銅めっき膜の膜厚を第一層銅めっき膜より薄くすると、より良好な欠陥抑制効果を示し、めっき膜の制御性も良い。なお、第三層銅めっき膜形成時の電流密度を第一層形成時と同一とすることで、めっき膜の制御性はより良好になる。
この欠陥抑制効果は、第一層銅めっき膜及び第三層銅めっき膜が高電流密度で膜形成されるために、添加剤のレベラー効果が強く発現し凸状欠陥の発生は抑制されるが、ブライトナー効果が弱いため凹状欠陥が優勢となり成長する。第二層銅めっき膜は第一層銅めっき膜より低い電流密度で銅めっきが施されるため、ブライトナー効果が強く発現し凹状欠陥の発生は抑制され、レベラー効果が弱いため凸状欠陥が優勢となり成長する。これらの欠陥生成の特性を組み合わせることで凸状欠陥及び凹状欠陥の発生を抑制するものである。
即ち、第一層銅めっき膜は、その形成時に生産性を考慮し高い電流密度で銅めっき膜を形成するため凹状欠陥優勢の皮膜となる。続けて第二層銅めっき膜を低い電流密度で形成すると、その凹状欠陥は抑制され、第二層銅めっき膜表面は凸状欠陥の発生が優勢となる。さらにその面上に第三層銅めっき膜を高い電流密度で形成すると、第二層銅めっき膜表面の凸状欠陥の発生は抑制され、第三層銅めっき膜表面に発生する凹状欠陥の深さは浅くなることによるものである。
なお、本発明において、銅めっき皮膜を三層構造としたのは、これを超えて層数を増やすことは、かえって凸条欠陥と凹条欠陥の発生を抑制するのに困難となるからである。
第一層銅めっき膜および第三層銅めっき膜形成時の電流密度I、Iをそれぞれ同一とし、かつ2.0〜10.0A/dmの範囲として、第二層銅めっき膜形成時の電流密度Iを第一層銅めっき膜形成時の電流密度Iの1/4〜1/3と限定したのは以下の理由による。
第一層銅めっき膜及び第三層銅めっき膜を設ける際の電流密度I、Iをそれぞれ同一の2.0〜10.0A/dmとしたのは、2.0A/dm未満では、めっき成長速度が遅くなり二層めっき基板の生産性が低下すること、および凸状欠陥が多発する傾向があり、第二層銅めっき膜形成時の電流密度Iを第一層銅めっき膜形成時の電流密度Iの1/4〜1/3の電流密度としても、得られる二層めっき基板の表面の凸状欠陥と凹状欠陥との低減効果が発現しないためである。他方、10.0A/dm2を超えると、簡便に使用できる一般的な電解銅めっき液の給電能力限界外となり正常な銅めっき皮膜が得られない。
さらに第二層銅めっき膜を設ける際の電流密度Iを、第一層銅めっき膜を設ける際の電流密度Iの1/4〜1/3とするのは、電流密度Iが電流密度Iの1/3より大きい場合および1/4より小さいときには、期待する欠陥抑制効果が得られないためである。
次に、長尺の二層めっき基板の製造例を用いて本発明の製造方法を説明する。
本例では長尺のシート状絶縁性フィルムを供給するフィルム供給装置と、銅めっき皮膜が設けられた二層めっき基板をリールに巻き取る基板巻き取り装置と、これらの間に設けられる、銅めっき皮膜を形成する表面処理装置から構成される連続走行めっき装置を用いる。
表面処理装置は、添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を貯留し、三層の銅めっき膜を形成するための3種類の電流密度の電流を供給する3区分された電極が順に備えられている表面処理槽を備え、その表面処理槽内をシート状の絶縁性フィルムを連続走行させながら導電性が付与された表面(導電面と称す)を有する絶縁性フィルムの導電面に三層構造からなる膜厚2.5μm以上、10μm以下の銅めっき皮膜を電解銅めっきにより形成するものである。
その三層構造の銅めっき皮膜を形成する電解銅めっきは、電解銅めっき液の電解めっき可能電流密度範囲の高電流密度側で選択される電流密度Iを用いて膜厚tの第一層銅めっき膜を形成し、次いで連続してI/4〜I/3の範囲の電流密度Iを用いて膜厚tの第二層銅めっき膜を第一層銅めっき膜面上に形成し、次いで連続して前記第二層銅めっき膜面上に前記電流密度Iより高い電流密度Iを用いて第三層銅めっき膜を形成することで銅めっき皮膜が設けられる。このように3種類の電流密度による電解銅めっきが行われる。
さらに電解銅めっき時において、被めっき面が常に電解銅めっき液を残置した状態に保たれるような構造となっている。即ち、水洗などの被めっき面に付着しているブライトナーやレベラーといった添加剤を洗い落としてしまう洗浄工程が、電解めっきの最終に行う洗浄を除いて電解銅めっき工程中には設けられていない。
また、電流密度を変更するためにシート状の絶縁性フィルムを電解銅めっき液より取り出すこともない。
シート状の絶縁性フィルムをいったん電解銅めっき液から取り出し、再度電解銅めっき液に浸漬する場合、通常、表面の清浄を目的に浸漬する前にシート状の絶縁性フィルムの銅めっき被膜表面を水洗しなければならず、これにより銅めっき皮膜表面に付着しているブライトナーやレベラーといった添加剤を洗い落としてしまうことになる。
本発明の効果は、通電中に電着面に常に添加剤が付着、あるいは吸着されていることにより発揮されるものであり、銅めっき皮膜表面に付着、あるいは吸着している添加剤を洗い流した後に再めっきを行うような方法では、本発明の二層めっき基板は得られない。
即ち、各層を形成する電解銅めっきを連続して行い、高電流密度により形成された銅めっき膜間に低電流密度の銅めっき膜が介在する三層構造の銅めっき皮膜を連続して形成するもので、電解銅めっき液中に含有される欠陥制御に効果のある添加剤、すなわち、レベラーやブライトナーが常にめっき皮膜最表面に吸着されていることで欠陥制御効果が発現するものである。
本例以外の方法として、例えば、電解銅めっき液を満たした1基の表面処理槽内に3区分の電極を備え、それぞれの電流密度の電流を供給し、被めっき物が、その表面処理槽内を連続して走行する方法、或いは異なる電流密度で電流を供給する電極を備える3基の表面処理槽を用意し、その3基の表面処理槽内を連続走行する方法などを挙げられるが、後者の場合、表面処理槽から次の表面処理槽へ移動する場合に、液ダレ防止を目的とするスポンジやブラシなどを用いる余剰な電解銅めっき液を除去することは本発明の効果に何ら影響を及ぼさない。
次に本発明で用いる電解銅めっき液は、市販のものであっても自作のものであっても特に問題はないが、添加剤として少なくともレベラー成分とブライトナー成分を含むものである。
このような電解銅めっき液には添加剤として、一般的にキャリアと呼ばれるPEG(Polyethylene Glycol)に代表されるようなノニオン系界面活性剤であるポリエーテル化合物がキャリア成分として添加され、レベラー成分には窒素化合物であるチオ尿素やフェナジン系染料であるJGB(Janus Green B)やポリアミン誘導体、及びブライトナー成分にはSPS(bis 3−sulfopropyl disulfide)に代表されるスルホン基を有する有機硫黄化合物を用いるのが一般的である。これらのキャリアやレベラー、ブライトナーとして使用できるものは既に各種の公報や出版物に記載されているが、以下に示すものが用いられる。
キャリア成分としては、例えばカルボキシメチルセルロース、ノニルフェノールポリグリコールエーテル、オクタンディオール−ビス−(ポリアルキレングリコールエーテル)、オクタノールポリアルキレングリコールエーテル、ポリエチレン ポリプロピレングリコールエーテル、ポリエチレングリコール、ポリエチレングリコール−ジメチルエーテル、ポリオキシプロピレングリコール、ポリプロピレングリコール、ポリビニルアルコール、ステアリン酸−ポリグリコールエステル、βナフトール−ポリグリコールエーテル、ステアリルアルキル−ポリグリコールエーテルがある。
また、レベラー成分としては、アセトアミド、プロピルアミド、ベンズアミド、アクリルアミド、メタアクリルアミド、N,N−ジメチルアクリルアミド、N,N−ジエチルメタアクリルアミド、N,N−ジエチルアクリルアミド、N,N−ジメチルメタアクリルアミド、N−(ヒドロキシメチル)アクリルアミド、ポリアクリル酸アミド、ポリアクリル酸アミド加水和分解物、チオフラビン及びサフラニンがある。
ブライトナー成分としては、3−(ベンゾチアゾリル−2−チオ)プロピルスルホン酸及びそのナトリウム塩、3−メルカプトプロパン−1−スルホン酸及びそのナトリウム塩、エチレンジチオジプロピルスルホン酸及びそのナトリウム塩、ビス−(p−スルホフェニル)−ジスルファイド及びその2ナトリウム塩、ビス−(w−スルホブチル)−ジスルファイド及びその2ナトリウム塩、ビス−(w−スルホヒドロキシプロピル)−ジスルファイド及びその2ナトリウム塩、ビス−(w−スルホプロピル)−ジスルファイド及びその2ナトリウム塩、ビス−(w−スルホプロピル)−スルファイド及びその2ナトリウム塩、メチル−(w−スルホプロピル)−スルファイド及びその2ナトリウム塩、メチル−(w−スルホプロピル)−トリスルファイド及びその2ナトリウム塩、チオグリコール酸、チオリン酸−オルソ−エチル−ビス−(w−スルホプロピル)−エステル及びその2ナトリウム塩、チオリン酸−トリス−(w−スルホプロピル)−エステル及びその2ナトリウム塩、チオリン酸−トリス−(w−スルホプロピル)−エステル及びその3ナトリウム塩がある。
電解銅めっき液は、その組成に応じて添加剤を適量添加して使用されるが、前記したように、その組成により使用可能な電解めっき可能電流密度範囲が限定される。従って、本発明の実施に際しては、使用する電解銅めっき液の使用可能な電流密度範囲を、予備試験などを試行して求めておくことが好ましい。
以下に、実施例を用いて本発明を詳細する。
絶縁性フィルムに予めスパッタリング法により厚さ500〜3000Åの銅シード層を形成したポリイミド樹脂フィルムを使用し、このポリイミド樹脂フィルムの銅シード層面上に、第一層銅めっき膜、第二層銅めっき膜、第三層銅めっき膜を順に連続して形成し、図1(a)に示す構造の銅めっき皮膜を形成して二層銅めっき基板を作製した。
各実施例における各層銅めっき膜の電流密度(I、I、I)及び膜厚(t、t、t)及び銅めっき皮膜の膜厚(t)を表1に記す。また、比較例の場合を表2に記す。
実施例、比較例で用いる電解銅めっき液の基本組成は、硫酸銅160g/l、硫酸200g/l、塩素50mg/lである。
[実施例1〜13、比較例1〜8、比較例17]
実施例1から実施例13及び比較例1から比較例8、比較例17では、基本組成の電解銅めっき液に添加剤として、市販のエンソン製「ST2000」を使用し、キャリア成分とレベラー成分を含む添加剤成分が20ml/l、ブライトナー成分を含む補正剤成分が2.0ml/lである。液温は28℃、1m/分のカソードロッカーを用い、エアバブリングは使用せずめっき液の噴流のみで電解銅めっきした。
[実施例14〜26、比較例9〜16]
また、実施例14から実施例26、及び比較例9から比較例16では、添加剤は市販のアトテック製「カパラシド」を使用し、キャリア成分とレベラー成分を含む添加剤成分が20ml/l、ブライトナー成分を含む補正剤成分が0.5ml/lである。液温は26℃であり、1m/分のカソードロッカーを用い、エアバブリングは使用せずめっき液の噴流のみで電解銅めっきした。
[比較例18及び19]
比較例18は実施例1と同じ電解銅めっき液を用い、比較例19は実施例14と同じ電解銅めっき液を使用し、第二層銅めっき膜となる低電流密度層を設けずに銅めっき皮膜を形成した。
作製した二層めっき基板の評価は、二層めっき基板の銅めっき皮膜表面の欠陥を実体顕微鏡(50倍)及びレーザー顕微鏡(400倍)を用いて観察し、直径5μm以上(又は欠陥基部面積が19.6μm以上)の凸状欠陥及び凹状欠陥の数を計測し、表面50mm角当たりの欠陥発生数を求めた。さらに計測した凹状或いは凸状欠陥の最大欠陥深さ(凸状欠陥では最大欠陥高さを表す)を求めた。なお、深さ方向は「−」、高さ方向は「+」表記で示した。その結果を表1、表2に併せて記した。
Figure 2010205799
Figure 2010205799
表1、表2より明らかなように、第二層銅めっき膜の電流密度が本発明の範囲内で、且つその膜厚も本発明の範囲内にある実施例1から実施例26では、銅めっき皮膜面上の欠陥抑制効果が顕著に現れているのがわかる。
特に、第一層銅めっき膜及び第三層銅めっき膜の膜厚が各々4.5μm以下で、第三層銅めっき膜の膜厚の方が薄い実施例2から実施例4、実施例6から実施例8、実施例16から実施例17、実施例19から実施例21では、その欠陥発生数が大きく減少し、最大凹状欠陥深さも小さくなっているのがわかる。
一方、第二層銅めっき膜の電流密度Iが第一層銅めっき膜の電流密度Iの1/4に満たない比較例1から比較例4、及び比較例9から比較例12では、欠陥発生数が大きく増加し、凸状欠陥が主体となっていることが判る。また、電流密度Iが電流密度Iの1/3を超える比較例5から比較例8、及び比較例13から比較例16では、実施例と同じ凹状欠陥が主体となっているが、欠陥数は大きく増加していることがわかる。
また、第二層銅めっき膜の電流密度Iが電流密度Iの1/4であっても、比較例17のように第二層銅めっき膜の膜厚が4.0μmと厚い場合には欠陥数が増加している。
次に、実施例1(欠陥発生数:15個)、実施例7(欠陥発生数:5個)、比較例5(欠陥発生数:29個)で作製した二層めっき基板に、線幅20μm、間隔20μmの配線を50線路分作製し、配線の導通状態を調査したところ、実施例1及び実施例7で作製した二層めっき基板では全線路で導通が見られたが、比較例5で作製された二層めっき基板では、2%の断線が観察された。
1 絶縁性フィルム(ポリイミドフィルム)
1a 銅シード層
2 本発明の銅めっき皮膜
2a 第一層銅めっき膜
2b 第二層銅めっき膜
2c 第三層銅めっき膜
5 従来の一層からなる銅めっき皮膜
10 本発明の二層めっき基板
11 従来の二層めっき基板

Claims (10)

  1. 絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、
    前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、且つ前記銅めっき皮膜の表面上に存在する直径5μm以上(又は欠陥基部面積が19.6μm以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm)以下であることを特徴とする二層めっき基板。
  2. 絶縁性フィルム表面に導電性薄膜層を介して膜厚10μm以下の銅めっき皮膜を有する二層めっき基板であって、
    前記銅めっき皮膜は、絶縁性フィルム表面側から第一層銅めっき膜、中間層の第二層銅めっき膜、最外層の第三層銅めっき膜の順に積層する三層構造を有し、
    前記第一層銅めっき膜が、前記膜の表面に凹状欠陥を有する銅めっき膜、
    前記第二層銅めっき膜が、前記膜の表面に凸状欠陥を有する銅めっき膜、
    前記第三層銅めっき膜が、前記銅めっき皮膜の表面を形成し、且つ前記銅めっき皮膜の表面に存在する直径5μm以上(又は欠陥基部面積が19.6μm以上)の凸状欠陥の数と凹状欠陥の数との和が前記銅めっき皮膜の表面50mm角当たり24個(又は0.96個/cm)以下であることを特徴とする二層めっき基板。
  3. 前記第二層銅めっき膜が、前記第一層銅めっき膜の形成時の1/4〜1/3の電流密度を用いる電解銅めっきにより形成される銅めっき膜、
    且つ前記第三層銅めっき膜が、前記第二層銅めっき膜の形成時より高い電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1又は2記載の二層めっき基板。
  4. 前記第一層銅めっき膜が、2.0〜10.00A/dmの電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1から3のいずれかに記載の二層めっき基板。
  5. 前記第一層銅めっき膜及び前記第三層銅めっき膜が、略同じ電流密度を用いる電解銅めっきにより形成される銅めっき膜である請求項1から4のいずれかに記載の二層めっき基板。
  6. 前記第一層銅めっき膜の膜厚が1μm以上、8.5μm以下、前記第二層銅めっき膜の膜厚が0.5μm以上、3μm以下、前記第三層銅めっき膜の膜厚が1μm以上、8.5μm以下、前記銅めっき皮膜の皮膜厚が2.5μm以上、10μm以下である請求項1から5のいずれかに記載の二層めっき基板。
  7. 請求項1から6のいずれかに記載の二層めっき基板の製造方法であって、
    添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
    被めっき面に前記電解銅めっき液の残置状態を維持しながら銅めっき膜を形成して三層構造からなる銅めっき皮膜を設けることを特徴とする二層めっき基板の製造方法。
  8. 添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
    導電性が付与された表面を有する絶縁性フィルム基板の前記表面に、凹状欠陥を表面に有する第一層銅めっき膜の形成、
    次いで、前記第一層銅めっき膜の膜表面に前記電解銅めっき液が残置する状態で、凸状欠陥を表面に有する第二層銅めっき膜の形成、
    次いで、前記第二層銅めっき膜の膜表面に前記電解銅めっき液が残置する状態で、第三層銅めっき膜を形成することにより、
    導電性が付与された表面を有する絶縁性フィルム基板の前記表面に膜厚2.5μm以上、10μm以下の銅めっき皮膜を設ける請求項7記載の二層めっき基板の製造方法。
  9. 添加剤に少なくともブライトナーとレベラーとを含む電解銅めっき液を用い、
    前記電解銅めっき液の電解めっき可能電流密度範囲の高電流密度側で選択される電流密度Iを用いて膜厚tの第一層銅めっき膜を形成し、
    次いで連続してI/4〜I/3の範囲の電流密度Iを用いて膜厚tの第二層銅めっき膜を前記第一層銅めっき膜面上に形成し、
    次いで連続して前記第二層銅めっき膜面上に前記電流密度Iより高い電流密度Iを用いて第三層銅めっき膜を形成する請求項8記載の二層めっき基板の製造方法。
  10. 前記電流密度Iが、2.0〜10.00A/dmである請求項9記載の二層めっき基板の製造方法。
JP2009047252A 2009-02-27 2009-02-27 二層めっき基板とその製造方法 Active JP5146774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009047252A JP5146774B2 (ja) 2009-02-27 2009-02-27 二層めっき基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047252A JP5146774B2 (ja) 2009-02-27 2009-02-27 二層めっき基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2010205799A true JP2010205799A (ja) 2010-09-16
JP5146774B2 JP5146774B2 (ja) 2013-02-20

Family

ID=42967046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047252A Active JP5146774B2 (ja) 2009-02-27 2009-02-27 二層めっき基板とその製造方法

Country Status (1)

Country Link
JP (1) JP5146774B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001391A (ko) * 2015-06-26 2017-01-04 엘에스엠트론 주식회사 표면 처리 동박 및 그 제조방법
JP2021008650A (ja) * 2019-07-01 2021-01-28 住友金属鉱山株式会社 銅張積層板
US11145513B2 (en) 2018-09-25 2021-10-12 Nichia Corporation Method of manufacturing semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003340964A (ja) * 2002-03-18 2003-12-02 Ube Ind Ltd 銅張り積層基板
JP2003342787A (ja) * 2002-05-24 2003-12-03 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板の製造方法
JP2007031833A (ja) * 2005-06-23 2007-02-08 Toray Ind Inc 給電用ローラならびに電解めっき被膜付きフィルムの製造装置および方法
JP2007186797A (ja) * 2007-02-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2007189177A (ja) * 2006-01-16 2007-07-26 Sumitomo Metal Mining Co Ltd フレキシブル配線基板及びその製造方法。
JP2008106291A (ja) * 2006-10-24 2008-05-08 Sumitomo Metal Mining Co Ltd めっき基板
JP2008308749A (ja) * 2007-06-15 2008-12-25 Sumitomo Metal Mining Co Ltd 銅めっき方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003340964A (ja) * 2002-03-18 2003-12-02 Ube Ind Ltd 銅張り積層基板
JP2003342787A (ja) * 2002-05-24 2003-12-03 Toyo Metallizing Co Ltd フレキシブルプリント配線用基板の製造方法
JP2007031833A (ja) * 2005-06-23 2007-02-08 Toray Ind Inc 給電用ローラならびに電解めっき被膜付きフィルムの製造装置および方法
JP2007189177A (ja) * 2006-01-16 2007-07-26 Sumitomo Metal Mining Co Ltd フレキシブル配線基板及びその製造方法。
JP2008106291A (ja) * 2006-10-24 2008-05-08 Sumitomo Metal Mining Co Ltd めっき基板
JP2007186797A (ja) * 2007-02-15 2007-07-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2008308749A (ja) * 2007-06-15 2008-12-25 Sumitomo Metal Mining Co Ltd 銅めっき方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001391A (ko) * 2015-06-26 2017-01-04 엘에스엠트론 주식회사 표면 처리 동박 및 그 제조방법
KR102504286B1 (ko) 2015-06-26 2023-02-24 에스케이넥실리스 주식회사 표면 처리 동박 및 그 제조방법
US11145513B2 (en) 2018-09-25 2021-10-12 Nichia Corporation Method of manufacturing semiconductor device
JP2021008650A (ja) * 2019-07-01 2021-01-28 住友金属鉱山株式会社 銅張積層板
JP7273366B2 (ja) 2019-07-01 2023-05-15 住友金属鉱山株式会社 銅張積層板

Also Published As

Publication number Publication date
JP5146774B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
JP4342294B2 (ja) 逆パルスめっき組成物および逆パルスメッキ方法
US8409726B2 (en) Printed circuit board with multiple metallic layers and method of manufacturing the same
WO1987005182A1 (en) Method of producing conductor circuit boards
US6777108B1 (en) Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil
JP2005344174A (ja) 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
TW201710079A (zh) 粗化處理銅箔、覆銅層壓板及印刷配線板
KR101298999B1 (ko) 미세회로 형성을 위한 임베디드용 동박
TW202106930A (zh) 微粗糙電解銅箔以及銅箔基板
JP2007051358A (ja) 錫電気めっき液および錫電気めっき方法
CN102014589A (zh) 印刷线路板的制造方法
JP2012057191A (ja) 長尺導電性基板の電気めっき方法およびこの方法を用いた銅被覆長尺導電性基板の製造方法並びにロール・ツー・ロールタイプの電気めっき装置
JP5146774B2 (ja) 二層めっき基板とその製造方法
JP2008127618A (ja) 交流給電による銅箔の表面処理方法
KR20200010033A (ko) 동장 적층판
JP2005256159A (ja) 銅めっき皮膜の成膜方法、半導体パッケージ用樹脂フィルム基板の連続銅めっき装置ならびにフレキシブル銅張り積層板
JP2010236072A (ja) 積層銅箔及びその製造方法
JP7146274B2 (ja) 微小粗面化電解銅箔及び銅箔基板
JP7247015B2 (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
JP2023103401A (ja) プリント配線板及びその製造方法
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
JP5440386B2 (ja) 金属化樹脂フィルム基板の製造方法
JP5751530B2 (ja) 長尺導電性基板の電解めっき方法および銅張積層板の製造方法
JP7215211B2 (ja) 銅張積層板の製造方法
JP7211184B2 (ja) 銅張積層板および銅張積層板の製造方法
JP5373993B1 (ja) キャリア付き銅箔

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Ref document number: 5146774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3