KR20170001391A - 표면 처리 동박 및 그 제조방법 - Google Patents

표면 처리 동박 및 그 제조방법 Download PDF

Info

Publication number
KR20170001391A
KR20170001391A KR1020150091320A KR20150091320A KR20170001391A KR 20170001391 A KR20170001391 A KR 20170001391A KR 1020150091320 A KR1020150091320 A KR 1020150091320A KR 20150091320 A KR20150091320 A KR 20150091320A KR 20170001391 A KR20170001391 A KR 20170001391A
Authority
KR
South Korea
Prior art keywords
copper foil
treated
copper
present
treatment
Prior art date
Application number
KR1020150091320A
Other languages
English (en)
Other versions
KR102504286B1 (ko
Inventor
김승민
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020150091320A priority Critical patent/KR102504286B1/ko
Publication of KR20170001391A publication Critical patent/KR20170001391A/ko
Application granted granted Critical
Publication of KR102504286B1 publication Critical patent/KR102504286B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 일 측면에 따른 표면 처리 동박은, 동 또는 동 합금 기재; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 포함하는 표면 처리 동박에 있어서, 상기 표면 처리 동박은, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.

Description

표면 처리 동박 및 그 제조방법{Surface treated copper foil and Method for producing the same}
본 발명은 표면 처리 동박에 관한 것으로서, 보다 상세하게는 박리강도 및 내화학성이 우수한 표면 처리 동박 및 그 제조방법에 관한 것이다.
인쇄회로기판의 제작에 사용되는 기초소재인 동박은 전기도금법으로 구리 원박을 제조하는 제박공정과, 구리 원박에 대하여 노듈 처리, 내약품 처리, 내열 처리, 방청 처리 등을 수행하는 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 구리 원박은 제박장치의 음극 드럼에서 박리되어 상대적으로 조도가 낮은 광택면(S면: Shiny Side)과, 광택면(S면) 의 타면에 위치하고 상대적으로 조도가 높은 매트면(M면: Matte Side)을 포함한다.
상기 구리 원박은 후처리 공정에서 구리 노듈(Cu-nodule)과 배리어(barrier) 등을 형성하는 표면 처리를 거침으로써 인쇄회로기판용으로 적합한 물리적, 화학적 특성이 부여된다.
후처리 공정에 의해 구리 원박의 매트면(M면) 위에는 구리노듈층이 형성되고, 구리노듈층 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층이 형성되어 내열, 내염산성, 내산화성 등이 부여된다. 배리어층 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
전해 동박은 그 표면처리층의 구조에 의해 주요 물리적, 화학적 특성이 결정되는 바, 후처리 공정이 제대로 이루어지지 않을 경우에는 동박과 수지 필름 간의 접착 신뢰성이 좋지 않고, 에칭성, 박리강도, 내굴곡성 등에 열화가 발생할 수 있다. 또한, PCB 제조공정의 패턴 형성시 에칭액이나 현상액이 동박과 수지 사이에 침투하여 접착력을 저하시키고 제품불량을 초래하는 문제도 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 창안된 것으로서, 동박의 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)를 최적화함으로써, 박리강도 및 내화학성이 우수한 표면 처리 동박 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 표면 처리 동박은, 동 또는 동 합금 기재; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 포함하는 표면 처리 동박에 있어서, 상기 표면 처리 동박은, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따른 표면 처리 동박은, 동 또는 동 합금 기재; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 포함하는 표면 처리 동박에 있어서, 상기 표면 처리 동박은, 산성동 전기분해욕을 이용하여 피 처리 기재를 음극으로 하고, 상기 거침 도금 처리시 기재의 일측 또는 양면에 전기분해욕의 한계전류밀도 부근의 전류밀도로 전기분해하여 상기 기재 표면에 버닝 도금층을 형성하며, 표면 처리 완료 후, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
바람직하게, 상기 표면 처리 동박은, 표면 처리된 면에서 단위 면적 50㎛×50㎛의 범위에서 상기 마이크로 그루브(Micro Groove)가 차지하는 면적비가 50% 이하이다.
바람직하게, 상기 마이크로 그루브(Micro Groove)는 음각으로 굴곡진 부분의 장직경이 10㎛ 이상인 것이다.
바람직하게, 상기 표면 처리 동박의 두께는 1 ~ 70㎛이다.
상기 기술적 과제는 본 발명에 따른 표면 처리 동박을 적용한 동장적층판에 의해 달성될 수 있다. 또한, 본 발명에 따른 표면 처리 동박을 적용한 동장적층판을 구비한 인쇄회로기판에 의해 달설될 수도 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 표면 처리 동박의 제조방법은, 동 또는 동 합금 기재를 제공하는 단계; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 형성하는 단계;를 포함하는 표면 처리 동박의 제조방법에 있어서, 상기 표면 처리 동박은, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따른 표면 처리 동박의 제조방법은, 동 또는 동 합금 기재를 제공하는 단계; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 형성하는 단계;를 포함하는 표면 처리 동박의 제조방법에 있어서, 상기 표면 처리 동박은, 산성동 전기분해욕을 이용하여 피 처리 기재를 음극으로 하고, 상기 거침 도금 처리시 기재의 일측 또는 양면에 전기분해욕의 한계전류밀도 부근의 전류밀도로 전기분해하여 상기 기재 표면에 버닝 도금층을 형성하며, 표면 처리 완료 후, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
본 발명에 따르면, 동박의 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 최적화됨에 따라 박리강도 및 내화학성이 우수한 표면 처리 동박을 구현하는 것이 가능하다.
본 명세서에 첨부되는 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 발명의 후술되는 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 일반적인 전해 동박 제조 장치의 구조를 설명하기 위해 도시한 설명도이다.
도 2는 본 발명의 바람직한 실시예에 따른 표면 처리 동박의 마이크로 그루브(Micro Groove)를 관찰한 전자현미경(SEM) 사진이다.
도 3은 도 2의 음각으로 굴곡진 부분의 윤곽으로 마이크로 그루브(Micro Groove)의 형상을 도시한 도면이다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명에 따른 표면 처리 동박은 그 공정의 단계에 따라 아래와 같은 용어를 사용한다. 먼저, 도 1에 도시된 통상의 전해 제박 장치를 통해 제조된 동박을 '미처리 동박'으로 지칭하고, 이 미처리 동박의 표면에 전기 화학적 또는 화학적 표면 처리를 수행한 것을 '표면 처리 동박'으로 지칭한다.
먼저, 동 또는 동 합금 기재로서 상기 미처리 동박은 도 1의 전해 제박 장치를 통해 제조된다. 도면을 참조하면, 전해액(10)이 지속적으로 공급되는 전해조(C) 안에 음극으로 기능하는 원통 형상의 드럼(20)과 한쌍의 원호 형상의 양극(30a, 30b)이 설치된다. 상기 드럼(20)은 화살표 방향으로 회전하고, 드럼(20)과 한쌍의 양극(30a, 30b)은 전해액(10)이 개재될 수 있도록 이격된다.
전해 동박의 제조시 상기 드럼(20)과 한쌍의 양극(30a, 30b) 사이에 전류가 가해진다. 이때, 드럼(20)은 화살표 방향으로 회전하고 있는 상태이다. 이에 따라, 드럼(20) 표면에 전해 동박(40)이 전착된 후 가이드 롤(50)을 통해 권취(take up)된다.
상기 전해액(10)은 황산 구리를 주성분으로 하고, 여기에 젤라틴, HEC(Hydroxyethyl Cellulose), SPS(bis(sodiumsulfopropyl) disulfide) 및 질화물과 같은 각종 첨가제가 첨가되고, 전류 밀도는 10ASD ~ 80ASD인 것이 바람직하다.
상기 동 또는 동 합금 기재인 미처리 동박은 아래와 같은 표면 처리 공정을 순서대로 실행하는 것에 의해 '표면 처리 동박'으로 완성된다.
표면 처리 동박을 얻기 위해서는 일반적으로 표면 처리기라는 장치를 사용한다. 롤 형상으로 권취된 상기 미처리 동박을 한방향으로부터 감아내면서 연속 배치한 산세 처리조, 조면화(粗面化) 처리조, 방청 처리조, 전해 크로메이트 처리조 및 건조 처리부를 각각 통과시키는 것에 의해 '표면 처리 동박'을 완성한다.
상기 산세 처리란 미처리 동박에 부착한 수지 성분을 완전히 제거하는 탈지 처리 및 표면 산화 피막 제거 처리를 포함하는 표면 처리 공정이다. 이 산세 처리를 통해 미처리 동박의 청정화를 도모하고, 나머지 표면 처리 공정에서 균일한 전착 등을 확보할 수 있다. 이 산세 처리에는 염산계 용액, 황산계 용액, 황산-과산화 수소계 용액 등 여러가지의 용액을 사용하는 것이 가능하다. 그리고, 그 용액의 농도나 온도 등은 생산 라인의 특성에 따라서 조정하면 충분하다.
산세 처리를 종료하고, 수세조를 통과한 미처리 동박은 미세 동입자를 석출, 부착시키는 공정으로 들어간다. 여기서, 사용하는 동 전해용액은 동의 미세 입자를 석출시키지 않으면 안되기 때문에 버닝(burning) 도금 조건을 채용한다. 따라서, 미세 동입자를 석출, 부착시키는 공정에 사용되는 용액의 농도는 미처리 동박을 형성하기 위해 사용하는 용액의 농도에 비해 버닝 도금 조건을 만들어내기 쉽도록 낮은 농도로 되어 있다. 이 버닝(burning) 도금 조건은 특별히 한정되는 것은 아니고, 생산 라인의 특성을 고려하여 정해진다. 이후, 석출, 부착시킨 미세 동입자의 탈락을 방지하기 위하여 평활 도금조건에서 미세 동입자를 피복하도록 동을 균일하게 석출시키는 피복도금공정을 수행한다. 미세 동 입자를 형성하기 위한 동 전해액으로서는, 동 8∼25g/ℓ, 황산 80∼120g/ℓ, 9-페닐아크리딘 50∼300mg/ℓ, 액온 30∼40℃, 전류 밀도 20∼50A/d㎡이 극히 안정한 전해 조업을 가능하게 할 수 있는 범위가 된다
다음으로, 전해 동박층의 표면이 산화 부식하는 것을 방지하기 위한 합금 도금이 수행됨으로써 배리어 층이 형성된다. 즉, 본 발명에 따른 배리어 층의 형성을 위한 도금은 구리(Cu), 코발트(Co), 철(Fe), 니켈(Ni), 아연(Zn), 크롬(Cr), 바나듐(V), 몰리브덴(Mo) 중에서 선택된 2종 이상의 합금에 의해 이루어진다.
배리어 층의 형성을 위한 도금이 완료된 동박의 표면에는 수세후에 방청을 위한 전해 크로메이트층이 형성된다. 이때의 전해 조건은 특별히 한정을 가지는 것은 아니나, 크롬산 1∼5g/ℓ, 액온 20∼40℃, pH 10∼12, 전류밀도 0.5∼4A/d㎡, 전해시간 1∼5초의 조건을 채용하는 것이 바람직하다. 이러한 전해 조건은 전해 동박의 표면을 균일하게 피복하기 위한 범위 조건이다.
이렇게 전해 크로메이트층이 형성된 미처리 동박의 표면을 일단 건조시킨 후, 실란 커플링제의 흡착 처리를 행한다. 이때의 실란 커플링제의 흡착 방법은 침지법, 샤워링법, 분무법 등 특별히 방법은 한정되지 않는다. 공정 설계에 맞추어, 가장 균일하게 동박과 실란 커플링제를 함유한 용액을 접촉시켜 흡착시킬 수 있는 방법을 임의로 채용하면 좋은 것이다. 실란 커플링제로서는, 올레핀 그룹 기능성 실란(olefin-group-functional silanes), 에폭시 그룹 기능성 실란(epoxy-group-functional silanes), 아크릴 그룹 기능성 실란(acrylic-group-functional silanes), 아미노 그룹 기능성 실란(amino-group-introduced silanes) 및 메르캅토 그룹 기능성 실란(mercapto-groupfunctional silane)중 어느 하나를 선택적으로 사용할 수 있다. 여기에 열거한 실란 커플링제는 동박 기재의 접착면에 사용하더라도, 다음의 에칭 공정 및 프린트 배선판으로 된 후의 특성에 악영향을 주지 않는 일이 중요하게 된다.
한편, 본 발명의 제박 공정에 있어서, 방청 처리까지 완료된 동박 표면의 마이크로 그루브(Micro groove)를 줄이기 위해서는 제박 공정에서 매트(Matte) 면이 평탄한 원박을 제조해야 한다. 이를 위해서 제박 전 드럼을 버핑할 때 브러쉬의 회전속도를 100 ~ 300rpm, 좌/우 오실레이팅(Oscillating) 속도를 50 ~ 150cycle/min 으로 유지하는 것이 중요하다. 특히, 버핑 압력의 편차를 20% 미만으로 해야 드럼 표면이 연마되고, 균일한 드럼 표면에서 평탄한 원박의 제조가 가능하다. 이렇게 버핑된 브러쉬 표면의 Rmax가 2㎛ 이하로 유지되어야 한다.
또한, 본 발명의 표면처리 공정에 있어서는, 거침 도금 총 전류 인가량과 파우더링 도금 총 전류 인가량의 비율을 0.5 에서 2.0배의 범위에서 진행해야 한다. 표면에 균일한 노듈층을 형성하기 위해서는 거침 도금 및 파우더링 도금 전류의 편차를 10% 미만으로 관리해야 한다.
이와 같이, 미처리 동박에 산세 처리, 조면화 처리, 방청 처리, 크로메이트 처리 및 실란 커플링제 흡착 처리를 통해 제조되는 본 발명의 표면 처리 동박은 아래와 같은 물리적 특성을 갖도록 하는 것을 특징으로 한다.
본 발명에 따른 표면 처리 동박은 동 또는 동 합금 기재인 미처리 동박에 상술한 바와 같이 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 포함하는 것으로서, 그 두께가 1 ~ 70㎛이고, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 표면 처리 동박의 마이크로 그루브(Micro Groove)를 관찰한 전자현미경(SEM) 사진이고, 도 3은 도 2의 음각으로 굴곡진 부분의 윤곽으로 마이크로 그루브(Micro Groove)의 형상을 도시한 도면이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 동박의 표면 처리된 면에서 전자현미경(SEM)으로 대략 1000배에서 관찰하였을 때 보이는 음각으로 굴곡진 부분(도 2의 일점쇄선 표시 참조) 중 장직경이 10㎛ 이상인 것(도 3 참조)을 마이크로 그루브(Micro Groove)라고 한다.
또한, 본 발명에 따른 표면 처리 동박은 산성동 전기분해욕을 이용하여 피 처리 기재를 음극으로 하고, 상기 거침 도금 처리시 기재의 일측 또는 양면에 전기분해욕의 한계전류밀도 부근의 전류밀도로 전기분해하여 상기 기재 표면에 버닝 도금층을 형성하며, 표면 처리 완료 후, 그 두께가 1 ~ 70㎛이고, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 한다.
아울러, 본 발명에 따른 표면 처리 동박은 표면 처리된 면에서 단위 면적 50㎛×50㎛의 범위에서 상기 마이크로 그루브(Micro Groove)가 차지하는 면적비가 50% 이하인 것이 바람직하다.
이와 같이, 본 발명에 따른 표면 처리 동박은 표면 처리된 면에서 마이크로 그루브(Micro Groove)가 면적 50㎛×50㎛의 범위에서 5개 이하이고, 상기 마이크로 그루브(Micro Groove)가 차지하는 면적비가 50% 이하를 만족하도록 형성함으로써, 박리강도 및 내화학성이 우수한 표면 처리 동박을 제조할 수 있다.
이는 동박의 표면 처리된 면에서 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개를 초과하게 되거나, 상기 마이크로 그루브(Micro Groove)가 차지하는 면적비가 50%를 초과하게 되면, 표면의 불균일이 발생하며, 이로 인해 동박과 수지간의 결합이 방해되어 박리강도가 저하되거나, 회로 패턴의 형성을 위한 에칭 공정에서 에칭액이 패턴의 에지부로 과도하게 침투되어 내화학성이 저하되기 때문이다.
이러한 박리강도 및 내화학성은 다음과 같은 측면에서 중요한 요소이다. 즉, 박리강도가 1.0 이하인 경우 FPC 제조 후 전자기기에 장착된후 외부 충격 및 고온/고습 조건에서 사용되면 회로패턴이 분리되어 전자기기의 고장을 유발하게 되며, 내화학성 평가 후 30㎛ 이상 액침투가 발생되면 FPC 제조공정에서 여러 화학물질에 패턴의 하단부가 침식되어 패턴이 수지에서 탈리되는 불량을 발생시킨다.
위에서 설명한 특성을 갖는 표면 처리 동박은 폴리이미드 수지층과 같은 절연층을 적층하는 것에 의해 동장적층판(편면 동장적층판 또는 양면 동장적층판)을 제조하는 것이 가능하다. 상기 폴리이미드 수지층은 공지의 디아민과 산무수물을 용매의 존재하에서 중합해서 제조할 수 있다. 또한, 이 동장적층판을 구비하고, 에칭 공정에 의해 상기 동장적층판에 소정의 회로 패턴이 형성되는 인쇄회로기판을 제조하는 것도 가능하다.
한편, 본 발명에 있어서, 미처리 동박의 표면 처리를 통해 형성되는 거침 도금 처리층, 배리어층, 방청층, 실란처리층은 그 처리 순서가 반드시 특정 순서에 따라 이루어져야 하는 것은 아니며, 이러한 층들 중 일부만 형성되거나 전부가 다 형성될 수도 있는 것이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예 및 비교예를 들어 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
실시예 및 비교예
아래의 표 1에는 본 발명에 따른 표면 처리 동박에 대한 단위 면적 50㎛×50㎛의 범위에서 마이크로 그루브(Micro Groove)의 개수(ea)와 마이크로 그루브(Micro Groove)의 면적비(%)의 바람직한 실시예(1 ~ 5)와 이에 대비되는 비교예(1 ~ 4)에 대해 박리강도 및 내화학성 시험을 실시하였고, 그 결과를 나타내었다.
Figure pat00001
본 발명의 실시예(1 ~ 5)와 비교예(1 ~ 4)에서는 상기 표 1의 마이크로 그루브(Micro Groove)의 수와 비율을 가지는 표면 처리후의 전해 동박 샘플을 준비하였다. 여기서, 상기 마이크로 그루브(Micro Groove)의 수와 비율은 전자현미경(SEM)을 이용하여 1000배로 표면 처리된 면의 단위 면적 50㎛×50㎛의 범위를 관찰하여 음각으로 굴곡진 부분의 장직경이 10㎛ 이상인 마이크로 그루브(Micro Groove)의 수를 카운트하고, 각 마이크로 그루브(Micro Groove)의 면적을 합산하여 면적비를 산출하였다.
실시예 및 비교예의 박리 강도 측정
상기 실시예(1 ~ 5)와 비교예(1 ~ 4)에 따른 표면 처리 동박에 폴리이미드 필름을 적층한 샘플을 제작하였고, 이 샘플에 대해 JIS C 6481 규격으로 동박과 폴리이미드 필름 사이의 박리강도를 측정하였다. 그 결과를 상기 표 1에 나타내었다.
실시예 및 비교예의 내화학성 평가
상기 실시예(1 ~ 5)와 비교예(1 ~ 4)에 따른 표면 처리 동박에 폴리이미드 필름을 적층한 샘플을 제작하였고, 이 샘플에 1㎜의 회로 패턴을 형성하였다. 이 후 황산(5%) 및 과수(3%)의 소프트 애칭액(Etching Rate: 1.3㎛, 액온으로 Etching Rate 조절함)에 1분간 침적한 후 회로 패턴을 박리하여 에지 부분에 대한 에칭액의 침투 깊이를 측정하였다. 이때, 액침투 깊이는 가장 깊이 침투된 깊이를 기준으로 하였으며, 전자현미경(SEM)으로 500배에서 액침투 부위를 1차 확인 후 침투된 부위 확인시 1000 ~ 3000배로 확대하여 정확한 액침투 깊이를 측정하였다. 그 결과를 상기 표 1에 나타내었다.
상기 표 1로부터 알 수 있는 바와 같이, 본 발명의 실시예(1 ~ 5)에 따른 표면 처리 동박들은 박리강도가 1.07kgf/cm 이상이고, 내화학성 특성을 나타내는 액침투 깊이가 28㎛ 이하로 박리강도 및 내화학성 특성이 모두 우수한 결과를 나타냄을 확인할 수 있다.
반면, 비교예1은 마이크로 그루브(Micro Groove)의 개수가 1개였지만, 그 면적비가 53%로 본 발명에 따른 표면 처리 동박의 기준에 충족되지 않음으로 인해 액침투 깊이가 37㎛로 내화학성 특성이 좋지 않음을 확인할 수 있다.
비교예2는 마이크로 그루브(Micro Groove)의 개수가 5개였지만, 그 면적비가 51%로 본 발명에 따른 표면 처리 동박의 기준에 충족되지 않음으로 인해 박리강도가 0.98kgf/cm이었고, 액침투 깊이가 58㎛로 박리강도 및 내화학성 특성이 모두 좋지 않음을 확인할 수 있다.
비교예3은 마이크로 그루브(Micro Groove)의 면적비가 11%였지만, 그 개수가 6개로 본 발명에 따른 표면 처리 동박의 기준에 충족되지 않음으로 인해 액침투 깊이가 35㎛로 내화학성 특성이 좋지 않음을 확인할 수 있다.
비교예4는 마이크로 그루브(Micro Groove)의 면적비가 48%였지만, 그 개수가 6개로 본 발명에 따른 표면 처리 동박의 기준에 충족되지 않음으로 인해 박리강도가 0.92kgf/cm이었고, 액침투 깊이가 78㎛로 박리강도 및 내화학성 특성이 모두 좋지 않음을 확인할 수 있다.
따라서, 비교예들의 표면 처리 동박에 비해 본 발명의 실시예에 따른 표면 처리 동박이 박리강도 및 내화학성 특성이 우수함을 확인할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
10: 전해액 20: 드럼
30a, 30b: 양극 40: 미처리 전해동박
50: 가이드 롤

Claims (7)

  1. 동 또는 동 합금 기재; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 포함하는 표면 처리 동박에 있어서,
    상기 표면 처리 동박은, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 하는 표면 처리 동박.
  2. 제1항에 있어서,
    상기 표면 처리 동박은, 표면 처리된 면에서 단위 면적 50㎛×50㎛의 범위에서 상기 마이크로 그루브(Micro Groove)가 차지하는 면적비가 50% 이하인 것을 특징으로 하는 표면 처리 동박.
  3. 제1항에 있어서,
    상기 마이크로 그루브(Micro Groove)는 음각으로 굴곡진 부분의 장직경이 10㎛ 이상인 것을 특징으로 하는 표면 처리 동박.
  4. 제1항에 있어서,
    상기 표면 처리 동박의 두께는 1 ~ 70㎛인 것을 특징으로 하는 표면 처리 동박.
  5. 제1항에 따른 표면 처리 동박을 적용한 것을 특징으로 하는 동장적층판.
  6. 제5항에 따른 동장적층판을 구비한 것을 특징으로 하는 인쇄회로기판.
  7. 동 또는 동 합금 기재를 제공하는 단계; 및 상기 기재의 일측 표면 또는 양측 표면에 형성되는 거침 도금 처리층 및 배리어층 중 적어도 하나 이상의 층을 형성하는 단계;를 포함하는 표면 처리 동박의 제조방법에 있어서,
    상기 표면 처리 동박은, 표면 처리된 면에서 음각으로 굴곡진 부분인 마이크로 그루브(Micro Groove)가 단위 면적 50㎛×50㎛의 범위에서 5개 이하인 것을 특징으로 하는 표면 처리 동박의 제조방법.
KR1020150091320A 2015-06-26 2015-06-26 표면 처리 동박 및 그 제조방법 KR102504286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150091320A KR102504286B1 (ko) 2015-06-26 2015-06-26 표면 처리 동박 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150091320A KR102504286B1 (ko) 2015-06-26 2015-06-26 표면 처리 동박 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170001391A true KR20170001391A (ko) 2017-01-04
KR102504286B1 KR102504286B1 (ko) 2023-02-24

Family

ID=57831612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150091320A KR102504286B1 (ko) 2015-06-26 2015-06-26 표면 처리 동박 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102504286B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230082076A (ko) 2021-12-01 2023-06-08 삼성중공업 주식회사 덕트 조립체

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730834B1 (ko) * 2006-03-15 2007-06-20 엘에스전선 주식회사 전해 동박 제조용 드럼의 버핑장치 및 버핑방법
JP2009220386A (ja) * 2008-03-17 2009-10-01 Nippon Mining & Metals Co Ltd ２層銅張積層板及びその製造方法
JP2010205799A (ja) * 2009-02-27 2010-09-16 Sumitomo Metal Mining Co Ltd 二層めっき基板とその製造方法
KR20110024527A (ko) * 2009-09-02 2011-03-09 엘에스엠트론 주식회사 전해 동박 및 그 제조 방법
KR20140088911A (ko) * 2012-01-18 2014-07-11 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판
KR20150003413A (ko) * 2010-09-27 2015-01-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730834B1 (ko) * 2006-03-15 2007-06-20 엘에스전선 주식회사 전해 동박 제조용 드럼의 버핑장치 및 버핑방법
JP2009220386A (ja) * 2008-03-17 2009-10-01 Nippon Mining & Metals Co Ltd ２層銅張積層板及びその製造方法
JP2010205799A (ja) * 2009-02-27 2010-09-16 Sumitomo Metal Mining Co Ltd 二層めっき基板とその製造方法
KR20110024527A (ko) * 2009-09-02 2011-03-09 엘에스엠트론 주식회사 전해 동박 및 그 제조 방법
KR20150003413A (ko) * 2010-09-27 2015-01-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
KR20140088911A (ko) * 2012-01-18 2014-07-11 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230082076A (ko) 2021-12-01 2023-06-08 삼성중공업 주식회사 덕트 조립체

Also Published As

Publication number Publication date
KR102504286B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
CN111526660B (zh) 附载体铜箔及铜箔基板
TW442395B (en) Composite copper foil, process for preparing the same, and copper-clad laminate and printed wiring board using the same
JP3370624B2 (ja) キャリア箔付電解銅箔及びその電解銅箔を使用した銅張積層板
CN106413267B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
US6777108B1 (en) Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil
KR20010089713A (ko) 표면처리 동박 및 그 표면처리 동박의 제조방법
TWI515342B (zh) 表面處理銅箔、使用該表面處理銅箔所得之貼銅積層板以及印刷配線板
JP3250994B2 (ja) 電解銅箔
CN105209252A (zh) 附载体铜箔、使用其的覆铜积层板、印刷配线板、电子机器及印刷配线板的制造方法
KR100974373B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
JP3661763B2 (ja) プリント配線板用表面処理銅箔の製造方法
KR100743512B1 (ko) 표면처리 동박의 제조방법
EP0250195A2 (en) Double matte finish copper foil
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR101126831B1 (ko) 전해 동박 및 그 제조 방법
EP0839440B1 (en) Copper foil for the manufacture of printed circuits and method of producing same
WO2022113806A1 (ja) 粗化処理銅箔、銅張積層板、及びプリント配線板
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JP2020183565A (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
CA2070046A1 (en) Metal foil with improved bonding to substrates and method for making said foil
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
WO2020246467A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP4698957B2 (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法
JP4330979B2 (ja) 表面処理電解銅箔
JP4083927B2 (ja) 銅箔の表面処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant