JP2010193455A - 自励発振型d級増幅装置 - Google Patents

自励発振型d級増幅装置 Download PDF

Info

Publication number
JP2010193455A
JP2010193455A JP2010030816A JP2010030816A JP2010193455A JP 2010193455 A JP2010193455 A JP 2010193455A JP 2010030816 A JP2010030816 A JP 2010030816A JP 2010030816 A JP2010030816 A JP 2010030816A JP 2010193455 A JP2010193455 A JP 2010193455A
Authority
JP
Japan
Prior art keywords
signal
filter
unit
output signal
amplifier unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010030816A
Other languages
English (en)
Other versions
JP5523862B2 (ja
Inventor
Bruno Johan Georges Putzeys
ジョアン ジョルジュ プッツェイ ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hypex Electronics BV
Original Assignee
Hypex Electronics BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL1036600A external-priority patent/NL1036600C2/en
Application filed by Hypex Electronics BV filed Critical Hypex Electronics BV
Publication of JP2010193455A publication Critical patent/JP2010193455A/ja
Application granted granted Critical
Publication of JP5523862B2 publication Critical patent/JP5523862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/123A difference signal between an output and an input signal of an amplifier being coupled back at the input of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/129Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/135Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/264An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/453Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/66Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】
増幅器ユニットの過変調が生じたときに、前方フィルタの機能が無効にされるようになされている増幅装置を提供する。
【解決手段】 装置入力信号3の増幅表現である実際の装置出力信号17を提供するようになされた増幅器ユニット5と、増幅器ユニット5の周囲に配置された制御ループ19と、増幅器ユニット5の過変調を検出するようになされた偏差検出ユニット28と、実際の装置出力信号17の信号対ノイズ比を増大するためにループゲインを増大するための積分フィルタを含む前方フィルタ20とを備えている。
【選択図】 図2B

Description

本発明は、装置入力信号を受信するための装置入力部と、ゼロ交差検出器ユニット、出力フィルタ及びリードラグ補償ループを含む増幅器ユニットと、前記実際の装置出力信号を提供するための装置出力部とを備えた増幅装置に関する。前記ゼロ交差検出器ユニットは、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えるようになされている。前記増幅器ユニットは、実際の装置出力信号を前記装置入力信号の増幅された表現として提供するようになされている。
パルス幅変調は、アナログ信号を周期的基準信号と比較することによりアナログ信号を2進信号に変換するために用いられる技術である。パルス幅変調は、特に、携帯用オーディオ機器に多く使用されているD級増幅器に用いられる。D級増幅器は、電力効率が比較的高く(エネルギーロスが小さい)、且つ回路設計が比較的簡単であることで知られている。これは、これらの増幅装置が小型であることを可能にし、また、これらの増幅装置を携帯用に適するようにしている。D級増幅は、入力信号が周期的基準信号(例えば、鋸歯状波又は三角波)と比較されるという原理に基いている。増幅装置は、入力電圧が基準電圧よりも高いか低いか、すなわち基準信号の電圧レベルよりも高いか低いかに応じて第1の電圧レベルと第2の電圧レベルとの間で切り替わる切替型増幅器を含む。
この切替型増幅器の出力は、可変デューティサイクルを有する高周波矩形波である。この信号は、負荷に伝送される前に最初にLCローパスフィルタによりフィルタリングされる。ローパスフィルタは、信号のファーストオン/オフ部が負荷に達することを防止し、尚且つ、平均値を減衰無しに通過させる。
このように構成された増幅器は様々な欠点を有する。第1の電圧レベル及び第2の電圧レベルは、通常安定しておらず、総利得に動的に影響を与える。切替えられる出力段階は、第1の電圧レベルから第2の電圧レベルに切り替わり、そして第2の電圧レベルから第1の電圧レベルに戻るためにかかる時間が限られ、出力状態はこの期間に不安定である。これ自体が波形ひずみに現れる。さらに、LC出力フィルタは、負荷から見て、フィルタのカットオフ周波数に近い高出力インピーダンスを有する並列共振回路を構成している。増幅器の周波数応答を負荷インピーダンスから独立させるためには低出力インピーダンスが望ましい。
これらの問題は、フィードバック誤差制御を用いることにより最も有効に対処される。フィードバックループは、D級増幅器の再生品質を改善することに加えて、制御発振を行うためにも有利に用いることができ、これにより増幅器を自励発振モードで動作させ、外部の周期的基準信号(例えば三角波発振器により供給される)を不要にする。
少なくとも1つの振幅制限状態変数を有する高次制御ループは、通常、幾つかの安定なリミットサイクル(発振条件)又は「モード」を有する。線形(すなわち非スイッチング)システムにおいては、これらのリミットサイクルのいずれにおける動作も「不安定」(“instability”)とみなされる。スイッチングシステムにおいて、これらのモードの1つでの意図的動作が「自励発振」(“self-oscillation”)と称される。詳細には、自励発振は、ループゲインを著しく増大させる手段としてD級増幅器に用いることができる。自励発振型D級増幅器においては、周期的基準信号を供給する必要がもはやないため、設計をかなり簡単にすることが可能である。
自励発振制御ループは、1つの特定のモード(通常は最高周波数モード)で動作するときにのみ良好に動作する。別のモードでの動作は性能を非常に悪くするか、又は、破壊的でさえあり得る。自励発振は、ゼロ交差検知器周囲の、すなわち、例えばD級増幅器周囲の適切なフィードバックループを閉じることにより達成される。
自励発振型D級増幅器の発振モードは、通常、以下の2つの基準を用いて計算される。これらは、正弦波発振器のためのバルクハウゼン基準に基づいている。
Arg(H(j・2π・f))=0
d(Arg(H(j・2π・f)))/df<0
式中、H(s)は制御ループのループ関数であり、fは周波数である。この式が基本的に示していることは、システムが、ループの位相シフトが2π(すなわち0)ラジアンである周波数で発振できるということである。これらの基準は、いくつかの周波数(動作モードとしても知られている)に適応する。
高次ループ制御には幾つかの問題がある。第1に、1又は複数の積分器を含む増幅器が過変調(クリップ)された場合、入出力間の誤差が大きくなる。積分器はこの誤差を、出力がクリップに費やす全時間にわたって積分し続けるであろう。入力信号が正常範囲に戻っても、出力は、積分された誤差が再びゼロに戻るまでクリップされたままである。従って、クリップからの回復はかなりゆっくりと行われ、出力信号に歪みを生じ、これは、回路が完全に回復するまで続く。
第2に、バルクハウゼン基準を考慮すると、ループが望ましくない周波数で発振する可能性がある。これは、ループが最大ループゲインのために最適化されるときにほぼ確実に生じるであろう。そこで、設計者は、回路が不都合な周波数で発振することを防止するためにゲイン余裕に(位相余裕にではない)頼ろうとする。(ループ振幅応答における、ユニティゲインを超える余剰ゲインは、位相差が2π(その倍数)であるとき、ユニティゲインよりも大きい)。しかし、高次制御ループがクリップされると、ゲイン余裕は事実上崩壊し、より低い(不安定な)周波数モードで発振する機会を回路に与えることになる。
第3に、制御ループが、閉ループ応答(そこから開ループ応答が続く)又は開ループ応答(そこから閉ループ応答が続く)のいずれかを設計者が固定するのに十分な程度の自由しか有さず、これらの両方を固定する自由度を有さない。D級増幅器における通常の手順は、ループゲインのための設計をし、そして、周波数応答を外部から補正することである。
本発明の目的は、上記の問題を軽減すること、及び、ゼロ交差検出器ユニットに基づいた安定的な自励発振駆動増幅器装置を提供することにある。
これら及び他の目的は、本発明により、以下の増幅装置が提供されることにおいて達成される。この増幅装置は、装置入力信号を受信するための装置入力部と、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えるためのゼロ交差検出器ユニット、出力フィルタ、及びリードラグ補償ループを含み、前記装置入力信号の増幅表現である実際の装置出力信号を提供するようになされた増幅器ユニットと、前記実際の装置出力信号を提供するための装置出力部とを備えた増幅装置であって、前記増幅器ユニットの周囲に配置された制御ループと、前記増幅器ユニットの過変調を検出するようになされた偏差検出ユニットと、前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するための積分フィルタを含む前方フィルタとをさらに備えており、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能が無効にされるようになされていることを特徴とするものである。
本発明の装置において、前記増幅装置のための前方フィルタの機能は、前記増幅器ユニットが過変調されるとすぐに無効にされる。詳細には、過変調が生じると、前方フィルタは、その通常の動作を、過変調の作用の継続に寄与することを防止するために停止する。これは多数の様々な方法で達成され得る。例えば、大きい外乱の積分を全て停止するために前方フィルタが飽和され得る。或いは、前方フィルタ自体が、有意の又は重要な作用を増幅器ユニットにもたらさないモードに切り替わる。これは、例えば、積分器の機能を無効にすることにより、若しくは、前方フィルタの機能を無効にすることにより、又は、制御ループ全体のスイッチをオフにすることにより達成することができる。別の方法は、積分器のゲインを、ゲインの寄与が小さく又は有意でないレベルまで低減することであり、或いは、前記積分器への入力信号を抑制又は低減することによる。この場合、増幅装置の増幅器ユニットは、装置の入力信号のみに応答する状態、又は主として装置の入力信号に応答する状態にされ、且つ、制御ループは、DC成分(理想的には可能な限り小さい)のみを提供し、若しくは主としてDC成分を提供し、又は、信号を全く提供しない。これが、クリッピングからの迅速な回復を可能にする。
前記増幅装置の閉ループ応答が、前記前方フィルタの伝達関数から独立しているため、閉ループ応答と開ループ応答とを互いに独立に固定することができる。前記増幅装置の周波数応答は前記増幅器ユニットの伝達関数にのみ依存し、ループゲインは前方フィルタ応答のみに依存し、これにより、従来技術のD級増幅器設計に関して以上に実証した設計問題を解決する。
本発明の一実施形態に従えば、偏差検出ユニットが検出フィルタを含む。この検出フィルタは、前記装置入力信号を受信するために、及び、この装置入力信号を、前記増幅器ユニットの実際の装置出力信号に対応する期待される装置出力信号を提供するように修正するようになされている。この修正が欠陥なく行われることが、必須ではないが好ましい。詳細には、期待される装置出力信号は、増幅器ユニットからの、クリッピングのない、又はより高い電圧レベルでクリップされた出力に類似している。これは、増幅器ユニットの実際の装置出力信号と偏差検出ユニットからの期待される装置出力信号との偏差を検出することを可能にする。
さらなる実施形態に従えば、期待される装置出力信号を実際の装置出力信号と比較するために、そして、期待される装置出力信号の、実際の装置出力信号からのずれ(偏差)に関する誤差信号を提供するために、偏差検出ユニット又は制御ループが配置される。これは、期待される装置出力信号を制御ループに注入することにより簡単に実現されることができ、例えば、加算減算ユニットを用いて、期待される装置出力信号を、制御ループを介して受信された実際の装置出力信号から減じ、又はその反対に、実際の装置出力信号から、期待される装置出力信号を減じることにより行われる。
前方フィルタは、飽和閾値を超える電圧レベルを有する前記誤差信号に応答した前方フィルタ出力信号を提供するときに飽和するような寸法につくられている。この飽和閾値は任意に選択され得るが、クリップに効率的に応答するように最小限小さいように選択され得る。しかし、この点に関し、所望の機能性を得るために飽和閾値が最小限であることが要求はされず、必須ではない。しかしながら、飽和閾値が最小限であれば、クリッピングに効率的に応答するというさらなる利益をもたらすことに留意されたい。また、前方フィルタの機能が、信号対ノイズ比(「ノイズ」はこの意味において歪みを含み得る)を増大することであることに留意されたい。なぜなら、これにより総ループゲインが増大されるからである。従って、前方フィルタが過度に急速に飽和することを防止するために、前方フィルタが、その入力にて受信する小さい信号に対する所定量の許容差を有することが望ましいであろう。前方フィルタが飽和してしまうと、制御ループはもはやループゲインに寄与しない。
装置入力部にて受信される装置入力信号は、偏差検出ユニットに提供されるだけでなく、通常動作のために増幅器ユニットにも提供される。一実施形態に従えば、前方フィルタの出力は、装置入力部にて受信された装置入力信号と結合され、増幅器ユニットへの入力信号として用いられる。装置入力部からの装置入力信号を前方フィルタの出力信号と結合するための手段は、当業者に理解されるような追加のユニットを含み得る。
本発明のさらなる実施形態に従えば、ゼロ交差検出器が、コンパレータにより生じる外乱を低減するためのリードラグ補償ループを含み得る。以上の記載に加えて、本発明が、自励発振型D級増幅器におけるクリッピングの発生を制御するための便利で簡単な手段を提供することに留意されたい。得られる回路設計は比較的単純且つ簡潔であり、従って小型に保たれ得る。詳細には、偏差検出ユニット(本発明の増幅器ユニットの動作を模擬するもの)がさらなる増幅器ユニットを含めばよい。単純なRC回路を用いることも可能であるが、別の方法も考えられる。また、より高い電圧レベルでクリップするように設定されたさらなるゼロ交差検知器に基づいたさらなる増幅器回路も、最も好ましい方法ではないが、単純化を考慮すれば有益であろう。この場合、このさらなる増幅ユニットは誤差検出のためにのみ用いられ、増幅のためには用いられない。
前方フィルタの積分器は、誤差信号が最初に受信され始めたときに飽和して制御ループの動作を完全に遮断し、増幅ユニットを増幅ユニット自体の残りの1つの発振モードで動作させておく寸法につくることができる。この1つの発振モードにおける動作は安定している。主要な増幅器ユニットは、過変調を継続する高次制御ループの作用を受けずに迅速に回復する。
第2の態様に従えば、本発明は、以下の増幅装置に向けられている。この増幅装置は、装置入力信号を受信するための装置入力部と、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えるためのゼロ交差検出器ユニットを含み、前記装置入力信号の増幅表現である実際の装置出力信号を提供するようになされた増幅器ユニットと、前記実際の装置出力信号を提供するための装置出力部とを備えた増幅装置であって、前記増幅器ユニットの周囲に配置された制御ループと、前記増幅器ユニットの過変調を検出するようになされた偏差検出ユニットと、前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するための積分フィルタを含む前方フィルタとをさらに備えており、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能が低減されるようになされていることを特徴とするものである。
第3の態様に従えば、本発明は、装置入力信号を、前記装置入力信号の増幅された表現である実際の装置出力信号を提供するために増幅装置を用いて増幅する方法を提供する。前記方法は、装置入力部が装置入力信号を受信するステップと、ゼロ交差検出器ユニットを含む増幅器ユニットが、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えて装置出力部に提供するステップと、装置出力部が前記装置入力信号の増幅表現である実際の装置出力信号を提供するステップとを含んでいる、増幅装置を使用した増幅方法であって、積分フィルタを含む前方フィルタを有し前記増幅器ユニットの周囲に配置された制御ループが前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するステップと、偏差検出ユニットが前記増幅器ユニットの過変調を検出するステップと、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能を無効にするステップとをさらに含んでいることを特徴とするものである。
以上の記載に加え、本発明の教示が1つの制御ループのみに限定されないことに留意されたい。複数の積分ユニット及び制御ループを含むより高次のシステムも、本発明の教示を用いて動作され得る。これは、期待される装置出力信号を積分ユニットの各々に印加し、これらの積分ユニットの各々をクリップ時に飽和させることにより行われる。
従来技術から知られる、高次制御式自励発振型D級増幅装置を示す。 図1と同一の増幅装置を概略的に示す。 本発明に従う高次制御式自励発振型D級増幅装置を示す。 本発明に従う装置の通常状態下での位相−周波数プロットを示す。 本発明に従う装置の飽和中の位相−周波数プロットを示す。 本発明のさらなる実施形態を示す。 本発明に用いられる前方フィルタユニットの実施形態を示す。 本発明に用いられる前方フィルタユニットの実施形態を示す。 本発明に用いられる前方フィルタユニットの実施形態を示す。
本発明を、添付図面を参照しつつ、本発明の限定的でない特定の実施形態を用いてさらに説明する。
図1に、従来技術に従う高次制御式自励発振型D級増幅装置1が示されている。この図において、装置は、ゼロ交差検出器ユニットを基盤とした増幅器ユニット5を含み、また、コンパレータ7及びローパスフィルタ(出力フィルタ)15を含む。コンパレータ7は入力信号8を受信し、信号8は基準信号Vref9と比較される。リードラグ補償ループ13がコンパレータ7及び出力フィルタ15の周囲に配置されている。フィルタHcomp14を有するリードラグ補償ループ13は、出力フィルタ15及びコンパレータ7の伝搬遅延と共に、増幅器ユニット5が自励発振モードで動作することを可能にしている。増幅装置1が自励発振するため、基準信号Vrefは、通常、直流信号であり、特には基準電位、通常、グラウンド電位である。通常状態下の一般的な用途では寄与が期待されないが、当業者は、任意の基準信号を自由に用いることができ、グラウンドを固定電位として用いる必要性はなく、DC信号を用いる必要性もない。
入力信号8の電圧レベルがVrefの電圧レベルよりも高い場合、コンパレータ7が出力10にて、電圧レベルV+の信号を提供する。入力信号8の電圧レベルがVref9の電圧レベルよりも低い場合、電圧レベルV−が出力10にて提供される。切り替えのための電圧レベル(V+,V−)がコンパレータ7に、入力11及び12を介して提供される。この電圧は、すなわち、コンパレータ7の最終ステージ(増幅装置のパワーステージでもある)の供給電圧である。これにより、パルス幅変調(PWM)信号VPWMがコンパレータ7の出力にて提供される。出力フィルタ15がこのPWM信号を装置出力信号Voutに変換する。装置出力信号Voutは、装置入力信号VINの増幅された形態(amplified representation)である。Voutは、例えば、音声出力としてスピーカ(図示せず)に提供され得る。
装置出力部17から、制御ループ19が装置出力信号Voutをループの開始部にフィードバックし、この信号を加算器21を介して装置入力部3の装置入力信号Vinに加える。制御ループ19は、伝達関数H(s)を有する前方フィルタ20を含む。前方フィルタ20は、ループの次数を少なくとも1つ増やす任意の適切なタイプのフィルタであり得る。前方フィルタ20は、例えば積分器であり得る。前方積分フィルタ20の機能は、ノイズ信号を積分し、それにより、信号対ノイズ比を高めることによりループゲインを増大させることである。
増幅器ユニット5は伝達関数K(s)を有するが、出力信号に外乱(記号εにより示す)を加える。当業者には理解されるように、誤差項εは伝達関数の一部ではない。また、誤差項εは、前方フィルタ20により積分される制御信号Vcontrolにも存在するであろう。通常状況下では、この誤差項がループの発振周波数に不安定性を生じる(すなわち、ループが、より低い発振モードに移行しようとする)ことはない。しかし、増幅器ユニット5が過変調されて誤差項εが大きくなるときに問題が生じる。
増幅装置は、PWM出力信号のデューティサイクルが0%又は100%に達したときに過変調されると言われている。この場合、装置入力信号は、装置が装置入力信号を有意のPWM信号に変換するためには強すぎる。入力が最大許容レベルよりも高い場合には、PWMデューティサイクルは100%になり、Voutはその最大レベルで固定されるであろう。増幅器ユニット5が過変調されてシステムがクリップしている場合には、装置出力信号Vout中の比較的大きい誤差項が制御ループ19を介して加算ユニット21にフィードバックされ、加算ユニット21にて装置入力部3の装置入力信号に位相差と共に加えられる。前方フィルタ20は、入力信号8を介して誤差をコンパレータ7に加える前に誤差を積分することにより状況を悪化させる。これによりクリッピング状態が継続され、装置の回復に長い時間がかかる。
図2Bは、本発明に従う増幅装置を示す。比較のために、図2Aが図1の増幅装置を概略的に示し、明瞭化のために構成部品がフィルタユニットに換えて示されている。以下の説明から考えて、本発明は、図2Aと図2Bとを比較することにより最良に理解される。しかし、図2Bの実施形態が単なる1つの実施形態とみなされるべきであり、別の実施形態(例えば図4に示す実施形態)も可能であり、本発明の範囲内にあることに留意されたい。
図2Aにおいて、前方フィルタユニット20及び増幅器ユニット5が、それらのそれぞれの伝達関数H(s)及びK(s)と共に示されている。増幅器ユニット5が外乱εを出力信号に加える。装置入力部3は装置入力信号Vinを受信し、装置入力信号Vinは、制御ループ19からの制御信号Vcontrolと加算減算ユニット26にて結合されて前方フィルタ20に印加される。結合された信号は、フィルタリング後、増幅器ユニット5に印加され、実際の装置出力信号Voutを装置出力部17にて提供する。この実際の装置出力信号Voutが制御ループ19を介してフィードバックされ、制御信号Vcontrolとして加算減算ユニット26に提供されて、装置入力部3の装置入力信号Vinと結合される。
図2Bにおいて、装置入力信号Vinは、接続部24を介して加算ユニット27に伝送され、加算ユニット27にて、前方フィルタ20から出力された信号と結合され、増幅器ユニット5に提供される。図1及び図2Aに関して以上に記載したように、増幅器ユニット5は伝達関数K(s)を有し、外乱ε(通常は小さい)を実際の装置出力信号Voutに加える。実際の装置出力信号Voutは、装置出力部17から制御ループ19に入り、加算減算ユニット26に戻る。制御ループ19は、前方フィルタ20と共に、図2Bに示されている増幅装置のループゲインを著しく増大させる。図1に示されたリードラグ補償14が、ゼロ交差検出器7及び出力フィルタHoutと共に、明確なゲイン及び周波数応答K(s)を有する自励発振型増幅ユニット5を形成している。自励発振のための発振モードは、2π(すなわち0)ラジアンの位相差を生じる可能な限り高い周波数である。
本発明の増幅装置において、偏差検出ユニット28が、伝達関数K’(s)を有する検出フィルタ25を含む。この検出フィルタ25は、装置入力部3から装置入力信号Vinを受信する。伝達関数K’(s)は、増幅器ユニット5のK(s)を検出フィルタ25の出力にて模擬又はシミュレートするため、その信号は、Voutの、誤差項εを含まない理想化された状態(idealized version)である。加算減算ユニット26が、検出フィルタ25からの出力信号を、制御ループ19を介して受信された制御信号Vcontrolから減算する。それゆえ、前方フィルタ20は、外乱ε(すなわち、制御ループ19を介して受信した信号と検出フィルタ25から受信した信号との差)のみを受信する。外乱εは、通常状況下では小さいと考えられ、従って、前方フィルタ20の出力も小さいであろう。検出フィルタ25は簡単なRCフィルタとして実装され得る。
増幅装置1が過変調された場合、PWM出力信号のデューティサイクルがその限界に達し、装置入力信号Vinの電圧レベルの有意な表示をもはやもたらさない。この結果、誤差項εが比較的大きくなる。従って、検出フィルタ25を通して受信された信号と制御ループ19を通して受信された信号との差(すなわち、検出フィルタ25を通して受信された信号との偏差)の程度が比較的大きくなる。この比較的大きい誤差項εが前方フィルタ20により受信される。
一実施形態に従えば、前方フィルタ20は、通常状況下で受信された誤差項εよりも平均的に大きい誤差信号εを受信したときに比較的迅速に飽和するような寸法につくられる。従って、増幅装置1が過変調されてクリッピングを開始したならば(εが大きくなるため)、前方フィルタ20H(s)は即時に飽和し、増幅器ユニット5に提供される入力信号にもはや寄与しない。詳細には、飽和により、フィルタ20の出力が連続的な直流成分(理想的には可能な限り小さい)を提供させられる。従って、制御ループの機能が無効にされ、増幅装置は、より低次のシステムとして動作する。増幅器ユニット5により受信される入力信号は、可変成分としての装置入力信号VInのみを含む。従って、前方フィルタ20の飽和中には制御ループが作用しないため、本発明の増幅装置には、クリッピング作用を継続させる不都合な機能が存在しない。本発明の装置は、過変調から迅速に回復する。
上記の実施形態は、制御ループ19の機能を無効にするために飽和を用いる。当業者は、本発明が、概して、誤差信号εにより示される外乱が大きくなり過ぎた場合に可能な限り即時に積分制御ループの通常動作を阻止することに向けられていることを理解するであろう。これは、前方フィルタを飽和させることにより実行され得るが、ループ又はループの機能をループ出力を限定又は固定することにより無効にすることによっても実行され得る。上記の実施形態の代替案として、当業者は、制御ループの機能を無効にするスイッチ(例えば、トランジスタの形態)を駆動させるために誤差信号εを用い得ることを理解するであろう。これは、例えば、εが大きくなり過ぎた瞬間に前方フィルタ20をリセットする短絡回路を閉じることにより設計され得る。この場合、誤差項εの積分は生じない。或いは、制御ループ19の機能を前方フィルタ20と共に無効にすることも可能である。これは、前方フィルタ20の入力とグラウンドとの接続が閉じられるように誤差信号εを用いてトランジスタを導電状態にすることにより行われる。この場合、増幅器ユニット5にて過変調が生じたならば即時に、前方フィルタ20はもはや入力信号を受信しなくなる。
従来技術の章にて先に記載した従来技術のシステムに用いられている基準とは異なり、一般に、以下の正確な式が、デューティサイクルの関数としての発振周波数を正確に予測する。
Figure 2010193455
上記式中、hはデューティサイクルである。
図3A及び図3Bは、通常状態下(図3A)での、及び飽和状態下(図3B)での増幅装置の位相−周波数プロットを示す。図3A及び図3Bの両方において、参照番号30は周波数軸を示し、参照番号31は位相軸を示す。周波数軸は対数目盛を有する。装置の位相−周波数応答は信号のデューティサイクルに依存している。従って、図3A及び図3Bの両方が、異なるデューティサイクルのための複数の位相−周波数曲線32及び33を含む。
図3Aは、上記の式における2つの方程式の左側の第1の式を示す。この式は、通常状態下(前方フィルタが飽和しておらず、無効にもされていないとき)の本発明の増幅装置の動作に対応している。
飽和時の増幅装置の位相−周波数プロットが図3Bに示されており、プロットが、異なるデューティサイクルに関して、参照番号34により示された1つの発振解(デューティサイクルに依存)のみを含むことが明らかである。従って、飽和時に増幅装置が自励発振モードで動作させられることが明らかである。なぜなら、これが、システムが利用可能な唯一の安定モードであるからである。
図4は、本発明の一実施形態を開示している。図5A〜図5Cを、本発明の前方フィルタ45の別の多数の実施例を示すために追加した。別の部品及び特定の部品の各々が、この回路設計に、個々に、独立に、又は組み合わせて実装されることが可能であり、図2Bに概略的に示した特定のユニット及び部品の代わりに用いられ、又はこれらのユニット及び部品を実現し得る。図4及び図5A〜図5Cは、特定のユニットの組合せを開示しているが、これらの図の実施形態は本発明の範囲を限定するためのものではない。例えば、検出フィルタユニット48は、通常の(すなわち、過変調が生じていない状態での)増幅ユニット37の動作をシミュレートする任意の特定の電子ユニットとして実装され得る。増幅器ユニット37は、任意のタイプの自励発振型D級増幅器ユニットであり得る。
図4において、増幅器ユニット37は、例えばローパスフィルタとして実現され得る出力フィルタHout41を含む。伝達関数Hcompを有する補償フィルタ40を含むリードラグ補償ループが、ユニット37を自励発振動作モードにさせるために、且つ、規定の応答(defined response)K(s)を得るために回路設計に加えられている。増幅器ユニット37は、装置入力信号Vinを受信して装置入力信号Vinを基準信号Vrefと比較する切替式コンパレータユニット39を基盤としている。Vrefは、単にDC信号であってよく、通常はグラウンドである。コンパレータ39の出力にてパルス幅変調信号が提供される。パルス幅変調信号は、Vinの電圧レベルがVrefの電圧レベルよりも高いか又は低いかに従って2つの電圧レベル間で切り替わる。
実際の装置出力信号Voutが制御ループ44及び前方フィルタ45に提供される。加算減算ユニット46が、装置出力信号Voutと、検出フィルタ48からの、改善された又は理想的な状態の装置出力信号Voutとを受信する。実際には、検出フィルタ48は増幅器ユニット37の回路設計のコピーであり得るが、標準的なRCベースのフィルタで十分であろうし、また、それが設計を簡単にする点で好ましいであろう。加算減算ユニット46は誤差項εを前方フィルタ45に提供する。
増幅器ユニット37の過変調時には外乱εが大きくなるため、本発明に従えば、前方フィルタ45の入力50における信号が、前方積分フィルタ45の通常動作を抑制するために用いられ得る。前方フィルタ45は、前方フィルタ45を飽和させるように設計され得る。これにより、前方フィルタ45の飽和の結果として制御ループ44が遮断され、増幅器ユニット37の入力における信号(ユニット37の内部フィードバック信号を除く)に存在する可変成分のみがVinとなる。或いは、前方フィルタ45は、大きい外乱εを受信したときにフィルタ自体がスイッチオフするように設計されてもよい。さらに、前方フィルタ45はそれ自体が短絡することが可能であり、或いはそれ以外の方法で積分機能を抑制し得る。これは、例えば、電圧を境界値(Vmax又はVmin)までに制限する電圧調整を用いて行われる。
前方フィルタ45の出力は、加算ユニット38にてVin内に結合され、増幅器ユニットに提供される。
図5A〜図Cは、図4に開示された回路設計、又は本発明の教示に対応する他の任意の回路設計と組み合わせて用いられ得る前方フィルタ45の3つの実施形態を示す。
図5Aに、前方フィルタ45’の概略図が示されている。このユニットは、図4のユニット45の代わりに用いられ得る。図5Aは、前方フィルタ45’の入力50及び出力51を示している。前方フィルタ45’は、基本構造ブロックとして能動積分器ブロック52を含む。この積分器ブロックは演算増幅器57を含み、演算増幅器57の周囲にコンデンサ58が配置されている。抵抗器59が、演算増幅器57及びコンデンサ58と直列に配置されている。基本ブロック52は、当業者に公知の能動積分ユニットの簡単なレイアウトである。前方フィルタ45は、2つのツェナーダイオード55及び56をコンデンサ58と並列に含む。ツェナーダイオード55及び56のツェナー電圧が適切に(好ましくは、外乱信号εにおける外乱の通常の電圧レベルよりもわずかに高く)選択されれば、ツェナーダイオード55及び56は、前方フィルタ45’の出力51の電圧を調整する。詳細には、図4における増幅器ユニット37の過変調の結果として誤差項εが大きくなったならば、ツェナーダイオード55及び56は、演算増幅器57に加えられる電圧をツェナー電圧に制限する。こうして、出力51にて、εが再び通常動作範囲内になるまでその電圧がツェナー電圧に固定されたDC信号が提供される。これにより、前方フィルタ45’の積分機能は過変調の間無効にされる。
図5Bに、前方のフィルタのさらなる実施形態である前方フィルタ45”が概略的に示されている。前方フィルタ45”は入力50及び出力51を含む。この実施形態においても、前方フィルタ45”の基本構造ブロックは通常の積分ユニット52であり、演算増幅器57と、演算増幅器57に対して並列の、演算増幅器57の出力と反転入力との間のコンデンサ58と、演算増幅器57及びコンデンサ58に対して直列の抵抗器59とを含む。
前方フィルタ45”は、さらに、論理OR−ゲート65により提供される信号により動作されるスイッチ60を含む。論理OR−ゲート65への入力は、入力50上の入力信号をそれぞれ最大電圧Vmax及び最小電圧Vminと比較する2つのコンパレータ回路63及び64により提供される。誤差項εが最大電圧Vmaxを超えるか、又は、最小(負の)電圧レベルVminよりも低下した場合、OR−ゲート65上の出力信号が高くなり、スイッチ60を閉じさせる。これがコンデンサ58を短絡させ、前方フィルタ45”を無効にし、且つリセットさせる。こうして、閾値(Vmax及びVmin)を超える電圧レベルを有する外乱信号εを受信したときに前方フィルタ45”の積分機能を無効にすることにより、前方積分フィルタ45”の次数が下げられる。
図4の前方フィルタ45の別の実施形態が図5cに示されている。図5Cは、前方フィルタ45’’’を概略図に示す。前方フィルタ45’’’は、入力50及び出力51を含む。前方フィルタ45’’’の基本構造ブロックは、積分フィルタブロック52、例えば、図5cに示されている能動積分回路である。この実施形態において、積分フィルタブロック52は演算増幅器57をコンデンサ58と並列に含み、また、抵抗器59を演算増幅器57と直列に含む。
前方フィルタ45’’’の入力50上の入力信号はコンパレータ回路68及び69にも提供され、回路68及び69は、この信号を、それぞれVmax及びVminと比較する。回路68及び69の出力は、論理AND−ポート70への入力として提供される。動作中、入力50上の入力信号(すなわち外乱信号ε)が限度Vmin〜Vmaxの範囲内にあるならば、回路68及び69の両方の出力が、それぞれ高くなり、これにより、論理AND−ポートの出力が高くなる。これがスイッチ71を閉じさせ、この結果、図4の制御ループ44が前方フィルタユニット45’’’を介して閉じられることになる。
すなわち、通常状態下で誤差項εが比較的小さいとき、スイッチ71は閉じられ、回路が通常通りに動作する。前方フィルタ45’’’の入力50上の入力信号εがVmaxより大きく、又はVminよりも小さい場合には、回路68及び69の出力の少なくとも1つが低く、この結果、AND−ポート70が低い出力を提供することになる。これにより、スイッチ71が開放位置に維持され、図5cの前方フィルタ45’’’の機能を無効にし、そしてこれにより、図4の制御ループ44の機能を無効にする。
図5A〜図5Cに示されている実施形態の各々において、前方フィルタの基本構造ブロックは能動積分フィルタブロック52であるが、当業者は、この基本構造ブロックを、他の任意の積分フィルタブロック、又は、自励発振型D級増幅器ユニットのループゲインを増大するのに適した他の任意のフィルタブロックにより実現し得ることを理解するであろう。また、図5A〜図5Cの実施形態は、1次積分フィルタユニットを開示しているが、これを、ループゲインをさらに増大するための、より高次の任意の積分ユニットに替えることも可能である。
開示された実施形態の多くが、前方フィルタ、特には積分器の機能を無効にすることに依存している。偏差検出ユニットからの誤差信号の受信に応答して、積分器のゲインを低減することにより、又は、増幅装置全体における制御ループの影響を低減するために積分器への入力信号を低減又はクランプすることにより、本発明の利益が或る程度得られることが理解されよう。
以上に記載したように、本発明の開示を、自励発振型D級増幅器に関して説明してきた。これらの教示が、自励発振モードで動作するように設計されていないD級増幅器にも適用され得ることに留意されたい。すなわち、このような増幅器においては、リードラグ補償ループが存在せず、パルス幅変調信号を提供するために周期的基準信号がゼロ交差検出器に与えられる。本発明は、このような増幅器に適用され、このような非自励発振型D級増幅器の動作を安定化させる機能を有する。
以上の詳細な記載において、本発明の教示に従う実施形態が完全に理解されるように、特定の詳細事項を開示する例示的な実施形態を、説明のために、限定のためにではなく示してきた。しかし、本発明の開示の利点を得た当業者には、本発明の教示に従う、本文中に開示された特定の詳細とは異なる他の実施形態も添付の特許請求の範囲内にあり得ることが明らかであろう。また、公知の装置及び方法は、例示的な実施形態の記載を曖昧にしないために省略されている。これらの方法及び装置が本発明の教示の範囲内にあることは明らかである。
1 装置
3 装置入力部
5 増幅器ユニット
7 コンパレータ
17 装置出力部
19 制御ループ
20 前方フィルタ
21 加算ユニット
25 検出フィルタ
26 加算減算ユニット
27 加算ユニット
28 偏差検出ユニット
32 位相−周波数曲線
39 コンパレータ
40 補償フィルタ
44 フィードバックループ(制御ループ)
45 前方フィルタ
48 検出フィルタユニット
63 コンパレータ回路
64 コンパレータ回路
65 論理−ORゲート
71 スイッチ

Claims (16)

  1. 装置入力信号を受信するための装置入力部と、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えるためのゼロ交差検出器ユニット、出力フィルタ、及びリードラグ補償ループを含み、前記装置入力信号の増幅表現である実際の装置出力信号を提供するようになされた増幅器ユニットと、前記実際の装置出力信号を提供するための装置出力部とを備えた増幅装置であって、
    前記増幅器ユニットの周囲に配置された制御ループと、前記増幅器ユニットの過変調を検出するようになされた偏差検出ユニットと、前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するための積分フィルタを含む前方フィルタとをさらに備えており、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能が無効にされるようになされている増幅装置。
  2. 増幅装置は、前記増幅器ユニットの過変調が生じたときに前記前方フィルタを無効にするようになされている請求項1に記載の増幅装置。
  3. 前記前方フィルタを無効にすることに関し、前記偏差検出ユニット及び前記制御ループが、前記増幅器ユニットの過変調が生じたときに前記前方フィルタを飽和させるようにフィルタ入力信号を前記前方フィルタに提供するようになされている請求項1に記載の増幅装置。
  4. 前記偏差検出ユニットが検出フィルタを含み、前記検出フィルタが、前記装置入力信号を受信し、且つ、前記増幅器ユニットの前記実際の装置出力信号に対応する期待される装置出力信号を提供するように前記装置入力信号を修正するようになされている請求項1〜3のいずれか一項に記載の増幅装置。
  5. 前記偏差検出ユニット又は前記制御ループが、前記期待される装置出力信号を前記実際の装置出力信号と比較し、且つ、前記期待される装置出力信号の、前記実際の装置出力信号からのずれに関する誤差信号を提供するようになされている請求項4に記載の増幅装置。
  6. 前記偏差検出ユニットが、前記誤差信号を前記前方フィルタに提供するために、前記期待される装置出力信号を前記制御ループに組み込むように接続されている請求項5に記載の増幅装置。
  7. 前記制御ループが加算減算ユニットを含み、前記加算減算ユニットが、前記期待される装置出力信号を前記実際の装置出力信号と結合し、それにより、前記期待される装置出力信号と前記実際の装置出力信号との差信号としての前記誤差信号を提供する請求項6に記載の増幅装置。
  8. 前記前方フィルタは、誤差信号に対応する出力が飽和閾値を超える電圧レベルを有する場合に、飽和するような寸法につくられている請求項3〜7のいずれか一項に記載の増幅装置。
  9. 前記前方フィルタが、前記飽和閾値が最小化されるような寸法につくられている請求項8に記載の増幅装置。
  10. 前記装置入力部からの装置入力信号を制御ループの制御ループ出力信号と結合し、且つ、前記結合された信号を前記増幅器ユニットに提供するための手段をさらに含む請求項1〜9のいずれか一項に記載の増幅装置。
  11. 前記結合するための手段が加算ユニットを含む請求項10に記載の増幅装置。
  12. 前記増幅器ユニットが、さらに、コンパレータにより生じる外乱を低減するためのリードラグ補償ループを含む請求項1〜11のいずれか一項に記載の増幅装置。
  13. 前記前方フィルタが、前記増幅器ユニットの過変調が生じたときに前記積分フィルタの機能を無効に又は抑制するようになされている請求項1〜12のいずれか一項に記載の増幅装置。
  14. 前記前方フィルタが、前記前方フィルタに提供される前方フィルタ入力信号に応答する信号作動式スイッチを含む請求項1〜13のいずれか一項に記載の増幅装置。
  15. 装置入力信号を受信するための装置入力部と、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えるためのゼロ交差検出器ユニットを含み、前記装置入力信号の増幅表現である実際の装置出力信号を提供するようになされた増幅器ユニットと、前記実際の装置出力信号を提供するための装置出力部とを備えた増幅装置であって、
    前記増幅器ユニットの周囲に配置された制御ループと、前記増幅器ユニットの過変調を検出するようになされた偏差検出ユニットと、前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するための積分フィルタを含む前方フィルタとをさらに備えており、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能が低減されるようになされている増幅装置。
  16. 装置入力部が装置入力信号を受信するステップと、ゼロ交差検出器ユニットを含む増幅器ユニットが、前記装置入力信号を基準電位と比較し、且つ、前記比較に従ってパルス幅変調検知器出力信号を第1の電圧レベルと第2の電圧レベルとの間で切り替えて装置出力部に提供するステップと、装置出力部が前記装置入力信号の増幅表現である実際の装置出力信号を提供するステップとを含んでいる、増幅装置を使用した増幅方法であって、
    積分フィルタを含む前方フィルタを有し前記増幅器ユニットの周囲に配置された制御ループが前記実際の装置出力信号の信号対ノイズ比を増大するためにループゲインを増大するステップと、偏差検出ユニットが前記増幅器ユニットの過変調を検出するステップと、前記増幅器ユニットの過変調が生じたときに、前記前方フィルタの機能を無効にするステップとをさらに含んでいる、増幅装置を使用した増幅方法。
JP2010030816A 2009-02-18 2010-02-16 自励発振型d級増幅装置 Active JP5523862B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL1036600A NL1036600C2 (en) 2009-02-18 2009-02-18 Self oscillating class d amplification device.
NL1036600 2009-02-18
EP09008173 2009-06-22
EP09008173.8 2009-06-22

Publications (2)

Publication Number Publication Date
JP2010193455A true JP2010193455A (ja) 2010-09-02
JP5523862B2 JP5523862B2 (ja) 2014-06-18

Family

ID=42081406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010030816A Active JP5523862B2 (ja) 2009-02-18 2010-02-16 自励発振型d級増幅装置

Country Status (5)

Country Link
US (1) US8049557B2 (ja)
EP (1) EP2221964B1 (ja)
JP (1) JP5523862B2 (ja)
CN (1) CN101814899B (ja)
HK (1) HK1146857A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515841A (ja) * 2012-04-30 2015-05-28 メルス オーディオ アンパーツゼルスカブ 調整可能ループ・フィルター特性を有するクラスdオーディオ・アンプ
CN111448755A (zh) * 2017-12-07 2020-07-24 普立菲有限公司 具有带至少三阶网络的补偿器的放大器
KR20230028928A (ko) * 2021-08-23 2023-03-03 주식회사 웰랑 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041052B3 (de) * 2005-08-30 2007-03-29 Infineon Technologies Ag Verfahren zur Stabilitätskontrolle einer selbstschwingenden Treiberschaltung und selbstschwingende Treiberschaltung
DE102014200971A1 (de) * 2014-01-21 2015-07-23 Robert Bosch Gmbh Verstärkeranordnung mit einem Masterverstärker und mindestens einemSlaveverstärker
EP3178165B1 (en) * 2014-08-08 2022-01-26 PR Electronics A/S System and method for modulation and demodulation
JP2021506198A (ja) 2017-12-07 2021-02-18 ピューリファイ・アーペーエス 制御ループ中に少なくとも2次フィルタを有する増幅器
CN111448754B (zh) 2017-12-07 2024-06-07 普立菲有限公司 放大器电路
US11552602B2 (en) * 2020-05-13 2023-01-10 Mediatek Inc. Class-D amplifier with high dynamic range
EP4102717A1 (en) * 2021-06-08 2022-12-14 ICEpower a/s Self-oscillating class d audio amplifier with voltage limiting circuit
US11906993B2 (en) 2021-11-03 2024-02-20 Cirrus Logic Inc. Nonlinear feedforward correction in a multilevel output system
WO2023081014A1 (en) * 2021-11-03 2023-05-11 Cirrus Logic International Semiconductor Ltd. Nonlinear feedforward correction in a multilevel output system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5639606A (en) * 1979-09-07 1981-04-15 Matsushita Electric Ind Co Ltd Self-excited type d-class amplifier
JP2003110375A (ja) * 2001-09-27 2003-04-11 Yamaha Corp 自走式pwm増幅器
JP2007336361A (ja) * 2006-06-16 2007-12-27 Onkyo Corp パルス幅変調回路及びそれを用いたスイッチングアンプ
JP2008187315A (ja) * 2007-01-29 2008-08-14 Rohm Co Ltd Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127885A (en) * 1998-08-31 2000-10-03 Cello, Limited Class D amplifiers including transition zone modulation
EP1229641B1 (en) * 2001-02-01 2013-11-06 Alcatel Lucent Self oscillating power amplifier
DE602004006974T2 (de) * 2003-03-10 2008-02-28 Koninklijke Philips Electronics N.V. Dreizustands-klasse-d-verstärker
US7142050B2 (en) 2003-10-15 2006-11-28 Texas Instruments Incorporated Recovery from clipping events in a class D amplifier
US7315202B2 (en) 2004-07-02 2008-01-01 Yamaha Corporation Pulse-width modulation amplifier and suppression of clipping therefor
DE102007015008B4 (de) 2007-03-28 2016-12-15 Infineon Technologies Ag Digitaler Verstärker und Verfahren zum Verstärken eines digitalen Eingangssignals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5639606A (en) * 1979-09-07 1981-04-15 Matsushita Electric Ind Co Ltd Self-excited type d-class amplifier
JP2003110375A (ja) * 2001-09-27 2003-04-11 Yamaha Corp 自走式pwm増幅器
JP2007336361A (ja) * 2006-06-16 2007-12-27 Onkyo Corp パルス幅変調回路及びそれを用いたスイッチングアンプ
JP2008187315A (ja) * 2007-01-29 2008-08-14 Rohm Co Ltd Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515841A (ja) * 2012-04-30 2015-05-28 メルス オーディオ アンパーツゼルスカブ 調整可能ループ・フィルター特性を有するクラスdオーディオ・アンプ
CN111448755A (zh) * 2017-12-07 2020-07-24 普立菲有限公司 具有带至少三阶网络的补偿器的放大器
JP2021506199A (ja) * 2017-12-07 2021-02-18 ピューリファイ・アーペーエス 少なくとも3次の回路網を有する補償器を有する増幅器
JP7438125B2 (ja) 2017-12-07 2024-02-26 ピューリファイ・アーペーエス 少なくとも3次の回路網を有する補償器を有する増幅器
KR20230028928A (ko) * 2021-08-23 2023-03-03 주식회사 웰랑 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼
KR102577289B1 (ko) * 2021-08-23 2023-09-12 주식회사 웰랑 낮은 노이즈 및 고조파 왜곡을 갖는 증폭기 및 이를 위한 노이즈 쉐이퍼

Also Published As

Publication number Publication date
US8049557B2 (en) 2011-11-01
US20110068864A1 (en) 2011-03-24
CN101814899B (zh) 2014-07-16
EP2221964B1 (en) 2015-06-24
EP2221964A1 (en) 2010-08-25
HK1146857A1 (en) 2011-07-15
JP5523862B2 (ja) 2014-06-18
CN101814899A (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
JP5523862B2 (ja) 自励発振型d級増幅装置
US11121690B2 (en) Class D amplifier circuit
KR100858751B1 (ko) 저 잡음 오디오 증폭기
US8736367B2 (en) Power amplifier with switching means and feedback circuit
JP5313697B2 (ja) 自励発振増幅システム
US8063697B2 (en) Self-oscillating driver circuit
US7113030B2 (en) Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
WO2008110987A2 (en) A data processing system for clipping correction
US20180367107A1 (en) Self-Oscillating Amplifier System
CN109690939B (zh) 用于脉宽调制放大器的可配置控制环路拓扑
JP2006050589A (ja) パルス幅変調増幅器のクリップ抑止回路
ATE425580T1 (de) Pulsmodulierter stromwandler
US8330542B2 (en) Power amplifier
JP4710870B2 (ja) デジタルアンプ装置およびスピーカ装置
NL1036600C2 (en) Self oscillating class d amplification device.
JP4169124B2 (ja) D級増幅器
JP2005027487A (ja) スイッチング電源
JP2012209770A (ja) 固定音発生装置及びスイッチング増幅器
US20200153396A1 (en) Digital amplifier and output device
JP2014011763A (ja) D級増幅回路及びd級増幅方法
JP2014179728A (ja) ハウリング低減システム及びそれに用いられるアナログ電子回路
WO2005112255A1 (en) Frequency stabilization for free running class-d amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5523862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250