JP2010193338A - 任意波形発生装置およびそれを用いた半導体試験装置 - Google Patents

Abstract

【課題】出力信号の周波数および振幅を変えるためには波形データを再構成しなければならず、再構成中は信号を出力することができないという課題があった。また、再構成中に信号を出力するためには波形データを格納したメモリを複数個持たねばならず、構成が複雑なってしまうという課題もあった。本発明はこれらの課題を解決する。
【解決手段】更新信号が入力される毎に偏移設定値だけ出力値が増加する周波数設定部２０の出力の間隔で波形データが格納されているルックアップテーブル３３を読み出し、この読み出した波形データを乗算器４０に入力して利得設定値と乗算して、この乗算した値をＤＡ変換器１６に入力してアナログ信号に変換するようにした。また、偏移設定値、利得設定値、周波数設定部の出力の初期値を決める周波数設定値を選択可能にした。波形データを再構成しなくても出力信号の周波数及び振幅を変えることができる。
【選択図】図１

Description

本発明は、周波数、振幅の変更が容易で、かつ少ないメモリで任意の周波数、振幅の信号を発生することができる任意波形発生装置およびそれを用いた半導体試験装置に関するものである。

図８に半導体試験装置の構成の一部を示す。なお、本発明に関係のない部分は記載を省略している。半導体試験装置は被試験半導体に種々の信号を与え、この被試験半導体の出力信号を解析することにより、その良否を判定する装置である。このような半導体試験装置が行う試験には、電源にリップルノイズが重畳したときの被試験半導体の挙動を調べる試験がある。図８は、このような試験を行うための装置の構成である。

図８において、ＤＡ変換器１０には電圧設定値が入力される。ＤＡ変換器１０はこの設定値をアナログ信号に変換して出力する。周期信号発生部１１は所定の周波数の正弦波信号を出力する。ＤＡ変換器１０の出力と周期信号発生部１１の出力は増幅器１２で加算され、被試験半導体１３の電源端子に印加される。周期信号発生部１１の出力周波数および振幅を変化させることにより、リップルノイズに対する耐性を試験することができる。

図９を用いて、図８の試験装置の動作を説明する。図９（Ａ）はＤＡ変換器１０の出力電圧波形である。ＤＡ変換器１０は２．５Ｖの直流電圧を出力する。同図（Ｂ）は周期信号発生部１１の出力波形であり、振幅が±０．２Ｖの正弦波を出力する。この（Ａ）と（Ｂ）は増幅器１２で加算される。増幅器１２の利得が１であると、（Ｃ）に示すように２．５Ｖの直流に±０．２Ｖの正弦波が重畳した波形が生成される。

図１０に、周期信号発生部１１の構成例を示す。周期信号発生部１１は種々の周波数および振幅の波形信号を生成しなければならないので、メモリに１周期分の波形データを格納しておき、この波形データを順次読み出してアナログ信号に変換する構成を用いる。

図１０（Ａ）において、メモリ１５には１周期分の波形データが格納されている。アドレス発生部１４はカウンタであり、所定の時間間隔でインクリメントし、一定値になると０に戻るアドレスデータをメモリ１５のアドレス端子に出力する。このアドレスデータによって読み出された波形データはＤＡ変換器１６でアナログ信号に変換され、増幅器１２に出力される。アドレス発生部１４がインクリメントする時間間隔を変えることにより、出力周波数を可変することができる。

図１０（Ｂ）は波形データを格納するメモリを２個用いた例である。アドレス発生部１４の出力（アドレスデータ）は、波形データが格納されているメモリ１７、１８のアドレス端子に入力される。メモリ１７、１８の出力はスイッチ１９で選択され、ＤＡ変換器１６に入力される。

周期信号発生部１１が出力する波形によっては、メモリ１５内の波形データを再構成しなければならない場合がある。（Ａ）の構成では波形データを再構成している期間は信号を出力することができないが、（Ｂ）ではメモリ１７、１８を切り替えることにより、波形データの再構成中でも信号を出力することができるという利点がある。

特開２００４−２０６２２０号公報

しかしながら、このような周期信号発生部には次のような課題があった。前述したように、図１０（Ａ）の構成では出力信号の周波数を変えるためには、アドレスデータの更新時間間隔を変えなければならない。更新時間間隔はアドレス発生部１４に入力するクロックの周期を変更することによって変えることができるが、クロックの周期は通常１／ｎ（ｎは整数）でしか変えることができないので、任意の周波数の周期信号を得ることができないという課題があった。

例えば、メモリ１５に２５６個の波形データが格納されており、アドレス発生部１４に入力するクロックの最大周波数を１００ＭＨｚとすると、出力信号の周波数ｆは下式になる。
クロック周波数＝１００ＭＨｚ／１＝１００ＭＨｚ（１分周の場合）
ｆ＝１００ＭＨｚ／２５６＝３９０．６２５ｋＨｚ
クロック周波数＝１００ＭＨｚ／２＝５０ＭＨｚ（２分周の場合）
ｆ＝５０ＭＨｚ／２５６＝１９５．３１２５ｋＨｚ
クロック周波数＝１００ＭＨｚ／３＝３３ＭＨｚ１（３分周の場合）
ｆ＝３３ＭＨｚ／２５６＝１２８．９０６２５ｋＨｚ

上式からわかるように、出力信号の周波数は離散的な値になり、任意の周波数、例えば２００ｋＨｚの信号を出力することができない。２００ｋＨｚの信号を出力するためにはクロック周波数を１００ＭＨｚとし、５００個のデータで１周期となるようにメモリ１５の波形データを再構成しなければならない。波形データを再構成している間は信号を出力することができないので、半導体の試験時間が長くなってしまうという課題があった。

図１０（Ｂ）の構成はメモリを切り替えることができるので、使用しない側のメモリを用いて波形データを再構成することにより、待ち時間を削減することができる。しかし、メモリが２倍必要になるので、コストアップの要因になるという課題があった。

半導体試験装置では、ある周波数の測定結果によって次の周波数を決定しなければならないことがある。このような事前に出力信号の周波数を決定することができない試験では、図１０（Ｂ）の構成を用いても、やはり波形データの再構成時間が必要になる。

ＰＬＬ(Phase-locked loop)を用いると、クロック周波数を細かく設定することができるので、アドレス発生部１４に入力するクロックの周波数を変えるだけで、任意の周波数の信号を出力することができる。しかし、ＰＬＬが新しい周波数にロックするには待ち時間が必要なので、この待ち時間の間は信号を出力することができない。そのため、試験時間を短縮することができないという課題があった。また、周波数を変更してからＰＬＬがロックするまでの過渡状態ではＰＬＬの動作が不安定になるので、その間アドレス発生器１４の動作を停止させる機構が必要になり、構成が複雑になってしまうという課題もあった。

また、メモリ１５、１７、１８には出力信号の振幅を含めた波形データが格納されているので、Ｓ／Ｎ比の高い信号を出力するためには波形データの幅（ビット数）を大きくしなければならず、また振幅のみを変えるときでも波形データを再構成しなければならないという課題もあった。さらに、振幅を徐々に増減しなければならないときは、増減する周期分の波形データをメモリに格納しておかなければならないので、メモリの容量が増大してしまうという課題もあった。

従って本発明の目的は、ごく短時間で出力信号の周波数および振幅を切り替えることができ、かつメモリの使用量を削減することができる任意波形発生装置およびそれを用いた半導体試験装置を提供することにある。

このような課題を解決するために、本発明のうち請求項１記載の発明は、
更新信号によって偏移設定値を積算して出力する積算部と、この積算部の出力と周波数設定値を加算する加算器で構成され、この加算器の出力値を出力する周波数設定部と、
波形データが格納されたルックアップテーブルを具備し、このルックアップテーブルを前記周波数設定部の出力値の間隔でアクセスして、波形データを出力するＤＤＳ部と、
前記ＤＤＳ部の出力と利得設定値を乗算する乗算器と、
前記乗算器の出力をアナログ信号に変換するＤＡ変換器と、
を具備したものである。ルックアップテーブルに格納された波形データを再構成することなく、出力信号の周波数および振幅を変えることができる。

請求項２記載の発明は、請求項１記載の発明において、
選択信号および複数の偏移設定値が入力され、前記選択信号によって前記複数の偏移設定値の１つを選択して出力する偏移設定値選択部を具備し、この偏移設定値選択部の出力を偏移設定値として前記周波数設定部に入力するようにしたものである。選択信号により、偏移設定値を変えることができる。

請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
選択信号および複数の周波数設定値が入力され、前記選択信号によって前記複数の周波数設定値の１つを選択して出力する周波数設定値選択部を具備し、この周波数設定値選択部の出力を周波数設定値として前記周波数設定部に入力するようにしたものである。選択信号により、周波数設定値を変えることができる。

請求項４記載の発明は、
選択信号および複数の周波数設定値が入力され、前記選択信号によって前記複数の周波数設定値の１つを選択して出力する周波数選択部と、
波形データが格納されたルックアップテーブルを具備し、このルックアップテーブルを前記周波数選択部の出力値の間隔でアクセスして、波形データを出力するＤＤＳ部と、
前記ＤＤＳ部の出力と利得設定値を乗算する乗算器と、
前記乗算器の出力をアナログ信号に変換するＤＡ変換器と、
を具備したものである。選択信号により、出力信号の周波数を変えることができる。

請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
複数の利得設定値が入力され、選択信号によって前記複数の利得設定値の１つを選択して出力する利得設定値選択部を具備し、この利得設定値選択部の出力を利得設定値として前記乗算器に入力するようにしたものである。選択信号により、出力信号の振幅を変えることができる。

請求項６記載の発明は、
前記偏移設定値選択部、前記周波数設定値選択部、前記利得設定値選択部、前記周波数選択部を、複数の設定値が入力されるセレクタと、更新信号によってこのセレクタの出力を保持するラッチで構成するようにしたものである。簡単にＤＤＳ部の動作と同期させることができ、出力波形の乱れを少なくすることができる。

請求項７記載の発明は、請求項１若しくは請求項６いずれかに記載の発明において、
前記ルックアップテーブルの入力値と切替位相を比較し、これらの値が一致したときに信号を出力するタイミング信号発生部を具備し、このタイミング信号発生部の出力によって前記周波数設定部、または前記偏移設定値選択部、または前記周波数設定値選択部、または前記利得設定値選択部、または前記周波数選択部の少なくとも１つを制御するようにしたものである。設定された周期毎に出力信号の周波数および／または振幅を自動的に変えることができる。

請求項８記載の発明は、請求項７記載の発明において、
前記タイミング信号発生部を、前記ルックアップテーブルの入力値と切替位相を比較し、一致したときに信号を出力する位相検出部で構成するようにしたものである。１周期毎に周波数、振幅を変えることができる。

請求項９記載の発明は、請求項８記載の発明において、
前記タイミング信号発生部は、
前記位相検出部の出力信号をカウントするカウンタと、
前記カウンタのカウント値および切替周期が入力され、これらの入力値が一致したときに信号を出力する比較部と、
を具備したものである。周波数、振幅を変える周期数を設定することができる。

請求項１０記載の発明は、請求項８若しくは請求項９記載の発明において、
前記タイミング信号発生部は、
前記位相検出部の出力または前記比較部の出力を所定の時間遅延する遅延タイマを具備したものである。信号を遅らせて、タイミングを調整することができる。

請求項１１記載の発明は、請求項７乃至請求項１０いずれかに記載の発明において、
前記タイミング信号発生部の出力と更新信号を選択するセレクタを具備したものである。自動的に周波数、振幅を変えるか否かを選択できる。

請求項１２記載の発明は、
被試験半導体に信号を与え、この被試験半導体の出力信号を解析することにより、その良否を判定する半導体試験装置において、
請求項１乃至請求項１１いずれかに記載の任意波形発生装置と、
前記任意波形発生装置の出力と電圧設定値を加算する加算器と、
を具備したものである。波形データを再構成する必要がないので、試験時間を短縮することができる。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５、６、７、８、９、１０、１１、および１２の発明によれば、更新信号が入力される毎に偏移設定値だけ出力値が増加する周波数設定部の出力の間隔で波形データが格納されているルックアップテーブルを読み出し、この読み出した波形データを乗算器に入力して利得設定値と乗算し、この乗算した値をＤＡ変換器に入力してアナログ信号に変換するようにした。また、偏移設定値、利得設定値、周波数設定部の出力の初期値を決める周波数設定値を選択可能にした。

ルックアップテーブル内の波形データを再構成しなくても、更新信号を入力するだけで出力信号の周波数および振幅を任意にかつ瞬時に変えることができる。従って、ルックアップテーブル内の波形データを再構成する演算処理および時間が不要になり、簡単な構成で連続して異なった周波数および振幅の信号を出力することができるという効果がある。

図１０（Ｂ）で説明したように、従来は瞬時に周波数や振幅を切り替えるためには、波形データを格納したメモリを複数個持たなければならなかった。本発明では、１つのルックアップテーブルで瞬時に周波数および振幅を変えることができるので、構成が簡単になるという効果もある。また、乗算器を用いて振幅を変えるようにしたので、波形データのビット数を少なくすることができる。そのため、ルックアップテーブルのサイズを小さくすることができるという効果もある。

また、周波数設定値、および偏移設定値の２つのパラメータを調整するだけで、任意の始点、および変化率で周波数掃引することができるので、制御を大幅に簡略化することができるという効果もある。

さらに、本発明の任意波形発生装置を半導体試験装置に用いると、波形データの再構成による待ち時間をなくすることができる。そのため、試験時間を大幅に短縮することができるという効果もある。

本発明の一実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 任意波形発生装置が出力する周期信号の波形図である。 本発明の他の実施例を示す構成図である。 従来の半導体試験装置の構成図である。 従来の半導体試験装置の動作を説明するための波形図である。 従来の周期信号発生部の構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る任意波形発生装置および半導体試験装置の一実施例を示す構成図である。なお、図８および図１０と同じ要素には同一符号を付し、説明を省略する。この任意波形発生装置は周波数設定部２０、ＤＤＳ部３０、乗算器４０、およびＤＡ変換器１６で構成され、図８の周期信号発生部１１に相当する。半導体試験装置では、この任意波形発生装置の出力は増幅部１２によってＤＡ変換器１０の出力と加算され、被試験半導体１３に印加される。

図１において、周波数設定部２０は加算器２１、２３およびラッチ２２で構成される。加算器２１とラッチ２２で積算部を構成している。加算器２１には偏移設定値およびラッチ２２の出力が入力される。加算器２１は入力された２つのデータを加算してラッチ２２のＤ端子に出力する。ラッチ２２のイネーブル端子Ｅには更新信号が入力され、リセット端子Ｒにはリセット信号が入力される。また、図示していないが、ラッチ２２のクロック端子にはクロック信号が入力される。

更新信号が高レベルになると、ラッチ２２はクロック信号の立ち上がりでＤ端子の入力値を保持すると共に、この保持したデータをＱ端子から出力する。加算器２３にはラッチ２２の出力および周波数設定値が入力される。加算器２３は入力された２つの値を加算して出力する。

ＤＤＳ（ダイレクト・デジタル・シンセサイザ）部３０は加算器３１、ラッチ３２、およびルックアップテーブル（ＬＵＴ）３３で構成される。加算器３１には加算器２３の出力およびラッチ３２の出力が入力される。加算器３１は入力された２つのデータを加算し、ラッチ３２のＤ端子に出力する。ラッチ３２のクロック端子には、ラッチ２２に入力されるクロック信号に同期したクロック信号が入力される。

ラッチ３２はこのクロック信号の立ち上がりで加算器３１の出力を保持すると共に、この保持したデータを加算器３１およびルックアップテーブル３３に出力する。ルックアップテーブル３３はメモリであり、出力する周期信号の１周期分の波形データが格納される。ルックアップテーブル３３は、ラッチ３２の出力をアドレスとし、このアドレスに格納されている波形データを乗算器４０に出力する。

乗算器４０には、ルックアップテーブル３３の出力および利得設定値が入力される。乗算器４０は、ルックアップテーブル３３の出力と利得設定値を乗算してＤＡ変換器１６に出力する。ＤＡ変換器１６は入力されたデジタルデータをアナログ信号に変換する。なお、ラッチ２２と３２はリセット信号でリセットされる。

次に、この実施例の動作を説明する。なお、ルックアップテーブル３３には１０，０００ポイントの波形データが格納されており、ラッチ３２は１０ｎＳ（１００ＭＨｚ）の周期で加算器３１の出力を保持するものとする。

先ず、更新信号を低レベルにし、リセット信号によりラッチ２２、３２をリセットする。このため、ラッチ２２、３２の出力は０になる。周波数１００ｋＨｚの周期信号を出力するときは、周波数設定値に１０を、偏移設定値に１をセットする。更新信号が低レベルなのでラッチ２２の出力は０を維持する。このため、加算器２３の出力は１０に固定される。ラッチ３２の出力は１０ｎＳ毎に１０ずつ増加し、ルックアップテーブル３３に格納された波形データは１０おきに読み出される。１周期のデータ数は１，０００になるので、出力する周期信号の周波数ｆ１は、
ｆ１＝１００ＭＨｚ／１０００＝１００ｋＨｚ
になる。

偏移設定値が１なので、ラッチ２２に入力されるクロック信号の１周期の間更新信号を高レベルにすると、ラッチ２２の出力は１になる。加算器２３の出力は１１になり、ルックアップテーブル３３に格納されている波形データは１１毎に読み出される。１周期のデータ数は９０９になり、出力する周期信号の周波数ｆ２は、
ｆ２＝１００ＭＨｚ／９０９＝１１０ｋＨｚ
になる。更新信号を更にクロック信号の１周期間高レベルにすると加算器２３の出力は１２になり、ルックアップテーブル３３に格納されている波形データは１２毎に読み出される。出力する周期信号の周波数ｆ３は、
ｆ３＝１００ＭＨｚ／８３３．３３＝１２０ｋＨｚ
になる。

同様にして、更新信号を高レベルにする毎に、出力する周期信号の周波数を１０ｋＨｚ単位で増加させることができる。すなわち、更新信号を制御するだけで、ルックアップテーブル３３に格納されている波形データを再構成することなく、出力する周期信号を周波数掃引することができる。周波数掃引するときは、掃引周波数の初期値に対応する値を周波数設定値に設定する。なお、周波数設定値を変えることによっても、出力する周期信号の周波数を変えることができる。

また、乗算器４０に入力する利得設定値を変えることによって、出力する周期信号の振幅を変えることができる。従って、振幅を変えるときにもルックアップテーブル３３に格納されている波形データを再構成する必要がない。この波形データは出力する周期信号の波形が再現できればよいので、図１０実施例よりもビット数を少なくすることができる。このため、ルックアップテーブル３３のサイズを小さくすることができる。

さらに、更新信号を出力する周期信号の周期の開始点に同期して出力するようにすると、周波数変更時の波形の乱れを最小にすることができる。

なお、更新信号をラッチ２２のクロック端子に入力すると、更新信号としてパルス信号を印加するだけで、出力する周期信号の周波数を変えることができる。この場合、更新信号をラッチ３２に印加するクロック信号に同期させないと、周波数を変えたときに、出力する周期信号の波形が乱れる恐れがある。

図２に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図２において、任意波形発生装置は偏移設定値選択部５０、周波数設定部２０、ＤＤＳ部３０、乗算器４０、およびＤＡ変換器１６で構成される。なお、ラッチ２２、３２、５２のリセット端子にはリセット信号が入力されるが、記載を省略している。

偏移設定値選択部５０はセレクタ５１およびラッチ５２で構成される。セレクタ５１にはｎ個の偏移設定値１〜ｎおよび選択信号が入力される。セレクタ５１は選択信号を参照して偏移設定値１〜ｎのいずれかを選択し、この選択した偏移設定値を出力する。ラッチ５２のデータ端子Ｄにはセレクタ５１の出力が入力され、イネーブル端子Ｅには更新信号が入力される。また、ラッチ３２に入力されるクロック信号に同期したクロック信号がクロック端子に入力される。ラッチ５２は更新信号が高レベルのときにクロック信号の立ち上がりでセレクタ５１の出力を保持し、その保持したデータを出力する。

この実施例は、図１実施例に対して、偏移設定値選択部５０を用いて偏移設定値を選択できるようにしたものである。このようにすることにより、周波数をより柔軟に変更でき、また途中から変化率が変化する周波数掃引を行うことができる。

図３に、他の実施例を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。図３において、任意波形発生装置は偏移設定値選択部５０、周波数設定値選択部６０、周波数設定部２０、ＤＤＳ部３０、乗算器４０、およびＤＡ変換器１６で構成される。

周波数設定値選択部６０はセレクタ６１およびラッチ６２で構成され、偏移設定値選択部５０と同様の構成を有している。セレクタ６１には周波数設定値１〜ｎのｎ個の周波数設定値および選択信号が入力される。セレクタ６１は選択信号を参照して周波数設定値１〜ｎのいずれかを選択し、選択した周波数設定値を出力する。ラッチ６２のデータ端子Ｄにはセレクタ６１の出力が、イネーブル端子Ｅには更新信号が入力される。またクロック端子にはラッチ３２に入力されるクロック信号に同期したクロック信号が入力される。ラッチ６２は更新信号が高レベルのときにクロック信号の立ち上がりでセレクタ６１の出力を保持し、その保持したデータを出力する。

この実施例は、図２実施例に周波数設定値を選択することができる周波数設定値選択部６０を追加したものである。これによって、偏移設定値だけでなく周波数設定値をも選択できるので、さらに複雑な周波数掃引を行うことができるという特徴がある。

図４に更に他の実施例を示す。なお、図３と同じ要素には同一符号を付し、説明を省略する。図４において、任意波形発生装置は偏移設定値選択部５０、周波数設定値選択部６０、周波数設定部２０、ゲート７３、ＤＤＳ部３０、乗算器４０、利得設定値選択部７０、およびＤＡ変換器１６で構成される。

利得設定値選択部７０はセレクタ７１およびラッチ７２で構成され、周波数設定値選択部６０と同様の構成を有している。セレクタ７１にはｎ個の利得設定値１〜ｎおよび選択信号が入力される。セレクタ７１は選択信号を参照して利得設定値１〜ｎのうち１つを択して出力する。ラッチ７２のデータ端子Ｄにはセレクタ７１の出力が入力され、イネーブル端子Ｅには、ゲート７３を介して更新信号が入力される。また、クロック端子には、ラッチ３２に入力されるクロック信号に同期したクロック信号が入力される。

ラッチ７２は、ゲート７３の出力が高レベルのときに、クロック信号の立ち上がりでセレクタ７１の出力を保持すると共に、この保持したデータを乗算器４０に出力する。乗算器４０は利得設定値選択部７０の出力とルックアップテーブル３３の出力を乗算し、ＤＡ変換器１６に出力する。この実施例は図３実施例に利得設定値選択部７０を追加したものであり、乗算器４０の利得設定値を予め設定した値から選択することができるという利点がある。

ゲート７３には更新信号および利得更新選択信号が入力される。ゲート７３は利得更新選択信号が高レベルのときのみ、更新信号をラッチ７２に出力する。出力する周期信号の周波数を変更したいが振幅を変更したくないときは、利得更新選択信号を低レベルにして、更新信号がラッチ７２に入力されないようにする。

なお、図２〜図４の実施例に限らず、偏移設定値選択部５０、周波数設定値選択部６０、利得設定値選択部７０は自由に組み合わせることができる。すなわち、いずれか１つ、あるいは２つのみ用いてもよく、図４実施例のように３つ同時に用いてもよい。

図５に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図５において、任意波形発生装置は周波数選択部８０、ＤＤＳ部３０、乗算器４０、およびＤＡ変換器１６で構成される。

周波数設定部選択部８０はセレクタ８１とラッチ８２で構成される。セレクタ８１には周波数設定値１〜ｎのｎ個の周波数設定値および選択信号が入力される。セレクタ８１は、選択信号を参照して周波数設定値１〜ｎのいずれかを選択し、選択した周波数設定値を出力する。

ラッチ８２のデータ端子Ｄにはセレクタ８１の出力が入力され、イネーブル端子Ｅには更新信号が入力される。また、クロック端子には、ラッチ３２に入力されるクロック信号に同期したクロック信号が入力される。ラッチ８２は、更新信号が高レベルのときにクロック信号の立ち上がりでセレクタ８１の出力を保持し、その保持したデータを加算器３１に出力する。ＤＤＳ部３０、乗算器４０、ＤＡ変換器１６の動作は図１実施例と同じなので、説明を省略する。

ルックアップテーブル３３に格納されている波形データの数を１０，０００とし、ラッチ３２は１０ｎＳ周期（１００ＭＨｚ）で加算器３１の出力を取り込むとする。周波数設定値として１０、１１、１２を選択すると、出力信号の周波数は図１実施例で説明したようにそれぞれ１００ｋＨｚ、１１０ｋＨｚ、１２０ｋＨｚになる。周波数設定値を変えることにより、１０ｋＨｚ単位で出力信号の周波数を可変することができる。

この実施例は、周波数設定値を選択することにより、迅速に出力周波数を大きく変更できるという利点がある。周波数設定値を個々に保存しておかなければならないという欠点はあるが、設定値の数は限定的なので、大きな短所にはならない。また、出力する周期信号の振幅は利得設定値で決定されるので、ルックアップテーブル３３のサイズを小さくすることができる。

なお、この実施例に利得設定値選択部７０を追加することもできる。このようにすると、出力信号の振幅を簡単に変更することができる。

また、ラッチ５２、６２，７２、８２は、設定値をＤＤＳ部３０の更新周期に同期して変化させるために用いられる。更新信号をＤＤＳ部３０の更新周期に同期させておけば、イネーブル端子Ｅではなく、クロック端子に入力することができる。このようにすると、パルスを印加する毎にこれらの設定値を変化させることができる。また、選択信号をＤＤＳ部３０の更新周期に同期して変化させれば、ラッチ５２、６２、７２、８２を省略することもできる。

図６に、利得設定値を変更したときの、出力する周期信号の変化を示す。なお、出力する周期信号の周波数を１００ｋＨｚとする。この図では、１周期毎に利得を１．０、０．８、０．６、０．４と変化させたときの波形図である。利得設定値の変更だけで出力する周期信号の振幅を変化させることができるので、図６のように１周期毎に振幅を変化させるような複雑な振幅掃引を行うこともできる。なお、利得設定値の変更を周期信号の始点に同期させることにより、歪みのない波形を出力することができる。

図７に他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図７において、任意波形発生装置は周波数設定部２０、ＤＤＳ部３０、乗算器４０、ＤＡ変換器１６、タイミング信号発生部９０、セレクタ９５で構成される。タイミング信号発生部９０は位相検出部９１、カウンタ９２、比較器９３、遅延タイマ９４で構成される。

位相検出部９１にはＤＤＳ部３０内のルックアップテーブル３３の入力データおよび切替位相が入力される。位相検出器９１の出力はカウンタ９２に入力される。比較部９３にはカウンタ９２のカウント値および切替周期が入力され、遅延タイマ９４には比較部９３の出力が入力される。また、セレクタ９５には遅延タイマ９４の出力、更新信号、および選択信号が入力される。セレクタ９５は選択信号により遅延タイマ９４の出力または更新信号のいずれかを選択し、選択した信号をラッチ２２のイネーブル端子Ｅに出力する。

次に、この実施例の動作を説明する。この実施例は、指定された数の周期が経過すると周波数を変更するようにするものである。なお、セレクタ９５が遅延タイマ９４の出力を選択するようにしておく。

ルックアップテーブル３３の入力データは１周期の間単調に増加し、次の周期の最初で元に戻るアドレスデータである。従って、このアドレスデータによって出力する周期信号の位相を検出することができる。位相検出部９１はこの周期信号の位相と切替位相を比較し、一致するとパルスをカウンタ９２に出力する。カウンタ９２はこのパルスをカウントする。このため、カウンタ９２のカウント値は出力する周期信号の周期の数になる。

比較部９３はカウンタ９２のカウント値と切替周期を比較し、一致するとカウンタ９２をリセットすると共に遅延タイマ９４にパルスを出力する。遅延タイマ９４は比較部９３の出力パルスを、設定された一定時間遅延させてセレクタ９５に出力する。

遅延タイマ９４の出力パルスはラッチ２２に入力される。このため、図１で説明したように、出力する周期信号の周波数は偏移設定値に相当する周波数だけ増加する。この実施例によると、一定周期だけ信号を出力すると自動的に周波数を変化させることができるので、ある周波数の測定が終了すると自動的に次の周波数での測定に移行することができる。なお、セレクタ９５が更新信号を選択するようにすると、図１実施例と同じ動作を行わせることができる。

また、比較部９３の出力パルスを遅延させる必要がないときは、遅延タイマ９４を省くことができる。また、１周期で周波数を変化させるときは、カウンタ９２、比較部９３を省略することもできる。また、この実施例に偏移設定値選択部６０、周波数設定値選択部７０、利得設定値選択部８０を適宜追加することもでき、また図５実施例に適用することもできる。

また、本発明による任意波形発生装置は、半導体試験装置だけでなく、他の用途に用いることもできる。さらに、ルックアップテーブル３３に格納する波形データを調整することによって、正弦波だけでなく任意の波形の周期信号を生成することもできる。

１０、１６ ＤＡ変換器
１２ 増幅器
２０ 周波数設定部
２１、２３、３１ 加算器
２２、３２、５２、６２、７２、８２ ラッチ
３０ ＤＤＳ部
３３ ルックアップテーブル
４０ 乗算器
５０ 偏移設定値選択部
５１、６１、７１、８１、９５ セレクタ
６０ 周波数設定値選択部
７０ 利得設定値選択部
７３ ゲート
８０ 周波数選択部
９０ タイミング信号発生部
９１ 位相検出部
９２ カウンタ
９３ 比較部
９４ 遅延タイマ

Claims (12)

1. 更新信号によって偏移設定値を積算して出力する積算部と、この積算部の出力と周波数設定値を加算する加算器で構成され、この加算器の出力値を出力する周波数設定部と、
   波形データが格納されたルックアップテーブルを具備し、このルックアップテーブルを前記周波数設定部の出力値の間隔でアクセスして、波形データを出力するＤＤＳ部と、
   前記ＤＤＳ部の出力と利得設定値を乗算する乗算器と、
   前記乗算器の出力をアナログ信号に変換するＤＡ変換器と、
   を具備したことを特徴とする任意波形発生装置。
2. 選択信号および複数の偏移設定値が入力され、前記選択信号によって前記複数の偏移設定値の１つを選択して出力する偏移設定値選択部を具備し、この偏移設定値選択部の出力を偏移設定値として前記周波数設定部に入力するようにしたことを特徴とする請求項１記載の任意波形発生装置。
3. 選択信号および複数の周波数設定値が入力され、前記選択信号によって前記複数の周波数設定値の１つを選択して出力する周波数設定値選択部を具備し、この周波数設定値選択部の出力を周波数設定値として前記周波数設定部に入力するようにしたことを特徴とする請求項１若しくは請求項２記載の任意波形発生装置。
4. 選択信号および複数の周波数設定値が入力され、前記選択信号によって前記複数の周波数設定値の１つを選択して出力する周波数選択部と、
   波形データが格納されたルックアップテーブルを具備し、このルックアップテーブルを前記周波数選択部の出力値の間隔でアクセスして、波形データを出力するＤＤＳ部と、
   前記ＤＤＳ部の出力と利得設定値を乗算する乗算器と、
   前記乗算器の出力をアナログ信号に変換するＤＡ変換器と、
   を具備したことを特徴とする任意波形発生装置。
5. 複数の利得設定値が入力され、選択信号によって前記複数の利得設定値の１つを選択して出力する利得設定値選択部を具備し、この利得設定値選択部の出力を利得設定値として前記乗算器に入力するようにしたことを特徴とする請求項１乃至請求項４いずれかに記載の任意波形発生装置。
6. 前記偏移設定値選択部、前記周波数設定値選択部、前記利得設定値選択部、前記周波数選択部は、複数の設定値が入力されるセレクタと、更新信号によってこのセレクタの出力を保持するラッチで構成されることを特徴とする請求項２乃至請求項５いずれかに記載の任意波形発生装置。
7. 前記ルックアップテーブルの入力値と切替位相を比較し、これらの値が一致したときに信号を出力するタイミング信号発生部を具備し、このタイミング信号発生部の出力によって前記周波数設定部、または前記偏移設定値選択部、または前記周波数設定値選択部、または前記利得設定値選択部、または前記周波数選択部の少なくとも１つを制御するようにしたことを特徴とする請求項１若しくは請求項６いずれかに記載の任意波形発生装置。
8. 前記タイミング信号発生部は、
   前記ルックアップテーブルの入力値と切替位相を比較し、一致したときに信号を出力する位相検出部で構成されることを特徴とする請求項７記載の任意波形発生装置。
9. 前記タイミング信号発生部は、
   前記位相検出部の出力信号をカウントするカウンタと、
   前記カウンタのカウント値および切替周期が入力され、これらの入力値が一致したときに信号を出力する比較部と、
   を具備したことを特徴とする請求項８記載の任意波形発生装置。
10. 前記タイミング信号発生部は、
    前記位相検出部の出力または前記比較部の出力を所定の時間遅延する遅延タイマを具備したことを特徴とする請求項８若しくは請求項９記載の任意波形発生装置。
11. 前記タイミング信号発生部の出力と更新信号を選択するセレクタを具備したことを特徴とする請求項７乃至請求項１０いずれかに記載の任意波形発生装置。
12. 被試験半導体に信号を与え、この被試験半導体の出力信号を解析することにより、その良否を判定する半導体試験装置において、
    請求項１乃至請求項１１いずれかに記載の任意波形発生装置と、
    前記任意波形発生装置の出力と電圧設定値を加算する加算器と、
    を具備したことを特徴とする半導体試験装置。

Images