JP2010187470A - 出力保護回路 - Google Patents

Abstract

【課題】出力トランジスタのサイズの増大を最小限に抑えながら出力トランジスタを効率よく保護する。
【解決手段】出力トランジスタＴｒの保護回路として、出力トランジスタＴｒのドレイン電圧Ｖ_Ｄを監視し、ドレインＤに過電圧が印加されたときに出力トランジスタＴｒをＯＦＦにする過電圧検出保護回路６を用いる。
【選択図】図１

Description

本発明は出力保護回路に関する。

一般に、オープンドレイン出力トランジスタには、出力端子が電源ラインにショートした場合に異常を検出してトランジスタの出力をＯＦＦさせるために加熱保護回路が設けられる（例えば特許文献１）が、過熱保護回路だけでは、チップの温度が上昇して過熱保護回路が作動する前にＡＳＯ（Ａｒｅａ ｏｆ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ）破壊されてしてしまうため、通常、過熱保護回路に加えて電流制限回路が併用される。

しかしながら、電流制限回路が出力トランジスタの電流値を一定に保つように構成されている場合は出力トランジスタをＯＦＦさせることができず、この一方、出力トランジスタの電流値が一定値を超えた場合に出力トランジスタをＯＦＦにできるように電流制限回路が構成されていても、出力トランジスタを復帰させるために充分な時間がとれない場合は出力トランジスタが加熱してしまうので、過熱保護回路を設ける必要がある。また、過熱保護回路が作動するまでの間、素子が破壊しないようにするためには、それ相応の素子サイズを選定する必要があり、通常動作時に必要な特性（ＯＮ抵抗）を満たすだけの場合と比較して出力トランジスタのサイズをより大きく設定しなければ破壊してしまう場合がある。また、出力トランジスタの電流値を検出するための抵抗は、出力トランジスタと同じ電流が流れるため、これにも相応のサイズが必要になり、これによってもデバイスサイズの低減が妨げられるという問題があった。

特開平０２−２８５９３２

本発明の目的は、出力端子が電源ラインにショートした場合でも、出力トランジスタを効率よく保護し、かつ、出力トランジスタのサイズを最小化することができる出力保護回路を提供することにある。

本発明の一態様によれば、外部の負荷を介して電源に接続される第１の端子にドレインが接続され、ＧＮＤに接続される第２の端子にソースが接続され、ゲートに出力制御信号が入力される出力トランジスタと、前記出力トランジスタの前記ドレインに接続されてドレイン電圧を監視し、前記第１の端子が前記電源に短絡して前記ドレインに過電圧が印加されたときに前記過電圧を検出して過電圧検出信号を出力する過電圧検出回路を含み、前記過電圧検出回路の出力信号と前記出力制御信号とに基づいて前記出力トランジスタのＯＮ／ＯＦＦを制御する過電圧検出保護回路と、を備える出力保護回路が提供される。

本発明によれば、出力端子が電源ラインにショートした場合でも、出力トランジスタを効率よく保護し、かつ、出力トランジスタのサイズを最小化することができる出力保護回路が提供される。

本発明の第１の実施の形態による出力保護回路の回路図。 図１に示す出力保護回路が備える過電圧検出回路の一構成例を示す回路図。 図１に示す出力保護回路の動作を説明するタイミングチャート。 本発明の第２の実施の形態による出力保護回路の回路図。 図４に示す出力保護回路の動作を説明するタイミングチャート。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下の図面において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。

（１）第１の実施の形態
図１は、本発明の第１の実施の形態による出力保護回路の回路図を示す。本実施形態の特徴点の一つは、従来の技術において加熱保護回路１４とともに使用された電流制限回路に代えて、ドレイン電圧Ｖ_Ｄを監視する過電圧検出保護回路６を備え、加熱保護回路１４が作動する前に過電圧検出保護回路６がドレイン電圧Ｖ_Ｄの異常を検出して出力トランジスタＴｒを最終的に出力ＯＦＦさせる点にある。

まず、図１を参照して本実施形態の出力保護回路の概略構成を説明する。出力保護回路１は、出力トランジスタＴｒと、過電圧検出保護回路６と、立上がりフィルタ１８と、加熱保護回路１４とを備える。

出力トランジスタＴｒはＮチャネルのＭＯＳＦＥＴで構成され、そのゲートＧにはＡＮＤゲート１２を介して出力制御信号Ｓｃｏが入力され、ドレインＤが出力端子Ｔ１を介して外部の負荷１３と接続される。負荷１３には電源電圧Ｖｃｃが印加される。出力トランジスタＴｒのソースＳはＧＮＤ端子Ｔ２に接続され、ＧＮＤ端子Ｔ２はＧＮＤ接続される。なお、出力制御信号Ｓｃｏは、例えば図示しない外部のマイクロコンピュータにより生成され、図示しない外部のマイクロコンピュータが出力トランジスタＴｒをＯＮさせる必要があると判断したときに出力トランジスタＴｒのゲートＧに入力される。

加電圧検出保護回路６は、過電圧検出回路１０と、フィルタ１６と、ＡＮＤゲート１２とを含み、出力トランジスタＴｒのドレインＤのドレイン電圧Ｖ_Ｄを監視し、ドレイン電圧Ｖ_Ｄの異常がある場合に出力トランジスタＴｒをＯＦＦにする。

過電圧検出回路１０は、出力トランジスタＴｒのドレインＤに接続されてドレイン電圧Ｖ_Ｄを所定の閾値Ｖｔｈと比較することにより、ドレイン電圧Ｖ_Ｄに異常があるかどうかを検出し、検出結果を過電圧検出信号Ｓｅｏとしてフィルタ１６に出力する。なお、閾値Ｖｔｈは、例えば定電圧回路（図示せず）から印加される電圧を抵抗により分圧することにより、生成される。閾値Ｖｔｈの値は、出力トランジスタＴｒがＡＳＯ破壊されない程度の電圧を上限とし、出力トランジスタＴｒの通常動作時のドレイン電圧Ｖ_Ｄを下限として、これらの上限から下限までの範囲内で決定される。

フィルタ１６は、過電圧検出回路１０に接続され、過電圧検出回路１０から出力される過電圧検出信号Ｓｅｏが入力され、過電圧検知フィルタ時間（図３の符号Ｔｆ２を参照）以上継続してＨ（ハイ）レベルの過電圧検出信号Ｓｅｏが入力された場合に過電圧検知信号Ｓｅｖを出力する。これにより、外乱ノイズ等によるパルス状の信号が過電圧検出回路１０に入力した場合に加電圧検出保護回路６が誤って動作することを防止することができる。ここで、フィルタはＲＣフィルタやディジタルフィルタなどである。

そして、フィルタ１６は、インバータＩＶ１を介して過電圧検知信号ＳｅｖをＡＮＤゲート１２に出力する。インバータＩＶ１を介することで、過電圧検知信号Ｓｅｖの反転信号をＡＮＤゲート１２に出力することになる。

ＡＮＤゲート１２は、出力制御信号Ｓｃｏが入力される他、インバータＩＶ１から過電圧検知信号Ｓｅｖの反転信号が入力され、加熱保護回路１４からその出力信号の反転信号が入力され、出力制御信号Ｓｃｏと過電圧検知信号Ｓｅｖの反転信号と加熱保護回路１４の出力信号の反転信号との論理積を出力トランジスタＴｒに出力する。

立上がりフィルタ１８は、インバータＩＶ３を介して過電圧検出回路１０に接続される。この立上がりフィルタ１８は、出力制御信号Ｓｃｏが入力され、立上がりフィルタ時間（図３の符号Ｔｆ１を参照）だけ出力制御信号Ｓｃｏの立上がりが遅れるようにフィルタリングすることにより過電圧検出マスク信号Ｓｅｍを生成し、インバータＩＶ３を介して過電圧検出回路１０に出力する。これにより、後に詳述するように、出力制御信号ＳｃｏがＬ（ロー）からＨ（ハイ）になり出力トランジスタＴｒがＯＮになった後、立上がりフィルタ時間Ｔｆ１だけ遅れて過電圧保護回路１０のドレイン電圧監視機能を有効化する。このように、過電圧検出マスク信号Ｓｅｍの生成に際して立上がりフィルタ１８を使用する理由は、出力制御信号ＳｃｏがＬ（ロー）からＨ（ハイ）に変化する時、その過渡時に保護回路が異常検出してしまう場合があり、これを防止するためである。

加熱保護回路１４は、インバータＩＶ２を介してＡＮＤゲート１２に接続される。加熱保護回路１４は、出力トランジスタＴｒが発熱した場合にその熱伝播を受けて作動し、出力信号をＬ（ロー）からＨ（ハイ）へと変化させる。インバータＩＶ２を介することにより加熱保護回路１４の出力信号の反転信号がＡＮＤゲート１２に入力され、これにより、ＡＮＤゲート１２の出力がＨ（ハイ）からＬ（ロー）となり、出力トランジスタＴｒはＯＦＦになる。

過電圧検出回路１０の構成例を図２に示す。図２に示す例では、過電圧検出回路１０はコンパレータ１０２とＡＮＤゲート１０４とインバータＩＶ１０とで構成される。コンパレータ１０２の反転入力には閾値電圧Ｖｔｈが印加され、非反転入力には出力トランジスタＴｒのドレイン電圧Ｖ_Ｄが入力される。コンパレータ１０２の出力Ｓｅｃ（以下、「過電圧検出コンパレータ出力Ｓｅｃ」という）はＡＮＤゲート１０４の入力端子の一つに入力される。ＡＮＤゲート１０４の他の入力端子にはインバータＩＶ１０が接続され、インバータＩＶ１０にはインバータＩＶ３から過電圧検出マスク信号Ｓｅｍが入力される。これにより、ＡＮＤゲート１０４の他の入力端子には過電圧検出マスク信号Ｓｅｍの反転信号が入力される。ＡＮＤゲート１０４は、過電圧検出コンパレータ出力Ｓｅｃと過電圧検出マスク信号Ｓｅｍの反転信号との論理積を過電圧検出信号Ｓｅｏとして出力する。

次に、図１に示す出力保護回路１の動作を図３のタイミングチャートを参照しながら説明する。

まず、負荷１３に何らの異常も発生せず、出力トランジスタＴｒのドレインＤが負荷１３を介して電源ラインに接続されている間について説明する。

出力制御信号ＳｃｏがＬ（ロー）のときは、出力トランジスタＴｒはＯＦＦであり、負荷１３に出力電流が流れないので、負荷１３による電圧降下はなく、ドレイン電圧Ｖ_Ｄは閾値Ｖｔｈを上回って電源電圧Ｖｃｃにほぼ等しい値である。従って、このときの過電圧検出コンパレータ出力ＳｅｃはＨ（ハイ）である。

出力制御信号ＳｃｏがＬ（ロー）であるため、過電圧検出マスク信号ＳｅｍがＨ（ハイ）であり、インバータＩＶ１０により反転されてＡＮＤゲート１０４（図２参照）にはＬ（ロー）レベルの信号が入力される。このため、ＡＮＤゲート１０４から出力される過電圧検出信号ＳｅｏはＬ（ロー）であり、過電圧検知信号ＳｅｖもＬ（ロー）である。このように、過電圧検出マスク信号ＳｅｍがＨ（ハイ）であるときは過電圧保護回路１０のドレイン電圧監視機能が無効化されて過電圧検出コンパレータ出力Ｓｅｃ（Ｈ（ハイ））が出力されない。

出力制御信号ＳｃｏがＨ（ハイ）になると出力トランジスタＴｒがＯＮとなり負荷１３に出力電流が流れるので、負荷１３による電圧降下により、ドレイン電圧Ｖ_Ｄは閾値Ｖｔｈを下回ってＬ（ロー）となる。ドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを下回った時に過電圧検出コンパレータ出力ＳｅｃはＨ（ハイ）からＬ（ロー）となる。そして、上述したように、過電圧検出マスク信号Ｓｅｍは出力制御信号Ｓｃｏの立上がりに対して立上がりフィルタ時間Ｔｆ１だけ遅れてＨ（ハイ）からＬ（ロー）になる。

ここで、例えば時刻Ｔｄで負荷１３に何らかの異常が発生して出力トランジスタＴｒのドレインＤが電源ラインにショートすると、出力トランジスタＴｒの出力電流が負荷１３に流れないので負荷１３による電圧降下がなくなり、その結果、時刻Ｔｄの直前で一旦閾値Ｖｔｈを下回ったドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを超えて電源電圧Ｖｃｃにほぼ等しくなる。

ドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを超えた時点で過電圧検出コンパレータ出力ＳｅｃがＨ（ハイ）となり、この一方、過電圧検出マスク信号ＳｅｍがＨ（ハイ）からＬ（ロー）になると、過電圧保護回路１０のドレイン電圧監視機能が有効化され、インバータＩＶ１０から過電圧検出マスク信号Ｓｅｍの反転信号（Ｈ（ハイ））がＡＮＤゲート１０４に入力され、ＡＮＤゲート１０４から出力される過電圧検出信号ＳｅｏはＨ（ハイ）となる。過電圧検出信号Ｓｅｏはフィルタ１６に入力され、過電圧検知フィルタ時間Ｔｆ２だけ遅延した過電圧検知信号Ｓｅｖがフィルタ１６から出力されてインバータＩＶ１へ入力される。インバータＩＶ１により過電圧検知信号Ｓｅｖが反転されてＨ（ハイ）からＬ（ロー）になってＡＮＤゲート１２に入力されると、ＡＮＤゲート１２の出力信号がＨ（ハイ）からＬ（ロー）になる。これにより、出力トランジスタＴｒがＯＦＦになる。

ここで、例えば負荷１３の交換等により時刻Ｔｃにて電源ラインとのショートが解消され正常に復帰すると、負荷１３による電圧降下により、ドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを再び下回ることになり、過電圧検出コンパレータ出力Ｓｅｃの出力がＬ（ロー）になる。このため、過電圧検出マスク信号ＳｅｍがＨ（ハイ）からＬ（ロー）になったときに過電圧保護回路１０のドレイン電圧監視機能が有効化され、過電圧検出信号Ｓｅｏは過電圧検出コンパレータ出力Ｓｅｃの出力レベルと同じでＬ（ロー）のままである。これにより、時刻Ｔｃの直前でＬ（ロー）になった過電圧検知信号ＳｅｖはＬ（ロー）の状態を維持し、従って、時刻Ｔｃの直前でＨ（ハイ）になったインバータＩＶ１の出力はＨ（ハイ）のままなので、出力制御信号ＳｃｏがＬ（ロー）からＨ（ハイ）になるとＡＮＤゲート１２の出力信号もＬ（ロー）からＨ（ハイ）になって出力トランジスタＴｒがＯＮになる。

このように、本実施形態の出力保護回路１によれば、出力トランジスタＴｒのドレイン電圧Ｖ_Ｄの過電圧を検知して出力トランジスタＴｒの出力をＯＦＦにするので、出力端子Ｔ１の異常検出の感度を向上させることができる。また、加熱保護回路１４の作動を待つことなく出力トランジスタＴｒの出力をＯＦＦにできるので、出力トランジスタＴｒのサイズを最小化することができる。さらに、過電圧検出回路１０とインバータＩＶ１との間にフィルタ１６を挿入するので、ノイズによる誤動作を効果的に防止することができる。

また、立上がりフィルタ１８を用いて過電圧検出マスク信号Ｓｅｍを生成するので、出力トランジスタＴｒがＯＦＦからＯＮになる過渡時に異常を検出してしまうおそれも解消される。

（２）第２の実施の形態
本発明の第２の実施の形態は、出力トランジスタＴｒのゲートに入力する出力制御信号が、バースト信号やＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号等の、周期的にＯＮ／ＯＦＦ動作を繰り返す場合に好適な態様であり、その特徴の一つは、出力トランジスタＴｒがＯＮの時にＮ回（Ｎは２以上の自然数）連続して過電圧を検出すると出力をＯＦＦにする点にある。

まず、図４を参照しながら、本実施形態による出力保護回路の構成から説明する。図４は、本実施形態による出力保護回路３の概略構成を示す回路図である。

出力保護回路３は、図１に示す過電圧検出保護回路６に代えて、過電圧検出保護回路８を備える。過電圧検出保護回路８は、ＡＮＤゲート１２の他、図１に示す過電圧検出回路１０に代えて過電圧検出回路２０とＡＮＤゲート２２とを含む。

過電圧検出回路２０は、出力トランジスタＴｒのドレインＤに接続される。例えば図２の回路図中のコンパレータ１０２で構成され、ドレイン電圧Ｖ_Ｄを所定の閾値Ｖｔｈと比較することにより、ドレイン電圧Ｖ_Ｄに異常があるかどうかを検出し、ＡＮＤゲート２２を介してカウンタ２４に過電圧検出信号Ｓｅｏを出力する。閾値Ｖｔｈは、前述した第１の実施の形態と同様に、例えば定電圧回路（図示せず）から印加される電圧を抵抗により分圧することにより、生成される。閾値Ｖｔｈの値は、出力トランジスタＴｒがＡＳＯ破壊されない程度の電圧を上限とし、出力トランジスタＴｒの通常動作時のドレイン電圧Ｖ_Ｄを下限として、これらの上限から下限までの範囲内で決定される。

過電圧検出保護回路８はまた、図１に示すフィルタ１６に代えて、カウンタ２４と、ラッチ回路２６とを含む。カウンタ２４は、立上がりフィルタ１８の出力信号Ｓｒｆがクロックとして入力され、ＡＮＤゲート２２を介して過電圧検出回路２０から過電圧検出信号Ｓｅｏが入力されて過電圧検出信号Ｓｅｏを計数する。カウンタ２４は、Ｎ回以上連続して同一のレベルの過電圧検出信号Ｓｅｏが入力された時にその出力を変化させ、ラッチ前過電圧検知信号Ｓｅｂｌとして出力する。ラッチ回路２６は、カウンタ２４からラッチ前過電圧検知信号Ｓｅｂｌが入力されて過電圧検出信号Ｓｅｏを保持し、過電圧検知信号ＳｅｖとしてインバータＩＶ４を介してＡＮＤゲート１２に出力する。本実施形態において、カウンタ２４およびラッチ回路２６はディジタルフィルタとして機能する。なお、本実施形態において、ＲＣフィルタでなくディジタルフィルタを用いる理由は、本実施形態において出力制御信号Ｓｃｏとして動作周波数の高い場合（例えば１ｋＨｚ以上）を想定しており、第１の実施の形態におけるようにフィルタリング処理をしてしまうと、フィルタ時間内に出力トランジスタＴｒがＯＦＦされてしまい、出力の異常を検出できなくなるためである。そこで、後に詳述するように、カウンタ２４でＮ回一致することを確認することにより、第１の実施の形態におけるフィルタリング処理と等価の機能を果たすようにしたものである。

図４に示す出力保護回路３はまた、出力制御回路４０をさらに備える。出力制御回路４０は、過電圧検知クリア信号Ｓｄｃを生成する過電圧検知クリア信号生成部４０２と、出力制御クロックＳｃｌｋを生成する出力制御クロック生成部４０４を含む。過電圧検知クリア信号Ｓｄｃは定期的に出力されるものでも良いし、ドレインＤと電源ラインＶｃｃとのショートが解除されることに伴って生成されるものでも良い。なお、本実施形態において、立上がりフィルタ１８の出力信号Ｓｒｆはインバータを介することなくカウンタ２４に直接入力される。

次に、図４に示す出力保護回路３の動作を図５のタイミングチャートを参照しながら説明する。

負荷１３に何らの異常も発生せず、出力トランジスタＴｒのドレインＤが負荷１３を介して電源ラインに接続されている間は、出力制御クロック生成部４０４から出力される出力制御クロック信号ＳｃｌｋがそのままＡＮＤゲート１２から出力制御信号Ｓｃｏとして出力トランジスタＴｒのゲートＧに出力し、出力制御信号ＳｃｏがＨ（ハイ）の時に出力トランジスタＴｒがＯＮとなり負荷１３に出力電流が流れる。これにより、負荷１３による電圧降下でドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを下回るので、過電圧検出回路２０からはＬ（ロー）レベルの過電圧検出信号Ｓｅｏが出力されてＡＮＤゲート２２に入力される。出力制御クロック生成部４０４から出力される出力制御クロック信号Ｓｃｌｋは立上がりフィルタ１８にも入力されてフィルタリング作用を受け、立上がりフィルタ１８からは、立上がりフィルタ時間Ｔｆ３だけ出力制御クロック信号Ｓｃｌｋよりも立上がりが遅れたＨ（ハイ）レベルの立上がりフィルタ出力信号Ｓｒｆが出力されてカウンタ２４に入力される。この一方、上述したとおり、過電圧検出回路２０からはＬ（ロー）レベルの過電圧検出信号ＳｅｏがＡＮＤゲート２２に入力されるので、ＡＮＤゲート２２からはＬ（ロー）レベルの出力信号がカウンタ２４に入力される。このため、カウンタ２４から出力されるラッチ前過電圧検知信号ＳｅｂｌはＬ（ロー）レベルのままである。

ここで、例えば時刻Ｔｄで負荷１３に何らかの異常が発生して出力トランジスタＴｒのドレインＤが電源ラインにショートすると、出力トランジスタＴｒの出力電流が負荷１３に流れないので負荷１３による電圧降下がなくなり、その結果、ドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを超えて電源電圧Ｖｃｃにほぼ等しくなる。このため、過電圧検出回路２０から出力される過電圧検出信号ＳｅｏはＬ（ロー）からＨ（ハイ）となる。

次いで、Ｈ（ハイ）レベルの過電圧検出信号ＳｅｏがＡＮＤゲート２２を介してカウンタ２４に入力するが、カウンタ２４は、Ｎ回（本例では３回）連続してＨ（ハイ）レベルの過電圧検出信号Ｓｅｏを受け取るまでその出力信号のレベルを変化させない。Ｈ（ハイ）レベルの過電圧検出信号Ｓｅｏが３回連続して一致した場合に、カウンタ２４から出力されラッチ回路２６に入力されるラッチ前過電圧検知信号ＳｅｂｌはＬ（ロー）からＨ（ハイ）に変化する。そして、Ｈ（ハイ）レベルのラッチ前過電圧検知信号Ｓｅｂｌがラッチ回路２６で保持され、過電圧検知信号Ｓｅｖとしてラッチ回路２６からインバータＩＶ４に出力され、インバータＩＶ４によりその信号レベルが反転されてＡＮＤゲート１２に入力される。このため、ＡＮＤゲート１２から出力トランジスタＴｒのゲートＧへ出力される出力制御信号Ｓｃｏの信号レベルはＨ（ハイ）からＬ（ロー）に変化し、これにより、出力トランジスタＴｒの出力がＯＦＦになる。

ここで、異常が解消されていないうちに例えば時刻Ｔｅｃにおいて過電圧検知クリア信号生成部４０２から過電圧検知クリア信号Ｓｄｃが出力されてラッチ回路２４に入力しても、その時点ではカウンタ２４が未だＮ回（本例では３回）連続して一致する信号をＡＮＤゲート２２から受け取っていないので、カウンタ２４から出力されラッチ回路２４に入力されるラッチ前過電圧検知信号Ｓｅｂｌの信号レベルに変化はなくＨ（ハイ）のままであり、ラッチ回路２６から出力されてインバータＩＶ４に入力される過電圧検知信号Ｓｅｖも変化せずＨ（ハイ）のままである。このため、インバータＩＶ４からＡＮＤゲート１２に入力される信号レベルもＬ（ロー）のままであり、ＡＮＤゲート１２から出力トランジスタＴｒのゲートＧへ出力される出力制御信号Ｓｃｏの信号レベルもＬ（ロー）のままである。従って、出力トランジスタＴｒが復帰することはない。なお、時刻Ｔｆになると、ＡＮＤゲート１２からＨ（ハイ）レベルの信号が連続してＮ回（３回）一致してカウンタ２４に既に入力されているので、これにより、ラッチ前過電圧検知信号ＳｅｂｌのレベルがＨ（ハイ）からＬ（ロー）になる。

さらに、例えば負荷１３の交換等により時刻Ｔｃで出力端子Ｔ１と電源ラインとのショートが解消されて正常に復帰すると、負荷１３による電圧降下により、ドレイン電圧Ｖ_Ｄが閾値Ｖｔｈを再び下回ることになる。上述したとおり、時刻Ｔｃの前の時刻Ｔｆの段階でラッチ前過電圧検知信号ＳｅｂｌのレベルがＬ（ロー）になっているため、過電圧検知クリア信号生成部４０２から過電圧検知クリア信号Ｓｄｃがラッチ回路２６に入力されることにより、ラッチ回路２６から出力されてインバータＩＶ４に入力される過電圧検知信号ＳｅｖのレベルがＨ（ハイ）からＬ（ロー）に変化し、その反転信号がインバータＩＶ４から出力されてＡＮＤゲート１２に入力される。これにより、ＡＮＤゲート１２から出力され出力トランジスタＴｒのゲートＧに入力される出力制御信号ＳｃｏがＬ（ロー）からＨ（ハイ）になり、その結果、出力トランジスタＴｒがＯＮになる。

このように、本実施形態の出力保護回路３によれば、上述した第１の実施の形態と同様に、出力トランジスタＴｒのドレイン電圧Ｖ_Ｄの過電圧を検知して出力トランジスタＴｒの出力をＯＦＦにするので、出力端子Ｔ１の異常検出の感度を向上させることができる上、加熱保護回路１４の作動を待つことなく出力トランジスタＴｒの出力をＯＦＦにできるので、出力トランジスタＴｒのサイズを最小化することができる。さらに、本実施形態の出力保護回路３によれば、Ｎ回連続して過電圧検出信号Ｓｅｏが一致して初めてドレイン電圧Ｖ_Ｄが過電圧であると検知するので、出力制御信号が周期的にＯＮ／ＯＦＦ動作を繰り返す場合でも充分なフィルタリング時間を設けることができ、これにより外乱ノイズによる保護回路の誤動作を防止することができる。

以上、本発明の実施の形態について説明したが、本発明は上記形態に限るものでは決してなく、その技術的範囲内で種々変更して実施できることは勿論である。例えば、第２の実施の形態では、出力制御クロック生成部４０４と立上がりフィルタ１８とでカウンタ２４のクロック信号を生成したが、これに限るものでは決してなく、出力制御クロック信号ＳｃｌｋがＨ（ハイ）になっている期間のほぼ後半のタイミングで立ち上がる信号であれば他の方法で生成してもよい。

１，３：出力保護回路
６，８：過電圧検出保護回路
１０：過電圧検出回路
１２，２２，１０４：ＡＮＤゲート
１３：負荷
１６：（誤動作防止用）フィルタ
１８，２８：立上がりフィルタ
２４：カウンタ
２６：ラッチ回路
１０２：コンパレータ
Ｔｒ：出力トランジスタ
Ｖｔｈ：閾値
Ｓｃｏ：出力制御信号
Ｓｅｂｌ：ラッチ前過電圧検知信号
Ｓｅｃ：過電圧検出コンパレータ出力
Ｓｅｍ：過電圧検出マスク信号
Ｓｅｏ：過電圧検出信号
Ｓｅｖ：過電圧検知信号
Ｓｒｆ：立上がりフィルタの出力信号（カウンタのクロック信号）
Ｔｆ１，Ｔｆ３：立上がりフィルタ時間
Ｔｆ２：過電圧検知フィルタ時間
Ｖ_Ｄ：ドレイン電圧

Claims (5)

1. 外部の負荷を介して電源に接続される第１の端子にドレインが接続され、ＧＮＤに接続される第２の端子にソースが接続され、ゲートに出力制御信号が入力される出力トランジスタと、
   前記出力トランジスタの前記ドレインに接続されてドレイン電圧を監視し、前記第１の端子が前記電源に短絡して前記ドレインに過電圧が印加されたときに前記過電圧を検出して過電圧検出信号を出力する過電圧検出回路を含み、前記過電圧検出回路の出力信号と前記出力制御信号とに基づいて前記出力トランジスタのＯＮ／ＯＦＦを制御する過電圧検出保護回路と、
   を備える出力保護回路。
2. 前記過電圧検出保護回路は、ノイズによる前記過電圧検出保護回路の誤動作を防止する第１のフィルタをさらに含むことを特徴とする請求項１に記載の出力保護回路。
3. 前記過電圧検出回路は、前記ドレイン電圧を所定の閾値と比較して前記ドレイン電圧が前記閾値を超える場合に前記過電圧検出信号を出力し、
   前記第１のフィルタは、前記過電圧検出回路に接続されて前記過電圧検出信号が入力され、前記過電圧検出信号が所定時間以上継続して入力された場合に前記過電圧検出信号を通過させることを特徴とする請求項２に記載の出力保護回路。
4. 前記過電圧検出保護回路は、
   前記過電圧検出回路に接続され、前記過電圧検出信号が入力されて、前記過電圧検出信号がＮ回（Ｎは２以上の自然数）連続して一致した場合に出力信号のレベルを変化させるカウンタと、
   前記カウンタに接続されて前記カウンタの出力信号が入力され、前記カウンタの出力信号を保持するラッチ回路と、
   をさらに含むことを特徴とする請求項１に記載の出力保護回路。
5. 前記出力制御信号が入力されて前記出力制御信号の立上がりを遅延させることにより、前記過電圧検出回路の動作を無効にする信号、または、前記カウンタのクロック信号を生成する第２のフィルタをさらに備えることを特徴とする請求項１乃至４のいずれかに記載の出力保護回路。

Images