JP2010177592A - 電子部品内蔵基板、その製造方法、及びその検査方法 - Google Patents
電子部品内蔵基板、その製造方法、及びその検査方法 Download PDFInfo
- Publication number
- JP2010177592A JP2010177592A JP2009020945A JP2009020945A JP2010177592A JP 2010177592 A JP2010177592 A JP 2010177592A JP 2009020945 A JP2009020945 A JP 2009020945A JP 2009020945 A JP2009020945 A JP 2009020945A JP 2010177592 A JP2010177592 A JP 2010177592A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating layer
- wiring
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】ワークボード100は、基板11上に絶縁層21を備え、絶縁層21の内部に電子部品41、及び板状一体枠51が埋設されたものである。電子部品41上、及び板状一体枠51上には、それぞれ配線層31,34が形成されており、板状一体枠51上に形成された配線層34を検査用電極として電気抵抗を測定することにより、その導通検査を行い、さらに、その結果に基づいて、電子部品41と配線層31との電気的な接続状態を判定することができる。
【選択図】図2
Description
図1及び図2は、それぞれ、本発明による電子部品内蔵基板の第1実施形態の構造を概略的に示す要部拡大平面図及び断面図である。ワークボード100は、複数の個別基板を作製可能なワークシート(集合体)をシート面内の面方向に複数包含する電子部品内蔵基板(集合基板)である。ワークボード100は、略矩形状の基板11(基体)の一方の面(図示上面)に絶縁層21を備え、絶縁層21の内部の所定位置に電子部品41及び板状一体枠51(導体)が埋設され、電子部品41及び板状一体枠51(導体)と接続し且つ絶縁層21を貫通して形成された配線層31(第1の配線)及び配線層34(第2の配線)を有するものである。
α1 < α3 且つ α2 < α3 ・・・ (1)、
(式中、α1は、電子部品41の線熱膨張係数(ppm/K)を示し、α2は、板状一体枠51の線熱膨張係数(ppm/K)を示し、α3は、上記の基板11、各配線層又は各絶縁層の線熱膨張係数(ppm/K)を示す。)を満たすものであれば、特に制限なく用いることができる。この種の用途に用いられる電子部品、基板、配線層及び絶縁層においては、一般的に、α1が1〜8ppm/K程度でありα3が14〜20程度であるので、α2は、3〜16(ppm/K)であることが好ましい。より具体的には、線熱膨張係数が3〜16(ppm/K)の金属、合金及び樹脂等が挙げられ、例えば、SUS430(10.5ppm/K)を用いることがより好ましい。
図31は、本発明による集合基板の第2実施形態の構造を概略的に示す要部拡大断面図である。ワークボード100は、図示の如く、基板11の絶縁層13上に厚さの異なる樹脂シート25a,25bを載置し、絶縁層21の内部の所定位置に板状一体枠51(導体)に代えて板状一体枠61が埋設されること以外は、上記の第1実施形態のワークシート100と同様に構成されたものである。
Claims (8)
- 基体と、
前記基体上に載置された電子部品と、
前記基体における前記電子部品の非載置部に載置された導体と、
前記電子部品と前記導体とを覆うように形成された絶縁層と、
前記絶縁層に形成されており、且つ、前記電子部品に接続された第1の配線と、
前記絶縁層に形成されており、且つ、前記導体に接続された第2の配線と、
を有する電子部品内蔵基板。 - 前記電子部品において前記第1の配線が接続される部位より上の絶縁層の厚さが、前記導体において前記第2の配線が接続される部位より上の絶縁層の厚さよりも薄い、
請求項1記載の電子部品内蔵基板。 - 前記導体は、面方向に配置される少なくとも1つ以上の個別基板を包含する複数の集合体に対して、各集合体の外周を取り囲むように配置される、
請求項1又は2記載の電子部品内蔵基板。 - 基体を準備する工程と、
前記基体上に電子部品を載置する工程と、
前記基体における前記電子部品の非載置部に導体を載置する工程と、
前記電子部品と前記導体とを覆う絶縁層を形成する工程と、
前記電子部品に接続する第1の配線を前記絶縁層に形成する工程と、
前記導体に接続する第2の配線を前記絶縁層に形成する工程と、
を有する電子部品内蔵基板の製造方法。 - 前記電子部品において前記第1の配線が接続される部位より上の絶縁層の厚さを、前記導体において前記第2の配線が接続される部位より上の絶縁層の厚さよりも薄くする、
請求項4記載の電子部品内蔵基板の製造方法。 - 前記第1の配線を前記絶縁層に形成するための第1の接続孔の加工量と、前記第2の配線を前記絶縁層に形成するための第2の接続孔の加工量とを異ならしめる、
請求項4又は5記載の電子部品内蔵基板の製造方法。 - 基体を準備する工程と、
前記基体上に電子部品を載置する工程と、
前記基体における前記電子部品の非載置部に導体を載置する工程と、
前記電子部品と前記導体とを覆う絶縁層を形成する工程と、
前記電子部品に接続する第1の配線を前記絶縁層に形成する工程と、
前記導体に接続する第2の配線を前記絶縁層に形成する工程と、
前記導体と前記第2の配線との電気抵抗を測定する工程と、
前記測定された電気抵抗に基づいて前記導体と前記第2の配線との接続状態を判定する工程と、
前記導体と前記第2の配線との接続状態に基づいて前記電子部品と前記第1の配線との接続状態を判定する工程と、
を有する電子部品内蔵基板の検査方法。 - 前記電子部品と前記第1の配線との接続状態を判定する工程において、前記電子部品と前記第1の配線とが接続されていないと判定されたときに、前記第1の配線を形成するための接続孔の加工量をより増大させるように、該接続孔の加工条件を調節する工程、
を有する請求項7記載の電子部品内蔵基板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020945A JP5488783B2 (ja) | 2009-01-30 | 2009-01-30 | 電子部品内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020945A JP5488783B2 (ja) | 2009-01-30 | 2009-01-30 | 電子部品内蔵基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177592A true JP2010177592A (ja) | 2010-08-12 |
JP5488783B2 JP5488783B2 (ja) | 2014-05-14 |
Family
ID=42708206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009020945A Active JP5488783B2 (ja) | 2009-01-30 | 2009-01-30 | 電子部品内蔵基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5488783B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084437A1 (ja) * | 2011-12-09 | 2013-06-13 | 日本特殊陶業株式会社 | 発光素子搭載用配線基板 |
JP2013201301A (ja) * | 2012-03-26 | 2013-10-03 | Tdk Corp | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 |
JP2013219247A (ja) * | 2012-04-10 | 2013-10-24 | Tdk Corp | 配線基板及びその製造方法 |
JP2014187091A (ja) * | 2013-03-22 | 2014-10-02 | Ajinomoto Co Inc | 絶縁樹脂シート |
JP2015233160A (ja) * | 2015-09-11 | 2015-12-24 | Tdk株式会社 | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 |
JP2018027703A (ja) * | 2017-11-13 | 2018-02-22 | 味の素株式会社 | 絶縁樹脂シート |
CN113595808A (zh) * | 2020-04-30 | 2021-11-02 | 中国移动通信集团广东有限公司 | 一种工单质检方法、系统及服务器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228566A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 集合プリント配線板 |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ic内蔵基板の製造方法 |
-
2009
- 2009-01-30 JP JP2009020945A patent/JP5488783B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228566A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 集合プリント配線板 |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ic内蔵基板の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084437A1 (ja) * | 2011-12-09 | 2013-06-13 | 日本特殊陶業株式会社 | 発光素子搭載用配線基板 |
JP2013201301A (ja) * | 2012-03-26 | 2013-10-03 | Tdk Corp | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 |
JP2013219247A (ja) * | 2012-04-10 | 2013-10-24 | Tdk Corp | 配線基板及びその製造方法 |
JP2014187091A (ja) * | 2013-03-22 | 2014-10-02 | Ajinomoto Co Inc | 絶縁樹脂シート |
JP2015233160A (ja) * | 2015-09-11 | 2015-12-24 | Tdk株式会社 | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 |
JP2018027703A (ja) * | 2017-11-13 | 2018-02-22 | 味の素株式会社 | 絶縁樹脂シート |
CN113595808A (zh) * | 2020-04-30 | 2021-11-02 | 中国移动通信集团广东有限公司 | 一种工单质检方法、系统及服务器 |
CN113595808B (zh) * | 2020-04-30 | 2023-07-11 | 中国移动通信集团广东有限公司 | 一种工单质检方法、系统及服务器 |
Also Published As
Publication number | Publication date |
---|---|
JP5488783B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5488783B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US8779299B2 (en) | Electronic component-embeded board and method for manufacturing the same | |
TWI396474B (zh) | 多層配線基板的製造方法 | |
JP5441007B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP5005321B2 (ja) | 半導体装置 | |
US8890001B2 (en) | Wiring board and mounting structure using the same | |
CN106328607B (zh) | 半导体器件及其制造方法 | |
JP2005327780A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
US20150053460A1 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP2016017882A (ja) | 膜厚測定機能付き基板及び絶縁層の膜厚測定方法 | |
JP2012021965A (ja) | プローブカードのリペア方法及びこれを利用するプローブ基板 | |
JP2017073424A (ja) | 配線基板及びその製造方法 | |
JPWO2020004271A1 (ja) | 配線基板 | |
WO2005086553A1 (ja) | 多層基板の製造方法 | |
JP5465980B2 (ja) | プリント基板の検査方法及び検査装置 | |
JP6301812B2 (ja) | 配線基板及びその製造方法 | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
JP4924955B2 (ja) | 電子部品内蔵基板、その製造方法、及びその検査方法 | |
JP2013093366A (ja) | フレキシブル配線基板およびその製造方法 | |
JP6250309B2 (ja) | 多層配線基板の製造方法 | |
TWI596738B (zh) | 電子封裝及其製造和使用方法 | |
US9232630B1 (en) | Method of making an inlay PCB with embedded coin | |
JP2014027311A (ja) | 電子部品内蔵基板の製造方法 | |
JP2009267267A (ja) | 電子部品搭載装置 | |
EP4366473A1 (en) | Evaluating the health condition of a single component carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5488783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |